JP2016503240A5 - - Google Patents

Download PDF

Info

Publication number
JP2016503240A5
JP2016503240A5 JP2015552768A JP2015552768A JP2016503240A5 JP 2016503240 A5 JP2016503240 A5 JP 2016503240A5 JP 2015552768 A JP2015552768 A JP 2015552768A JP 2015552768 A JP2015552768 A JP 2015552768A JP 2016503240 A5 JP2016503240 A5 JP 2016503240A5
Authority
JP
Japan
Prior art keywords
lead frame
lead
dap
frame
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015552768A
Other languages
English (en)
Other versions
JP6261055B2 (ja
JP2016503240A (ja
Filing date
Publication date
Priority claimed from US13/737,697 external-priority patent/US8884414B2/en
Application filed filed Critical
Publication of JP2016503240A publication Critical patent/JP2016503240A/ja
Publication of JP2016503240A5 publication Critical patent/JP2016503240A5/ja
Application granted granted Critical
Publication of JP6261055B2 publication Critical patent/JP6261055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (20)

  1. 集積回路(IC)装置であって、
    第1の平面に実質的に置かれる概して平坦なダイ取り付けパッド(DAP)
    前記第1の平面より上であり前記第1の平面に平行な第2の平面に実質的に置かれる概して平坦なリードバーであって、前記リードバーから突出し、且つ、前記第1の平面において実質的に終端する、少なくとも1つの下方及び外方に延びるリードバーリードを有する、前記リードバー
    頂部リードフレームであって、前記第2の平面より上であり前記第2の平面に平行な第3の平面に実質的に置かれる複数の概して平坦なコンタクトパッドと、前記コンタクトパッドの部に接続される基部端部を有し、且つ、前記第1の平面において実質的に終端する下方及び外方に延びる末部端を有する、複数のリードとを含む、前記頂部リードフレーム
    前記頂部リードフレームの前記複数のコンタクトパッドの少なくとも幾つかに接続される複数の電気的コンタクトと、前記DAPに取り付けられる表面とを含むICダイ
    前記DAP前記リードバー前記頂部リードフレーム前記ICダイの少なくともの一部を封止する封止材料
    を含む、装置。
  2. 請求項1に記載の装置であって、
    前記ICダイが、前記頂部リードフレームの前記複数のコンタクトパッドの幾つかに動作可能に電気的に接続される、複数のはんだバンプをその上に備え第1の側、前記DAPに接続される前記表面を含む、前記第1の側とは反対の第2の側を有する、フリップチップを含む、装置。
  3. 請求項1に記載の装置であって、
    前記頂部リードフレームが、前記複数のコンタクトパッドの少なくとも1つに接続される基部端と、前記DAPに接続される末部端とを有する少なくともつのリードを含む、装置。
  4. 請求項1に記載の装置であって、
    前記リードバーが前記頂部リードフレームに接続される、装置。
  5. 請求項1に記載の装置であって、
    前記頂部リードフレーム上の前記コンタクトパッドの少なくとも1つに電気的及び物理的に接続される少なくとも1つの受動構成要素を更に含む、装置。
  6. 請求項1に記載の装置であって、
    前記封止材料が、概して平坦な頂部面底部面側面を備え概して矩形の箱形状を有し、前記DAPの底部表面が前記底部面において露出され、前記頂部リードフレームの前記複数のリードの前記末部端と、前記少なくとも1つの下方及び外方に延びるリードバーリードの末部端とが、前記封止材料の前記底部面前記側面において露出される、装置。
  7. 請求項6に記載の装置であって、
    前記DAPの前記露出された底部表面が、前記封止材料の前記底部面と実質的に同一面にあり、前記頂部リードフレームの前記複数のリードの前記末部端前記リードバーリードの前記末部端の前記露出された表面が、前記封止材料の前記底部面前記側面と実質的に同一面にある、装置。
  8. 底部リードフレーム頂部リードフレームを含む集積回路(IC)装置であって
    前記底部リードフレームが、
    第1の平面に実質的に置かれる概して平坦な周辺フレーム部と、
    前記周辺フレーム部により周囲を囲まれ、前記第1の平面に実質的に置かれる、概して平坦なダイ取り付けパッド(DAP)部と、
    前記周辺フレーム部に接続される第1の端部前記周辺フレーム部から上方及び内方に配置される第2の端部を有する、少なくともつの底部リードフレームリード部と、
    を含み、
    前記頂部リードフレームが、
    前記第1の平面に平行であって前記第1の平面上の第2の平面に実質的に置かれる複数の概して平坦なコンタクトパッド部と、
    前記コンタクトパッドに接続される基部端前記底部リードフレームの前記周辺フレーム部に接続される末部端を有する、複数の下方及び外方に延びる頂部リードフレーム周辺リード部と、
    を含み、
    前記底部リードフレームリード部の前記第2の端部が前記頂部リードフレームに接続される、装置。
  9. 請求項8に記載の装置であって、
    前記頂部リードフレーム周辺リード部の前記末部端が、一体的に形成されるコネクタエクステンションを含み、前記周辺フレーム部が、前記コンタクトパッド部から所定の距離で前記頂部リードフレーム周辺リード部の前記コネクタエクステンションに入れ子にされる、装置。
  10. 集積回路(IC)装置をつくる方法であって、
    一体的に接続される複数の頂部リードフレームを含む頂部リードフレームストリップを提供すること
    前記頂部リードフレーム上に複数のフリップチップダイを搭載することであって、各フリップチップのはんだバンプが前記頂部リードフレームの各々上の所定のパッド部にボンディングされる、前記搭載すること
    一体的に接続される複数の底部リードフレームを含む底部リードフレームストリップを提供することであって、前記複数の底部リードフレームの各々が中央ダイ取り付けパッド(DAP)部と周辺フレーム部とを有する、前記提供すること
    前記頂部リードフレームストリップを前記底部リードフレームストリップに取り付けることであって、各フリップチップダイの裏面が各底部リードフレームの前記DAP部に接し、各頂部リードフレームのリード部が各底部リードフレームの前記周辺フレーム部に取り付けられる、前記取り付けること
    を含む、方法。
  11. 請求項10に記載の方法であって、
    前記フリップチップダイと、各頂部及び底部リードフレームストリップの少なくとも一部とをモールド化合物に封止することを更に含む方法。
  12. 請求項11に記載の方法であって、
    各底部リードフレームストリップの前記周辺フレーム部、それに取り付けられる前記頂部リードフレームストリップの前記頂部リードフレームの一部を切断して取り除くことを更に含む、方法。
  13. 請求項12に記載の方法であって、
    前記切断して取り除くことが、前記封止されたフリップチップダイ頂部及び底部リードフレームストリップを複数のICパッケージにシンギュレートすることを含み、前記複数のICパッケージの各々が、露出されたダイパッド表面、前記モールド化合物の側面の切断された表面前記モールド化合物の前記底部面と同一面にある複数の露出されたリード表面を有する、方法。
  14. 請求項10に記載の方法であって、
    前記複数の頂部リードフレームの各々の上に少なくとも1つの受動回路構成要素を搭載することを更に含む、方法。
  15. 請求項10に記載の方法であって、
    前記取り付けることが、各頂部リードフレーム上のリードを各底部リードフレーム上のDAPにはんだボンディングすることを含む、前記頂部リードフレームストリップを前記底部リードフレームストリップにはんだボンディングすることを含む、方法。
  16. 請求項15に記載の方法であって、
    前記頂部及び底部リードフレームストリップを複数のICモジュールにシンギュレートすることを更に含み、前記シンギュレートすることが、前記底部リードフレームと一体的に形成された少なくとも1つのリードと前記頂部リードフレームと一体的に形成された少なくとも1つのリードとの断面部を露出させるような方式である、方法。
  17. 請求項10に記載の方法であって、
    底部リードフレームストリップを前記提供することが、一体的に接続される複数の底部リードフレームを提供することを含み、前記複数の底部リードフレームの各々が、中央ダイ取り付けパッド(DAP)と周辺フレームアッセンブリとを有し、前記周辺フレームアッセンブリが、前記DAPの周りにあり、前記DAPと、前記DAPを前記周辺フレームに取り付けるDAPタイ部材と、実質的に同一平面関係にある、概して矩形の構成に配される、方法。
  18. 請求項17に記載の方法であって、
    前記底部リードフレームストリップを提供することが、一体的に接続される複数の底部リードフレームを提供することを含み、前記複数の底部リードフレームの各々が、前記DAP前記周辺フレームの上の平面に実質的に位置する概して平坦なリードバー、そこから突出し、前記周辺フレーム部に取り付けられる、少なくとも1つのリードバーリードを有する、方法。
  19. 請求項10に記載の方法であって、
    前記頂部リードフレームストリップを前記底部リードフレームストリップに取り付けることが、前記底部リードフレームストリップの各底部リードフレーム上の前記周辺フレーム部を、前記頂部リードフレームストリップの各頂部リードフレーム上のリードの端部と、入れ子となるようにはんだにより連結させることを含む、方法。
  20. 請求項19に記載の方法であって、
    入れ子及びはんだ連結の地点の内方に配置されるソーストリートに沿って前記取り付けられた頂部及び底部リードフレームストリップをシンギュレートすることを更に含む、方法。
JP2015552768A 2013-01-09 2014-01-09 集積回路モジュール Active JP6261055B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/737,697 2013-01-09
US13/737,697 US8884414B2 (en) 2013-01-09 2013-01-09 Integrated circuit module with dual leadframe
PCT/US2014/010860 WO2014110247A1 (en) 2013-01-09 2014-01-09 Integrated circuit module

Publications (3)

Publication Number Publication Date
JP2016503240A JP2016503240A (ja) 2016-02-01
JP2016503240A5 true JP2016503240A5 (ja) 2017-01-26
JP6261055B2 JP6261055B2 (ja) 2018-01-17

Family

ID=51060383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552768A Active JP6261055B2 (ja) 2013-01-09 2014-01-09 集積回路モジュール

Country Status (4)

Country Link
US (2) US8884414B2 (ja)
JP (1) JP6261055B2 (ja)
CN (1) CN104956782B (ja)
WO (1) WO2014110247A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895606A (zh) * 2014-12-29 2016-08-24 飞思卡尔半导体公司 具有带状线的封装半导体器件
JP1537980S (ja) * 2015-04-20 2015-11-16
JP1537979S (ja) * 2015-04-20 2015-11-16
US9922904B2 (en) * 2015-05-26 2018-03-20 Infineon Technologies Ag Semiconductor device including lead frames with downset
US10381293B2 (en) * 2016-01-21 2019-08-13 Texas Instruments Incorporated Integrated circuit package having an IC die between top and bottom leadframes
US10134660B2 (en) * 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming
US10636729B2 (en) 2017-06-19 2020-04-28 Texas Instruments Incorporated Integrated circuit package with pre-wetted contact sidewall surfaces
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
DE102019118174B3 (de) * 2019-07-04 2020-11-26 Infineon Technologies Ag Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader
US11264310B2 (en) 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle
US11450593B2 (en) * 2020-07-02 2022-09-20 Infineon Technologies Ag Spacer frame for semiconductor packages
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages
US20230197576A1 (en) * 2021-12-20 2023-06-22 Texas Instruments Incorporated Leadframe strip with complimentary design

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229329A (en) 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5686698A (en) 1994-06-30 1997-11-11 Motorola, Inc. Package for electrical components having a molded structure with a port extending into the molded structure
US5789806A (en) 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
JPH1070230A (ja) 1996-08-27 1998-03-10 Hitachi Cable Ltd Loc用リードフレーム
US6603195B1 (en) 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP4100332B2 (ja) * 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
CN101326636A (zh) * 2005-12-09 2008-12-17 飞兆半导体公司 用于组装顶部与底部暴露的封装半导体的装置和方法
US20070290303A1 (en) 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US8049312B2 (en) 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US8354303B2 (en) 2009-09-29 2013-01-15 Texas Instruments Incorporated Thermally enhanced low parasitic power semiconductor package
US8222716B2 (en) * 2009-10-16 2012-07-17 National Semiconductor Corporation Multiple leadframe package
US8203199B2 (en) 2009-12-10 2012-06-19 National Semiconductor Corporation Tie bar and mold cavity bar arrangements for multiple leadframe stack package
US8304887B2 (en) 2009-12-10 2012-11-06 Texas Instruments Incorporated Module package with embedded substrate and leadframe
JP5478638B2 (ja) * 2010-06-11 2014-04-23 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
CN102403298B (zh) * 2010-09-07 2016-06-08 飞思卡尔半导体公司 用于半导体器件的引线框
JP5410465B2 (ja) * 2011-02-24 2014-02-05 ローム株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2016503240A5 (ja)
JP6261055B2 (ja) 集積回路モジュール
US20160056097A1 (en) Semiconductor device with inspectable solder joints
JP7228063B2 (ja) 半導体装置
US9287202B2 (en) Resin-encapsulated semiconductor device and its manufacturing method
US20100164078A1 (en) Package assembly for semiconductor devices
JP2015504608A5 (ja)
TWI716532B (zh) 樹脂密封型半導體裝置
TWI587411B (zh) 具有可路由電路之積體電路封裝系統及其製造方法
TW200644205A (en) An integrated circuit package device with improved bond pad connections, a leadframe and an electronic device
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
TW200727440A (en) An integrated circuit device package with an additional contact pad, a lead frame and an electronic device
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
TW201145481A (en) Semiconductor chip package
TW201541566A (zh) 扁平無引腳封裝及其製造方法
US20160104662A1 (en) Method and system for extending die size and packaged semiconductor devices incorporating the same
US20130049180A1 (en) Qfn device and lead frame therefor
TWM606836U (zh) 導線架
US20180261568A1 (en) Window Clamp
US9165855B1 (en) Semiconductor device with die attached heat spreader
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
CN102148168A (zh) 制造具有改进抬升的半导体封装的方法
CN202549825U (zh) Qfn封装结构
KR100922372B1 (ko) 반도체 패키지 제조 방법
KR101491258B1 (ko) 리드 프레임의 제조방법