TW201705426A - 樹脂密封型半導體裝置及其製造方法 - Google Patents

樹脂密封型半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201705426A
TW201705426A TW105105474A TW105105474A TW201705426A TW 201705426 A TW201705426 A TW 201705426A TW 105105474 A TW105105474 A TW 105105474A TW 105105474 A TW105105474 A TW 105105474A TW 201705426 A TW201705426 A TW 201705426A
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor element
semiconductor device
sealed
sealing body
Prior art date
Application number
TW105105474A
Other languages
English (en)
Other versions
TWI681529B (zh
Inventor
木村紀幸
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201705426A publication Critical patent/TW201705426A/zh
Application granted granted Critical
Publication of TWI681529B publication Critical patent/TWI681529B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

由第一樹脂密封體(25)與第二樹脂密封體(26)構成之樹脂密封型半導體裝置，第一樹脂密封體(25)係由：第一半導體元件(2)；外部端子(5)；內配線(4)；及覆蓋彼等的第一樹脂(6)構成；至少外部端子(5)之背面及半導體元件(2)之背面及內配線(4)之表面由第一樹脂(6)露出，第二樹脂密封體(26)係由：表面形成有電極焊墊的第二半導體元件(7)；覆蓋彼等的第二樹脂(8)；及連接於電極焊墊，而且由第二樹脂露出的金屬體構成；將第一樹脂密封體(25)與第二樹脂密封體(26)重疊，對內配線與金屬體進行電性連接。

Description

樹脂密封型半導體裝置及其製造方法
本發明關於多晶片型之樹脂密封型半導體裝置之構造及其製造方法。
伴隨電子機器之小型輕量化及高機能化之需求，搭載於電子機器的半導體元件亦要求以高密度進行安裝，近年來要求更小型而且薄型、可以高集積化的半導體裝置。
在此一趨勢背景下，半導體裝置對應於鷗翼式、無腳式、BGA、晶圓級封裝等各種應用各種形態之提案。另外，在要求商品低價格化的今天之環境下，彼等半導體裝置亦配合小型、高集積化之機能而要求更進一步可以廉價提供。例如欲獲得更高集積化的機能，如圖7(1)所示，習知半導體裝置係由以下構成：半導體元件1；將半導體元件1搭載於設於基板10的晶粒座(die pad)23上之接著劑；對設於基板10上的複數條配線20進行連接的金屬線9；及對半導體元件1、接著劑、金屬線9及複數 條配線20進行密封的密封樹脂11；在另一方基板10之面在外部連接部21上形成焊錫球22作為外部端子，具有稱為BGA(BALL GRID ARRAY)之構造。
基板10使用以BT樹脂(雙馬來醯亞胺樹脂)為代表的耐熱基板，於單面形成搭載半導體元件1的晶粒座23及複數條配線20，於另一面形成外部連接部21，透過設於基板10的覆蓋有導電層之貫穿孔24連接各個面而構成。於外部連接部21以格子狀或交錯狀配列搭載有對半導體密封體與安裝基板進行電性、實體連接的焊錫球22。(例如參照專利文獻1)。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕特開平7-193162號公報
但是，此種習知之BGA型態之樹脂密封型半導體裝置，係和使用金屬引線構架的半導體封裝不同，因為使用利用耐熱樹脂之基材的兩面基板或多層配線基板，基板製造工程變複雜。例如製作基板時，需要搭載半導體元件的搭載面側之配線，及供作為形成另一方側之外部連接端子的電路形成用遮罩之製作。此外，基板製造時需要阻劑塗布、曝光‧顯像、阻劑圖案化、使配線及外部連接端子間導通用的貫通孔形成及鍍敷形成、阻劑剝離處理及基板之 貼合。因此，平均一片之基板單價遠高於金屬引線構架，總體之封裝成本變高。
又，如圖7(2)、圖7(3)所示，在一個半導體裝置內進行搭載複數個半導體元件及電子元件的多晶片安裝或模組安裝時，採用使複數個半導體元件相鄰搭載於基板上，或使半導體元件重疊搭載之形態，因此隨搭載的半導體元件或電子元件之數目增加，半導體裝置之尺寸變大，難以將使用半導體裝置的電子機器設為更小、更薄、更高集積化。
本發明為解決以上課題，目的在於提供相較於習知多晶片型半導體裝置，即使搭載的半導體元件或電子元件之數目增加時，亦可以更廉價地、而且更縮小半導體裝置之尺寸的半導體裝置。
為解決上述課題而使用以下之手段。
首先，一種樹脂密封型半導體裝置，由第一樹脂密封體與第二樹脂密封體構成；其特徵在於：上述第一樹脂密封體由以下構成：第一半導體元件；外部端子，在上述第一半導體元件之周圍呈分離設置；內配線，將上述第一半導體元件與上述外部端子之表面予以連接；及 第一樹脂，覆蓋上述第一半導體元件與上述外部端子與上述內配線；上述外部端子之背面與上述第一半導體元件之背面與上述內配線之表面係由上述第一樹脂露出，上述第二樹脂密封體由以下構成：第二半導體元件；第二樹脂，覆蓋上述第二半導體元件；及金屬體，連接於上述第二半導體元件，而且一部分由上述第二樹脂露出；上述內配線露出上述第一樹脂密封體的面與上述金屬體露出上述第二樹脂密封體的面係被密接成型，上述內配線與上述金屬體係電性連接。
又，一種樹脂密封型半導體裝置的製造方法，該樹脂密封型半導體裝置由第一樹脂密封體與第二樹脂密封體構成；其特徵在於由以下工程構成：在基板之一方主面形成複數條內配線的工程；在上述複數條內配線之至少一條以上內配線的表面之一部分形成外部端子之工程，該表面係成為該內配線之與上述基板相反側之面者；對第一半導體元件與複數條內配線進行電性連接的工程；藉由第一樹脂對配置有上述複數條內配線、上述外部端子及上述第一半導體元件的上述基板之一方主面側進行樹脂密封的工程； 對上述第一樹脂與上述基板相接之面的相反側之面進行研磨，使上述外部端子之背面及上述第一半導體元件之與元件側相反側之面露出的工程；對上述基板之另一方主面之外周部分以外進行開口，以使上述複數條內配線與上述第一樹脂露出的工程；藉由金屬體對第二半導體元件與上述複數條內配線進行電性連接的工程；藉由第二樹脂對上述第二半導體元件、上述金屬體及複數條內配線進行樹脂密封，使上述第一樹脂與上述第二樹脂一體密接成型而形成樹脂密封體之工程；及對上述樹脂密封體進行切片使成為各個樹脂密封型半導體裝置的切片工程。
藉由以上記述之手段，相較於習知搭載有複數個半導體元件的多晶片型半導體裝置，即使搭載的半導體元件或電子元件之數目增加時，亦可以更廉價地、而且更縮小半導體裝置之尺寸。因此，使用半導體裝置的電子機器，有助於實現更便宜、更小、更薄、更高集積化。
1‧‧‧半導體元件
2‧‧‧第一半導體元件
3A、3B‧‧‧突起電極
4‧‧‧內配線
5‧‧‧外部端子
6‧‧‧第一樹脂
7‧‧‧第二半導體元件
8‧‧‧第二樹脂
9‧‧‧金屬線
10‧‧‧基板
11‧‧‧密封樹脂
12‧‧‧被覆層
20‧‧‧配線
21‧‧‧外部連接部
22‧‧‧焊錫球
23‧‧‧晶粒座
24‧‧‧貫穿孔
25‧‧‧第一樹脂密封體
26‧‧‧第二樹脂密封體
〔圖1〕本發明第一實施例之樹脂密封型半導體裝置之構造說明圖，(1)係由外部端子側透視半導體裝置之圖，(2)係沿(1)之切斷線A-A之斷面圖。
〔圖2〕本發明第二實施例之樹脂密封型半導體裝置之構造說明的斷面圖。
〔圖3〕本發明第三實施例之樹脂密封型半導體裝置之構造說明的斷面圖。
〔圖4〕本發明第四實施例之樹脂密封型半導體裝置之構造說明的斷面圖。
〔圖5〕本發明第一實施例之樹脂密封型半導體裝置的製造方法說明之工程流程斷面圖。
〔圖6〕接續圖5，本發明第一實施例之樹脂密封型半導體裝置的製造方法說明之工程流程斷面圖。
〔圖7〕習知樹脂密封型半導體裝置說明之斷面圖，(1)係搭載單晶片的形態說明之斷面圖，(2)及(3)係搭載多晶片的形態說明之斷面圖。
〔圖8〕本發明第五實施例之樹脂密封型半導體裝置之構造說明圖，(1)係由外部端子側透視半導體裝置之圖，(2)係沿(1)之切斷線A-A之斷面圖。
〔圖9〕本發明第六實施例之樹脂密封型半導體裝置之構造說明的斷面圖。
〔圖10〕本發明第七實施例之樹脂密封型半導體裝置之構造說明的斷面圖。
〔圖11〕本發明第五實施例之樹脂密封型半導體裝置的製造方法說明之工程流程斷面圖。
〔圖12〕接續圖11，本發明第五實施例之樹脂密封型半導體裝置的製造方法說明之工程流程斷面圖。
以下，說明本發明第一實施例之樹脂密封型半導體裝置。
圖1係表示本發明第一實施例的樹脂密封型半導體裝置之圖，(1)係由外部端子之背面透視半導體裝置之圖，圖1(2)係沿圖1(1)之切斷線A-A之斷面圖。
如圖1所示，第一實施例之樹脂密封型半導體裝置係具有6個外部端子5的6腳位型之多晶片封裝。其構成如下。
具有：第一半導體元件2；複數條內配線4，將設於第一半導體元件2的複數個電極焊墊(未圖示)上形成的突起電極3A進行覆晶(flip-chip)連接；及外部端子5，係在複數條內配線4之一方主面(背面)呈一體連結的方式被形成；具有：第一樹脂密封體25，以僅露出內配線4之另一方主面(表面)及外部端子5的背面亦即安裝之面的方式藉由第一樹脂6進行樹脂密封；圖1(1)中以虛線表示的第二半導體元件7；及金屬體亦即突起電極3B，形成於設於第二半導體元件7的複數個電極焊墊(未圖示)上，與內配線4之另一方主面(表面)進行覆晶連接；由第二半導體元件7與突起電極3B藉由第二樹脂8進行樹脂密封的第二樹脂密封體26構成，具有：金屬體亦即突起電極3B由第二樹脂密封體26露出的面與內配線4由第一樹脂密封體25露出的面呈一體而被密接成型的 構造。
第一樹脂密封體25，係由設有突起電極3A的第一半導體元件2，在第一半導體元件2之周圍呈分離配置的外部端子5，以及突起電極3A及外部端子5所連接的內配線4藉由第一樹脂6進行密封的構成。第一半導體元件2及外部端子之背面係由第一樹脂6露出，第一半導體元件2之背面與外部端子5之背面係藉由第一樹脂6之表面形成一個平面，而成為半導體裝置之第一面。
又，第二樹脂密封體26構成為，設有突起電極3B的第二半導體元件7被第二樹脂8覆蓋，突起電極3B之表面由第二樹脂8露出。由第一樹脂密封體25露出的內配線4與由第二樹脂密封體26露出的突起電極3B被連接而形成本發明之樹脂密封型半導體裝置。又，第一樹脂密封體25與第二樹脂密封體26斷面圖中為矩形，第一樹脂密封體25及第二樹脂密封體26構成之樹脂密封型半導體裝置亦具有矩形之斷面。
如圖1(1)、圖1(2)所示，第一實施例之樹脂密封型半導體裝置中，第一半導體元件2與第二半導體元件7分別透過突起電極3A、3B而與內配線4進行覆晶連接，在半導體裝置內呈面對面搭載。如上述說明，藉由設為面對面搭載，比起習知更能縮短半導體元件間之配線距離，可以實現配線損失(空間、電阻等)更小，高效率之設計。
第一實施例中，第一半導體元件2及第二半導體元件 7分別由對MOSFET之開關進行控制的控制元件及MOSFET構成。在第一半導體元件2及第二半導體元件7之電極部，分別形成有銅材之突起電極3A、3B，在以銅為基材的內配線4之與突起電極3A、3B之連接表面依序形成鎳、鈀、金之積層膜。第一樹脂6及第二樹脂8使用半導體元件之密封所使用的含有一般之遮光成分的熱硬化型之環氧樹脂。依據製品規格、形態亦有可能使用光透過性之密封樹脂作為第一樹脂6或第二樹脂8。
又，第一半導體元件2之與元件形成側相反側之面，係和外部端子5之背面亦即安裝面成為同一主面，由第一樹脂6露出外部而形成，該露出製程可以藉由研磨樹脂來實現。例如覆晶連接時，將第一半導體元件2的厚度設為250μm，在元件之剛性高的狀態下進行覆晶連接，藉由之後之樹脂研磨製程，直至和外部端子5成為同一平面為止可以薄化第一半導體元件2。
特別是半導體元件之尺寸越大，例如薄型化至50μm時會降低半導體元件之剛性，覆晶連接變為困難，導致品質之減低或生產良率之減低。第一實施例中，樹脂密封型半導體裝置，即使搭載複數個更大半導體元件時，藉由上述製程進行覆晶連接，因此可以穩定的良率提供更薄型化的半導體裝置。
以下，說明本發明第二實施例之樹脂密封型半導體裝置。
圖2係本發明第二實施例的樹脂密封型半導體裝置之 斷面圖。第二實施例雖具有和第一實施例同等構造，不同點在於：使用接著材將第二半導體元件7以面朝上方式固定於第一樹脂6之主面，及設於第二半導體元件7的複數個電極焊墊與複數條內配線4係使用本實施例中之金屬體亦即金屬線9的導線接合連接。第二實施例使用的金屬線9係使用銅線。又，取代第一實施例例示的半導體元件之構成，可以將第一半導體元件2及第二半導體元件7構成為分別對MOSFET、MOSFET之開關進行控制的控制元件。
於此，第一樹脂6與第二樹脂8之組成可以個別決定。可以是同一組成或不同的組成。例如第二半導體元件7為光學元件，第一半導體元件2為其控制元件時，可以將第二樹脂8設為透明樹脂，將第一樹脂6設為遮光性之樹脂。
以下，說明本發明第三實施例之樹脂密封型半導體裝置。
圖3係本發明第三實施例的樹脂密封型半導體裝置之斷面圖。第三實施例雖具有和第一實施例同等構造，不同點在於：第一半導體元件2及第二半導體元件7分別替換為複數個半導體元件之構成。
如圖3(1)所示，複數個第一半導體元件2及複數個第二半導體元件7與複數條內配線4同時藉由覆晶連接構成。又，如圖3(2)所示，複數個第一半導體元件2與複數條內配線4係藉由覆晶連接構成，另外，複數個第 二半導體元件7與複數條內配線4亦可以藉由導線接合連接之構成。複數個第一半導體元件2、複數個第二半導體元件7與複數條內配線4之連接形態，依據對象製品的目的可以採用導線接合連接或覆晶連接之任一之組合。
如上述說明，第三實施例之樹脂密封型半導體裝置，即使針對藉由複數個半導體元件或複數個元件達成的高度化製品規格或應用，在不增大半導體裝置之尺寸情況下，可以提供將有限空間最大限活用的安裝選項，有助於貢獻要求更小、更薄、更高集積化的電子機器之開發。
以下，說明本發明第四實施例之樹脂密封型半導體裝置。
圖4係本發明第四實施例的樹脂密封型半導體裝置之斷面圖。第四實施例具有和第一實施例同等構造。但是，第一半導體元件2之與元件形成側相反側之面，並非和外部端子5之背面亦即安裝面位於同一主面，而是由第一樹脂6露出外部而被形成。圖4(1)中第一半導體元件2被覆晶連接，其元件形成面面對第二半導體元件7而設置。又，圖4(2)中第一半導體元件2係導線接合連接，其元件形成面係和第二半導體元件7之元件形成面設於同一方向。在製品規格上第一半導體元件2無法露出外部時，如圖4(1)、圖4(2)所示，使用使第一半導體元件2埋入第一樹脂6之構成乃有效。
接著，依據各工程所示斷面圖說明本發明第一實施例的樹脂密封型半導體裝置的製造方法。
如圖5(1)所示，首先，準備基板10。基板10係長度250mm，寬度80mm，厚度250μm之鐵系鋼板。其他亦可以使用以銅為基材的合金素材，或以鎳為基材的合金素材。另外，亦可以是絕緣體之陶瓷或纖維強化塑膠(FRP)板或聚醯胺等有機素材板。如圖5(2)所示，在基板10之一方主面，藉由電解鍍敷或印刷法形成厚度15μm之配線圖案作為銅之內配線4。之後，如圖5(3)所示，在欲形成外部端子5的內配線4之表面之一部分藉由電解鍍敷形成厚度80μm之外部端子5之圖案，該表面係成為內配線4之與基板10相反側之面。外部端子之材質可以由焊錫、金、銀、銅、鋁、鈀、或鎳之單層材料或彼等金屬積層而成的多層金屬材料構成。
接著，如圖5(4)所示，將經由背部研磨成為250μm厚度的第一半導體元件2透過突起電極3A覆晶連接於內配線4之一部分之表面。
接著，如圖5(5)所示，針對內配線4與外部端子5及第一半導體元件2，利用第一樹脂6由基板10之一方主面側藉由傳遞模塑進行樹脂密封，形成樹脂厚200μm左右之樹脂密封體。第一樹脂6係使用半導體元件之密封所使用一般之含遮光成分的熱硬化型環氧樹脂。
接著，如圖6(1)所示，研磨第一樹脂6之一方主面全體，使外部端子5之安裝面及第一半導體元件2之元件側的相反側之面露出。接著，如圖6(2)所示，在基板10之另一方主面之外周部分以外藉由蝕刻開口，使內 配線4與第一樹脂6露出。接著，如圖6(3)所示，透過設於第二半導體元件7的突起電極3B，對第二半導體裝置7與內配線4進行覆晶連接。
接著，如圖6(4)所示，利用第二樹脂8藉由傳遞模塑法對第二半導體元件7及內配線4進行樹脂密封，使第一樹脂6與第二樹脂8一體密接成型而形成樹脂密封體。第二樹脂8亦和第一樹脂6同樣使用含一般遮光成分的熱硬化型之環氧樹脂。又，利用第二樹脂8進行一體成型前，藉由電漿處理等針對蝕刻開口的內配線4與第一樹脂6之表面進行洗淨，則可以提高界面之樹脂密接性，可以獲得高可靠性的樹脂密封體。第二樹脂8之形成可以取代傳遞模塑法改用澆注法或擠壓法(pressing)。
最後，如圖6(5)所示，藉由切刃對樹脂密封體進行切片，完成各個樹脂密封型半導體裝置。亦可以取代切刃改用劈裂法(breaking)或雷射切割法。
接著，以下說明本發明第五實施例之樹脂密封型半導體裝置。
圖8係本發明第五實施例的樹脂密封型半導體裝置之圖，(1)係由外部端子之背面透視半導體裝置之圖，圖8(2)係沿圖8(1)切斷線A-A之斷面圖。
如圖8所示，第五實施例之樹脂密封型半導體裝置係具有6個外部端子5的6腳位型(pin type)之多晶片封裝。其構成具有：第一半導體元件2；複數條內配線4，將設於第一半導體元件2的複數個電極焊墊(未圖示)上 形成的突起電極3A進行覆晶連接；及外部端子5，係在複數條內配線4之一方主面(背面)呈一體連結的方式被形成；具有：第一樹脂密封體25，以僅露出內配線4之另一方主面(表面)及外部端子5的背面亦即安裝之面的方式藉由第一樹脂6進行樹脂密封；第二半導體元件7；及金屬體亦即突起電極3B，形成於設於第二半導體元件7的複數個電極焊墊(未圖示)上，與內配線4之另一方主面(表面)進行覆晶連接；由第二半導體元件7與突起電極3B藉由第二樹脂8進行樹脂密封的第二樹脂密封體26構成，具有：金屬體亦即突起電極3B由第二樹脂密封體26露出的面與內配線4由第一樹脂密封體25露出的面呈一體而被密接成型的構造。
第一樹脂密封體25，係由設有突起電極3A的第一半導體元件2，設於第一半導體元件2之與元件形成側相反側之面的被覆層12；在第一半導體元件2之周圍呈分離配置的外部端子5，以及突起電極3A及外部端子5所連接的內配線4藉由第一樹脂6進行密封的構成。設於第一半導體元件2之與元件形成側相反側之面的被覆層12及外部端子之背面係由第一樹脂6露出，設於第一半導體元件2之與元件形成側相反側之面的被覆層12及外部端子5之背面係藉由第一樹脂6之表面形成一個平面，而成為半導體裝置之第一面。
又，第二樹脂密封體26構成為，設有突起電極3B的第二半導體元件7被第二樹脂8覆蓋，突起電極3B之表 面由第二樹脂8露出。由第一樹脂密封體25露出的內配線4與由第二樹脂密封體26露出的突起電極3B被連接而形成本發明之樹脂密封型半導體裝置。又，第一樹脂密封體25與第二樹脂密封體26斷面圖中為矩形，第一樹脂密封體25及第二樹脂密封體26構成之樹脂密封型半導體裝置亦具有矩形之斷面。
圖如8(1)、圖8(2)所示，第五實施例之樹脂密封型半導體裝置中，第一半導體元件2與第二半導體元件7分別透過突起電極3A、3B而與內配線4進行覆晶連接，在半導體裝置內呈面對面搭載。如上述說明，藉由設為面對面搭載，比起習知更能縮短半導體元件間之配線距離，可以實現配線損失(空間、電阻等)更小，高效率之設計。又，藉由設於第一半導體元件2之與元件形成側相反側之面的被覆層12可以保護第一半導體元件2免受外部環境影響。
第五實施例中，第一半導體元件2及第二半導體元件7分別由對MOSFET之開關進行控制的控制元件及MOSFET構成。在第一半導體元件2及第二半導體元件7之電極部，分別形成有銅材之突起電極3A、3B，在以銅為基材的內配線4之與突起電極3A、3B之連接表面依序形成鎳、鈀、金之積層膜。第一樹脂6及第二樹脂8使用半導體元件之密封所使用的含有一般之遮光成分的熱硬化型之環氧樹脂。依據製品規格、形態亦有可能使用光透過性之密封樹脂作為第一樹脂6或第二樹脂8。第一半導體 元件2對外部光之影響敏感時，藉由採用遮光材作為設於第一半導體元件2之與元件形成側相反側之面的被覆層12，即可減少外部光之影響。
又，第一半導體元件2之與元件形成側相反側之面上設置的被覆層12之表面，係和外部端子5之背面亦即安裝面成為同一主面，由第一樹脂6露出外部而形成，該露出製程可以藉由研磨樹脂來實現。例如覆晶連接時，將第一半導體元件2的厚度設為50μm，塗布80μm厚度之樹脂作為設於第一半導體元件2之與元件形成側相反側之面的被覆層12，在元件之剛性高的狀態下進行覆晶連接，藉由之後之樹脂研磨製程，直至和外部端子5成為同一平面為止，對設於第一半導體元件2之與元件形成側相反側之面的樹脂之被覆層12進行研磨，可以薄化被覆層12。
特別是樹脂研磨製程中，難以對外部端子5(例如銅)與第一半導體元件2(例如矽)與第一樹脂6(環氧樹脂)之三種異種材料進行研磨，有可能導致品質降低或生產良率之減低。因此，第五實施例中之樹脂密封型半導體裝置，藉由在第一半導體元件2之與元件形成側相反側之面設置樹脂被覆層12，則於研磨製程僅需研磨外部端子5(例如銅)與第一樹脂6(例如環氧樹脂)與被覆層12(例如環氧樹脂)之二種材料(例如銅與環氧樹脂)。即使搭載複數個更大半導體元件時，亦可以更簡單進行上述研磨製程，因此可以穩定的良率提供更高集積化、更薄型化的多晶片半導體裝置。特別是第一半導體元件2之母 材之矽為難削材，因此藉由設置被覆層12來提高快削性對於品質之提升或生產良率之提高具有效果。
以下，說明本發明第六實施例之樹脂密封型半導體裝置。
圖9係本發明第六實施例的樹脂密封型半導體裝置之斷面圖。第六實施例雖具有和第五實施例同等構造，不同點在於：使用接著材將第二半導體元件7以面朝上方式固定於第一樹脂6之主面，及設於第二半導體元件7的複數個電極焊墊與複數條內配線4係使用本實施例中之金屬體亦即金屬線9的導線接合連接。第六實施例使用的金屬線9係使用銅線。又，取代第五實施例例示的半導體元件之構成，可以將第一半導體元件2及第二半導體元件7構成為分別對MOSFET、MOSFET之開關進行控制的控制元件。
於此，第一樹脂6與第二樹脂8之組成可以個別決定。可以是同一組成或不同的組成。例如第二半導體元件7為光學元件，第一半導體元件2為其控制元件時，可以將第二樹脂8設為透明樹脂，將第一樹脂6設為遮光性之樹脂。
以下說明本發明第七實施例之樹脂密封型半導體裝置。
圖10係本發明第七實施例的樹脂密封型半導體裝置之斷面圖。第七實施例雖具有和第五實施例同等構造，不同點在於：第一半導體元件2及第二半導體元件7分別替 換為複數個半導體元件之構成。
如圖10(1)所示，複數個第一半導體元件2及複數個第二半導體元件7與複數條內配線4同時藉由覆晶連接構成。又，如圖10(2)所示，複數個第一半導體元件2與複數條內配線4係藉由覆晶連接構成，另外，複數個第二半導體元件7與複數條內配線4亦可以藉由導線接合連接之構成。複數個第一半導體元件2、複數個第二半導體元件7與複數條內配線4之連接形態，依據對象製品的目的可以採用導線接合連接或覆晶連接之任一之組合。
如上述說明，第七實施例之樹脂密封型半導體裝置中，即使針對藉由複數個半導體元件或複數個元件達成的高度化製品規格或應用，在不增大半導體裝置之尺寸情況下，可以提供將有限空間最大限活用的安裝選項，有助於貢獻要求更小、更薄、更高集積化、更高品質的電子機器之開發。
接著，依據各工程所示斷面圖說明本發明第五實施例的樹脂密封型半導體裝置的製造方法。
如圖11(1)所示，首先，準備基板10。基板10係長度250mm，寬度80mm，厚度250μm之鐵系鋼板。其他亦可以使用以銅為基材的合金素材，或以鎳為基材的合金素材。另外，亦可以是絕緣體之陶瓷或纖維強化塑膠(FRP)板或聚醯胺等有機素材板。如圖11(2)所示，在基板10之一方主面，藉由電解鍍敷或印刷法形成厚度15μm之配線圖案作為銅之內配線4。之後，如圖11(3) 所示，在欲形成外部端子5的內配線4之表面之一部分藉由電解鍍敷形成厚度80μm之外部端子5之圖案，該表面係成為內配線4之與基板10相反側之面。外部端子之材質可以由焊錫、金、銀、銅、鋁、鈀、或鎳之單層材料或彼等金屬積層而成的多層金屬材料構成。
接著，如圖11(4)所示，在實施背部研磨成為50μm厚度之後，針對背部研磨面塗布有厚度80μm樹脂之被覆層12的晶圓藉由切割進行切片而成為第一半導體元件2，使第一半導體元件2透過突起電極3A覆晶連接於內配線4之一部分之表面。接著，如圖11(5)所示，針對內配線4與外部端子5及第一半導體元件2，利用第一樹脂6由基板10之一方主面側藉由傳遞模塑進行樹脂密封，形成樹脂厚200μm左右之樹脂密封體。第一樹脂6係使用半導體元件之密封所使用一般之含遮光成分的熱硬化型環氧樹脂。
接著，如圖12(1)所示，研磨第一樹脂6之一方主面全體，使外部端子5之安裝面及第一半導體元件2之與元件形成側相反側之面的被覆層12露出。接著，如圖12(2)所示，在基板10之另一方主面之外周部分以外藉由蝕刻進行開口，使內配線4與第一樹脂6露出。接著，如圖12(3)所示，透過設於第二半導體元件7的突起電極3B，對第二半導體裝置7與內配線4進行覆晶連接。
接著，圖12(4)所示，利用第二樹脂8藉由傳遞模塑法對第二半導體元件7及內配線4進行樹脂密封，使第 一樹脂6與第二樹脂8一體密接成型而形成樹脂密封體。第二樹脂8亦和第一樹脂6同樣使用含一般遮光成分的熱硬化型之環氧樹脂。又，利用第二樹脂8進行一體成型前，藉由電漿處理等針對蝕刻開口的內配線4與第一樹脂6之表面進行洗淨，則可以提高界面之樹脂密接性，可以獲得高可靠性的樹脂密封體。第二樹脂8之形成可以取代傳遞模塑法改用澆注法或擠壓法。
最後，如圖12(5)所示，藉由切刃對樹脂密封體進行切片，完成各個樹脂密封型半導體裝置。亦可以取代切刃改用劈裂法或雷射切割法。
2‧‧‧第一半導體元件
3A、3B‧‧‧突起電極
4‧‧‧內配線
5‧‧‧外部端子
6‧‧‧第一樹脂
7‧‧‧第二半導體元件
8‧‧‧第二樹脂
25‧‧‧第一樹脂密封體
26‧‧‧第二樹脂密封體

Claims (32)

  1. 一種樹脂密封型半導體裝置，由第一樹脂密封體與第二樹脂密封體構成；其特徵在於：上述第一樹脂密封體由以下構成：第一半導體元件；外部端子，在上述第一半導體元件之周圍呈分離設置；內配線，將上述第一半導體元件與上述外部端子之表面予以連接；及第一樹脂，覆蓋上述第一半導體元件與上述外部端子與上述內配線；上述外部端子之背面與上述第一半導體元件之背面與上述內配線之表面係由上述第一樹脂露出，上述第二樹脂密封體由以下構成：第二半導體元件；第二樹脂，覆蓋上述第二半導體元件；及金屬體，連接於上述第二半導體元件，而且一部分由上述第二樹脂露出；上述內配線露出上述第一樹脂密封體的面與上述金屬體露出上述第二樹脂密封體的面係被密接成型，上述內配線與上述金屬體係電性連接。
  2. 如請求項1之樹脂密封型半導體裝置，其中上述金屬體係突起電極，上述第二半導體元件被覆晶連接於上述內配線。
  3. 如請求項1之樹脂密封型半導體裝置，其中上述金屬體係金屬線，上述第二半導體元件藉由導線接合連接於上述內配線。
  4. 如請求項1至3之中任一項之樹脂密封型半導體裝置，其中上述第一樹脂與上述第二樹脂係不同的組成。
  5. 如請求項1至3之中任一項之樹脂密封型半導體裝置，其中形成上述第一樹脂密封體的上述第一半導體元件有複數個。
  6. 如請求項1至3之中任一項之樹脂密封型半導體裝置，其中形成上述第二樹脂密封體的上述第二半導體元件有複數個。
  7. 一種樹脂密封型半導體裝置，由第一樹脂密封體與第二樹脂密封體構成；其特徵在於：上述第一樹脂密封體由以下構成：第一半導體元件；外部端子，在上述第一半導體元件之周圍呈分離設置；內配線，將上述第一半導體元件與上述外部端子之表面予以連接；及第一樹脂，覆蓋上述第一半導體元件與上述外部端子與上述內配線； 上述外部端子之背面、及設於上述第一半導體元件之背面的被覆層及上述內配線之表面係由上述第一樹脂露出，上述第二樹脂密封體由以下構成：第二半導體元件；第二樹脂，覆蓋上述第二半導體元件；及金屬體，連接於上述第二半導體元件，而且一部分由上述第二樹脂露出；上述內配線露出上述第一樹脂密封體的面與上述金屬體露出上述第二樹脂密封體的面係被密接成型，上述內配線與上述金屬體係電性連接。
  8. 如請求項7之樹脂密封型半導體裝置，其中上述金屬體係突起電極，上述第二半導體元件被覆晶連接於上述內配線。
  9. 如請求項7之樹脂密封型半導體裝置，其中上述金屬體係金屬線，上述第二半導體元件藉由導線接合連接於上述內配線。
  10. 如請求項7至9之中任一項之樹脂密封型半導體裝置，其中上述第一樹脂與上述第二樹脂係不同的組成。
  11. 如請求項7至9之中任一項之樹脂密封型半導體裝置，其中形成上述第一樹脂密封體的上述第一半導體元件有複數個。
  12. 如請求項7至9之中任一項之樹脂密封型半導體裝置，其中形成上述第二樹脂密封體的上述第二半導體元件有複數個。
  13. 如請求項7至9之中任一項之樹脂密封型半導體裝置，其中設於上述第一半導體元件背面的被覆層之材質係由以下構成：由合金材亦即焊錫、金、銀、銅、鋁、鈀、鎳或有機材亦即環氧樹脂之其中之一構成之單層材料，或積層其中複數材料的多層材料。
  14. 一種樹脂密封型半導體裝置的製造方法，該樹脂密封型半導體裝置由第一樹脂密封體與第二樹脂密封體構成；其特徵在於由以下工程構成：在基板之一方主面形成複數條內配線的工程；在上述複數條內配線之至少一條以上內配線的表面之一部分形成外部端子之工程，該表面係成為該內配線之與上述基板相反側之面者；對第一半導體元件與複數條內配線進行電性連接的工程；藉由第一樹脂對配置有上述複數條內配線、上述外部端子及上述第一半導體元件的上述基板之一方主面側進行樹脂密封的工程；對上述第一樹脂之與上述基板相接之面的相反側之面進行研磨，使上述外部端子之背面及上述第一半導體元件 之與元件側相反側之面露出的工程；對上述基板之另一方主面之外周部分以外進行開口，以使上述複數條內配線與上述第一樹脂露出的工程；藉由金屬體對第二半導體元件與上述複數條內配線進行電性連接的工程；藉由第二樹脂對上述第二半導體元件、上述金屬體及複數條內配線進行樹脂密封，使上述第一樹脂與上述第二樹脂一體密接成型而形成樹脂密封體之工程；及對上述樹脂密封體進行切片使成為各個樹脂密封型半導體裝置的切片工程。
  15. 如請求項14之樹脂密封型半導體裝置的製造方法，其中上述基板係以鐵為基材的合金素材、以銅為基材的合金素材、以鎳為基材的合金素材、或有機素材之其中之一。
  16. 如請求項14之樹脂密封型半導體裝置的製造方法，其中形成於上述基板上的上述複數條內配線或外部端子，係藉由電解鍍敷法、無電解鍍敷法或印刷法之其中之一形成。
  17. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中上述外部端子之材質係由以下構成：由焊錫、金、銀、銅、鋁、鈀或鎳之其中之一構成之單層材料，或積層 其中複數金屬的多層金屬材料。
  18. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中對上述基板之另一方主面之外周部分以外進行開口，以使上述複數條內配線及上述第一樹脂露出的工程，係藉由濕蝕刻或乾蝕刻法進行。
  19. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中上述第一半導體元件及上述第二半導體元件，係透過分別設於上述第一半導體元件及上述第二半導體元件上的突起電極，藉由覆晶法電性連接於上述內配線。
  20. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中上述第一半導體元件或上述第二半導體元件，係透過設於對應的上述第一半導體元件或上述第二半導體元件上的電極焊墊，藉由導線接合法電性連接於上述內配線。
  21. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中藉由上述第一及第二樹脂進行樹脂密封的工程，係藉由傳遞模塑法、澆注法或擠壓法進行。
  22. 如請求項14至16之中任一項之樹脂密封型半導體裝置的製造方法，其中對上述樹脂密封體進行切片的工程係切割法或劈裂法。
  23. 一種樹脂密封型半導體裝置的製造方法，該樹脂密封型半導體裝置由第一樹脂密封體與第二樹脂密封體構成；其特徵在於由以下工程構成：在基板之一方主面形成複數條內配線的工程；在上述複數條內配線之至少一條以上內配線的表面之一部分形成外部端子之工程，該表面係成為該內配線之與上述基板相反側之面者；針對在元件側之相反側之面設有被覆層的第一半導體元件與複數條內配線進行電性連接的工程；藉由第一樹脂對配置有上述複數條內配線、上述外部端子及在上述元件側之相反側之面設有被覆層的第一半導體元件的上述基板之一方主面側進行樹脂密封的工程；對上述第一樹脂之與上述基板相接之面的相反側之面進行研磨，使上述外部端子之背面及上述第一半導體元件之與元件側相反側之面上所設置的被覆層露出的工程；對上述基板之另一方主面之外周部分以外進行開口，以使上述複數條內配線與上述第一樹脂露出的工程；藉由金屬體對第二半導體元件與上述複數條內配線進行電性連接的工程；藉由第二樹脂對上述第二半導體元件、上述金屬體及複數條內配線進行樹脂密封，使上述第一樹脂與上述第二樹脂一體密接成型而形成樹脂密封體之工程；及對上述樹脂密封體進行切片使成為各個樹脂密封型半導體裝置的切片工程。
  24. 如請求項23之樹脂密封型半導體裝置的製造方法，其中上述基板係以鐵為基材的合金素材、以銅為基材的合金素材、以鎳為基材的合金素材、或有機素材之其中之一。
  25. 如請求項23之樹脂密封型半導體裝置的製造方法，其中形成於上述基板上的上述複數條內配線或外部端子，係藉由電解鍍敷法、無電解鍍敷法或印刷法之其中之一形成。
  26. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中上述外部端子之材質係由以下構成：由焊錫、金、銀、銅、鋁、鈀或鎳之其中之一構成之單層材料，或積層其中複數金屬的多層金屬材料。
  27. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中對上述基板之另一方主面之外周部分以外進行開口，以使上述複數條內配線及上述第一樹脂露出的工程，係藉由濕蝕刻或乾蝕刻法進行。
  28. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中上述第一半導體元件之與元件側相反側之面上所設置的被覆層之材質係由以下構成：由合金材亦即焊錫、金、 銀、銅、鋁、鈀、鎳或有機材亦即環氧樹脂之其中之一構成之單層材料，或積層其中複數材料的多層材料。
  29. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中上述第一半導體元件及上述第二半導體元件，係透過分別設於上述第一半導體元件及上述第二半導體元件上的突起電極，藉由覆晶法電性連接於上述內配線。
  30. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中上述第一半導體元件或上述第二半導體元件，係透過設於對應的上述第一半導體元件或上述第二半導體元件上的突起電極，藉由導線接合法電性連接於上述內配線。
  31. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中藉由上述第一及第二樹脂進行樹脂密封的工程，係藉由傳遞模塑法、澆注法或擠壓法進行。
  32. 如請求項23至25之中任一項之樹脂密封型半導體裝置的製造方法，其中對上述樹脂密封體進行切片的工程係切割法或劈裂法。
TW105105474A 2015-03-05 2016-02-24 樹脂密封型半導體裝置及其製造方法 TWI681529B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-043911 2015-03-05
JP2015043911 2015-03-05
JP2016007339A JP6637769B2 (ja) 2015-03-05 2016-01-18 樹脂封止型半導体装置およびその製造方法
JP2016-007339 2016-01-18

Publications (2)

Publication Number Publication Date
TW201705426A true TW201705426A (zh) 2017-02-01
TWI681529B TWI681529B (zh) 2020-01-01

Family

ID=56897767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105474A TWI681529B (zh) 2015-03-05 2016-02-24 樹脂密封型半導體裝置及其製造方法

Country Status (4)

Country Link
JP (1) JP6637769B2 (zh)
KR (1) KR20160108200A (zh)
CN (1) CN105938802B (zh)
TW (1) TWI681529B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727197B2 (en) * 2017-03-21 2020-07-28 Intel IP Corporation Embedded-bridge substrate connectors and methods of assembling same
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
WO2021002296A1 (ja) * 2019-07-03 2021-01-07 株式会社村田製作所 高周波モジュール及び通信装置
CN114698235A (zh) * 2020-12-31 2022-07-01 广州金升阳科技有限公司 一种双面塑封电源产品及其连接方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632930B2 (ja) 1993-12-27 2005-03-30 株式会社ルネサステクノロジ ボールグリッドアレイ半導体装置
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR101494414B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법

Also Published As

Publication number Publication date
JP2016167577A (ja) 2016-09-15
CN105938802A (zh) 2016-09-14
TWI681529B (zh) 2020-01-01
CN105938802B (zh) 2020-09-25
JP6637769B2 (ja) 2020-01-29
KR20160108200A (ko) 2016-09-19

Similar Documents

Publication Publication Date Title
TWI527175B (zh) 半導體封裝件、基板及其製造方法
CN103824836B (zh) 半导体承载元件及半导体封装件
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US20110140253A1 (en) Dap ground bond enhancement
TW201025520A (en) Flexible and stackable semiconductor die packages, systems using the same, and methods of making the same
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
TWI681529B (zh) 樹脂密封型半導體裝置及其製造方法
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
JP4379693B2 (ja) 半導体装置およびその製造方法
JP2018170377A (ja) 樹脂封止型半導体装置およびその製造方法
US9935030B2 (en) Resin-encapsulated semiconductor device
CN111199924B (zh) 半导体封装结构及其制作方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP4321758B2 (ja) 半導体装置
CN102751203A (zh) 半导体封装结构及其制作方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
TWI596678B (zh) 半導體封裝結構及其製作方法
US20240096725A1 (en) Electronic devices and methods of manufacturing electronic devices
WO2023120196A1 (ja) 半導体装置
TWI680547B (zh) 半導體封裝結構及其製作方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US8802498B2 (en) Method of manufacturing semiconductor package having no chip pad
CN114551402A (zh) 包括不同厚度的电再分布层的半导体封装体及其制造方法
TWI474413B (zh) 晶片封裝結構的製程