KR101332916B1 - 반도체 패키지 및 그 제조 방법 - Google Patents
반도체 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101332916B1 KR101332916B1 KR1020110145518A KR20110145518A KR101332916B1 KR 101332916 B1 KR101332916 B1 KR 101332916B1 KR 1020110145518 A KR1020110145518 A KR 1020110145518A KR 20110145518 A KR20110145518 A KR 20110145518A KR 101332916 B1 KR101332916 B1 KR 101332916B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- redistribution pattern
- sealing member
- pattern layer
- buried
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은, 반도체 칩들에 밀봉 부재에 의하여 반도체 칩이 매립되고, 상기 매립된 반도체 칩의 하측에 외측 연결 부재가 위치하도록 팬 아웃 구조를 가지는 반도체 패키지를 제공한다. 본 발명의 일실시예에 따른 반도체 패키지는, 매립 재배선 패턴층; 상기 매립 재배선 패턴층의 상측에 위치한 상측 반도체 칩; 상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재; 상기 매립 재배선 패턴층의 하측에 위치한 하측 반도체 칩; 및 상기 하측 반도체 칩이 노출되지 않도록 밀봉하는 하측 밀봉 부재;를 포함한다.
Description
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 밀봉 부재에 의하여 반도체 칩이 매립되고, 상기 매립된 반도체 칩의 하측에 외측 연결 부재가 위치하도록 팬 아웃 구조를 가지는 반도체 패키지 및 그 제조 방법에 관한 것이다.
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다. 또한 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다. 한편 이러한 기술 개선요구와 더불어 제품 가격 상승을 제어하기 위하여 생산성이 높고 제조 원가를 절감하기 위하여, 복수의 반도체 칩을 적층하여 구성된 반도체 패키지를 도입하고 있다.
종래의 적층형 반도체 패키지, 예를 들어 SIP (system in package)는 제1 반도체 칩 상에 적층된 제2 반도체 칩의 외측 영역에 입출력 단자가 형성되므로, 상기 제1 반도체 칩과 상기 제2 반도체 칩의 크기의 차이가 반드시 있어야 하고, 상기 제1 및 제2 반도체 칩의 크기의 차이가 적어질수록 입출력 단자의 갯수가 제한되는 한계가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 밀봉 부재에 의하여 반도체 칩이 매립되고, 상기 매립된 반도체 칩의 하측에 외측 연결 부재가 위치하도록 팬 아웃 구조를 가지는 반도체 패키지를 제공하는 것이다.
또한, 본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는, 상기 반도체 패키지의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지는, 매립 재배선 패턴층; 상기 매립 재배선 패턴층의 상측에 위치한 상측 반도체 칩; 상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재; 상기 매립 재배선 패턴층의 하측에 위치한 하측 반도체 칩; 및 상기 하측 반도체 칩이 노출되지 않도록 밀봉하는 하측 밀봉 부재;를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지의 제조 방법은, 제1 캐리어 기판 상에 상측 반도체 칩을 부착하는 단계; 상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재를 형성하는 단계; 상기 상측 밀봉 부재 상에 제2 캐리어 기판을 부착하는 단계; 상기 제1 캐리어 기판을 제거하여 상기 상측 반도체 칩을 노출하는 단계; 상기 노출된 상측 반도체 칩 및 상기 상측 밀봉 부재 상에 매립 재배선 패턴층을 형성하는 단계; 상기 매립 재배선 패턴층과 전기적으로 연결되는 도전성 포스트를 형성하는 단계; 상기 매립 재배선 패턴층의 하측에 상기 상측 반도체 칩과 반대 위치로 하측 반도체 칩을 부착하는 단계; 상기 하측 반도체 칩 및 상기 도전성 포스트를 밀봉하는 하측 밀봉 부재를 형성하는 단계; 상기 하측 밀봉 부재를 평탄화하여 상기 도전성 포스트를 노출하는 단계; 상기 하측 밀봉 부재 상에 상기 도전성 포스트와 전기적으로 연결된 외측 재배선 패턴층을 형성하는 단계; 및 상기 외측 재배선 패턴층에 전기적으로 연결되도록 외측 연결 부재를 부착하는 단계;를 포함한다.
본 발명의 기술적 사상에 따른 반도체 패키지는, 매립 재배선 패턴층을 이용하여 상하측에 반도체 칩들을 실장하고, 적어도 하나의 반도체 칩을 밀봉 부재 내에 매립하고, 상기 밀봉 부재에 외측 재배선 패턴층을 형성함으로써, 반도체 칩의 크기에 제한되지 않고 입출력 단자들을 미세화할 수 있고, 또한 더 많은 수의 입출력 단자들을 제공할 수 있다.
반도체 패키지의 후면과 옆면이 밀봉 부재에 의하여 완전히 감싸지므로 패키지가 충격으로부터 보호되는 구조를 제공할 수 있고, 매립 재배선 패턴층을 관통하여 밀봉 부재가 충전되므로 밀봉 부재의 접착력 향상을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지들을 도시하는 단면도들이다.
도 9 내지 도 18은 본 발명의 일 실시예에 따른 도 1의 반도체 패키지를 제조하는 제조 방법을 공정 단계에 따라 도시하는 단면도들이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지들을 도시하는 단면도들이다.
도 9 내지 도 18은 본 발명의 일 실시예에 따른 도 1의 반도체 패키지를 제조하는 제조 방법을 공정 단계에 따라 도시하는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지(1)를 도시하는 단면도이다.
도 1을 참조하면, 반도체 패키지(1)는 매립 재배선 패턴층(30)과 매립 재배선 패턴층(30)을 기준으로 서로 반대로 위치한 상측 반도체 칩(10)과 하측 반도체 칩(40)을 포함한다. 예를 들어, 상측 반도체 칩(10)은 매립 재배선 패턴층(30)의 상측에 위치할 수 있고, 하측 반도체 칩(40)은 매립 재배선 패턴층(30)의 하측에 위치할 수 있다. 반도체 패키지(1)는 상측 반도체 칩(10)을 밀봉하는 상측 밀봉 부재(20) 및 하측 반도체 칩(40)을 밀봉하는 하측 밀봉 부재(60)를 포함할 수 있다. 또한, 반도체 패키지(1)는 매립 재배선 패턴층(30)에 전기적으로 연결된 도전성 포스트(50) 및 도전성 포스트(50)에 전기적으로 연결된 외측 재배선 패턴층(70)와 외측 연결 부재(80)를 더 포함할 수 있다.
상측 반도체 칩(10)과 하측 반도체 칩(40)은 동종 제품들이거나 또는 이종 제품들일 수 있다. 예를 들어, 상측 반도체 칩(10)과 하측 반도체 칩(40)은 메모리 칩이거나 또는 로직 칩일 수 있다. 이러한 메모리 칩은, 예를 들어 디램(DRAM), 에스램(SRAM), 플래시(flash), 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)을 포함할 수 있다. 이러한 로직 칩은 메모리칩들을 제어하는 제어기일 수 있다. 예를 들어, 상측 반도체 칩(10)은 로직회로를 포함하는 로직칩일 수 있고, 하측 반도체 칩(40)은 메모리칩일 수 있고, 또는 이와 반대일 수 있다. 반도체 패키지(1)는 SOC(system on chip) 또는 SIP(system in package)일 수 있다.
상측 반도체 칩(10)과 하측 반도체 칩(40)은 동일한 크기를 가지거나 또는 다른 크기를 가질 수 있다.
상측 반도체 칩(10)은 상측 반도체 칩 패드(12)를 포함할 수 있다. 하측 반도체 칩(40)은 하측 반도체 칩 패드(42)를 포함할 수 있고, 또한, 하측 반도체 칩(40)의 상측에 절연층(44)과 하측 반도체 칩 패드(42)에 연결된 본드 패드(46)를 포함할 수 있다.
매립 재배선 패턴층(30)은 제1 절연층(32), 재배선 패턴(34), 및 제2 절연층(36)을 포함할 수 있다. 재배선 패턴(34)은 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있고, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 재배선 패턴(34)은 상측 반도체 칩(10) 및/또는 하측 반도체 칩(40)을 재배선할 수 있고, 외측 연결 부재(80)에 전기적으로 연결될 수 있다. 따라서, 상측 반도체 칩(10) 및/또는 하측 반도체 칩(40)의 입출력 단자를 미세화할 수 있고, 또한 상기 입출력 단자의 갯수를 증가시킬 수 있다. 또한, 상측 반도체 칩(10) 및/또는 하측 반도체 칩(40)이 매립 재배선 패턴층(30)에 연결됨으로써, 반도체 패키지(1)는 팬-아웃 구조를 가질 수 있다. 상측 반도체 칩(10)과 하측 반도체 칩(40)은 재배선 패턴(34)을 공유할 수 있고, 이러한 경우에는 상측 반도체 칩(10)과 하측 반도체 칩(40)이 재배선 패턴(34)을 통하여 서로 전기적으로 연결될 수 있다. 또한, 상측 반도체 칩(10)과 하측 반도체 칩(40)은 전기적으로 분리된 재배선 패턴(34)에 각각 연결될 수 있고, 이러한 경우에는 상측 반도체 칩(10)과 하측 반도체 칩(40)이 재배선 패턴(34)을 통하여 서로 전기적으로 연결되지 않을 수 있다.
재배선 패턴(34)의 상측은 제1 절연층(32)에 의하여 덮일 수 있고, 재배선 패턴(34)의 하측은 제2 절연층(36)에 의하여 덮일 수 있다. 재배선 패턴(34)의 상측 일부는 제1 절연층(32)으로부터 노출될 수 있고, 노출된 재배선 패턴(34)의 상측 일부는 상측 반도체 칩(10)과 전기적으로 연결될 수 있다. 즉, 재배선 패턴(34)과 상측 반도체 칩(10)의 상측 반도체 칩 패드(12)는 전기적으로 연결될 수 있다. 또한, 재배선 패턴(34)의 하측 일부는 제2 절연층(36)으로부터 노출될 수 있고, 노출된 재배선 패턴(34)의 하측 일부는 하측 반도체 칩(40)과 전기적으로 연결될 수 있다. 재배선 패턴(34)은 하나의 층으로 구성되거나 또는 다층으로 구성될 수 있다.
또한, 매립 재배선 패턴층(30)은 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 상측 반도체 칩(10) 및 상측 밀봉 부재(20)에 접착되는 경우도 본 발명의 기술적 사상에 포함된다.
연결 부재(48)는 본드 패드(46)와 매립 재배선 패턴층(30)의 노출된 재배선 패턴(34)에 위치할 수 있고, 매립 재배선 패턴층(30)의 재배선 패턴(34)과 하측 반도체 칩(40)의 하측 반도체 칩 패드(42)를 전기적으로 연결할 수 있다. 또한, 하측 반도체 칩(40)과 상측 반도체 칩(10)은 매립 재배선 패턴층(30)과 연결 부재(48)를 통하여 서로 전기적으로 연결될 수 있다. 연결 부재(48)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 연결 부재(48)는 예를 들어 솔더볼일 수 있고, 리플로우 공정을 통하여 본드 패드(46) 및 매립 재배선 패턴층(30)에 부착될 수 있다.
상측 밀봉 부재(20)는 상측 반도체 칩(10)을 밀봉할 수 있다. 상측 밀봉 부재(20)는 상측 반도체 칩(10)을 완전히 덮을 수 있다. 대안적으로, 상측 반도체 칩(10)의 최상측은 상측 밀봉 부재(20)로부터 노출되는 경우도 본 발명의 기술적 사상에 포함된다. 상측 밀봉 부재(20)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)를 포함할 수 있다.
도전성 포스트(50)는 매립 재배선 패턴층(30)과 전기적으로 연결될 수 있다. 도전성 포스트(50)는 매립 재배선 패턴층(30)의 노출된 영역에 위치할 수 있고, 도전성 포스트(50)는 매립 재배선 패턴층(30)과 전기적으로 연결될 수 있다. 도전성 포스트(50)는 하측 반도체 칩(40)의 외측에 위치할 수 있다. 또한, 도전성 포스트(50)의 상측의 영역으로 상측 반도체 칩(10)이 연장될 수 있다. 매립 재배선 패턴층(30)으로부터 도전성 포스트(50)의 높이는 하측 반도체 칩(40)의 높이에 비하여 클 수 있다. 도전성 포스트(50)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있고, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 또한, 도전성 포스트(50)는 도전성 솔더(solder) 또는 도전성 물질을 포함하는 솔더 페이스트(solder paste)를 포함할 수 있다. 또한, 도전성 포스트(50)는 TSV(through silicon via)와 같은 관통 전극일 수 있다.
하측 밀봉 부재(60)는 하측 반도체 칩(40) 및 도전성 포스트(50)를 밀봉할 수 있다. 하측 밀봉 부재(60)는 하측 반도체 칩(40)이 노출되지 않도록 밀봉할 수 있다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30)을 밀봉할 수 있다. 하측 밀봉 부재(60)는 하측 반도체 칩(40)의 연결 부재(48) 사이의 공간을 충전할 수 있다. 하측 밀봉 부재(60)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)를 포함할 수 있다.
상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 서로 연결될 수 있고, 매립 재배선 패턴층(30)이 노출되지 않도록 밀봉할 수 있다. 대안적으로, 상측 밀봉 부재(20) 및/또는 하측 밀봉 부재(60)로부터 매립 재배선 패턴층(30)이 노출되는 경우도 본 발명의 기술적 사상에 포함된다. 상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 동일한 물질을 포함할 수 있고, 또는 서로 다른 물질을 포함할 수 있다. 상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 일체형 구조체(one-body structure)를 구성할 수 있다.
매립 재배선 패턴층(30)으로부터 도전성 포스트(50)의 높이가 하측 반도체 칩(40)의 높이에 비하여 클 수 있으므로, 하측 반도체 칩(40)은 하측 밀봉 부재(60)에 의하여 노출되지 않도록 매립될 수 있다.
외측 재배선 패턴층(70)은 하측 밀봉 부재(60)의 하측에 위치할 수 있고, 도전성 포스트(50)와 전기적으로 연결될 수 있다. 외측 재배선 패턴층(70)은 도전성 포스트(50)와 외측 연결 부재(80)를 전기적으로 연결될 수 있다. 또한, 상측 반도체 칩(10) 및/또는 하측 반도체 칩(40)이 외측 재배선 패턴층(70)에 연결됨으로써, 반도체 패키지(1)는 팬-아웃 구조를 가질 수 있다.
외측 재배선 패턴층(70)은 제3 절연층(72), 외측 재배선 패턴(74), 제4 절연층(76), 및 외측 본드 패드(78)를 포함할 수 있다. 외측 재배선 패턴(74)은 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있고, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 외측 재배선 패턴(74)의 상측은 제3 절연층(72)에 의하여 덮일 수 있고, 외측 재배선 패턴(74)의 하측은 제4 절연층(76)에 의하여 덮일 수 있다. 외측 재배선 패턴(74)의 상측 일부는 제3 절연층(72)로부터 노출될 수 있고, 노출된 외측 재배선 패턴(74)의 상측 일부는 도전성 포스트(50)와 전기적으로 연결될 수 있다. 즉, 외측 재배선 패턴(74)과 매립 재배선 패턴층(30)은 전기적으로 연결될 수 있다. 또한, 외측 재배선 패턴(74)의 하측 일부는 제4 절연층(76)으로부터 노출될 수 있고, 노출된 외측 재배선 패턴(74)의 하측 일부는 외측 연결 부재(80)와 전기적으로 연결될 수 있다. 노출된 외측 재배선 패턴(74)에 외측 본드 패드(78)가 더 형성될 수 있다. 또한, 외측 재배선 패턴층(70)은 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 도전성 포스트(50) 및 하측 밀봉 부재(60)에 접착되는 경우도 본 발명의 기술적 사상에 포함된다.
외측 연결 부재(80)는 외측 재배선 패턴층(70)에 전기적으로 연결되도록 위치한다. 외측 연결 부재(80)는 노출된 외측 재배선 패턴(74)에 부착되거나 또는 외측 본드 패드(78)에 부착될 수 있다. 외측 연결 부재(80)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 외측 연결 부재(80)는 솔더볼일 수 있다.
외측 재배선 패턴층(70)은 재배선을 제공할 수 있고, 이에 따라 외측 연결 부재(80)의 일부는 하측 반도체 칩(40)의 하측에 위치할 수 있다. 따라서, 상대적으로 넓은 면적에 걸쳐서 외측 연결 부재(80)를 배치할 수 있고, 결과적으로 상측 반도체 칩(10) 및/또는 하측 반도체 칩(40)의 입출력 단자를 미세화할 수 있고, 또한 상기 입출력 단자의 갯수를 증가시킬 수 있다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 패키지들(2,3,4,5,6,7,8)을 도시한다. 본 실시예들에 따른 반도체 패키지들(2,3,4,5,6,7,8)은 상술한 실시예의 반도체 패키지에서 일부 구성을 변형한 것이고, 따라서 중복된 설명은 생략하기로 한다.
도 2를 참조하면, 반도체 패키지(2)는 상측 밀봉 부재(20)와 하측 밀봉 부재(60)가 서로 연결되어 매립 재배선 패턴층(30a)을 노출하지 않고 밀봉한다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30a)을 일부를 관통하여 상측 밀봉 부재(20)와 더 연결될 수 있고, 이에 따라 상측 밀봉 부재(20)와 하측 밀봉 부재(60)의 접착력을 더욱 증가시킬 수 있다.
도 3을 참조하면, 반도체 패키지(3)는 복수의 하측 반도체 칩들(40a)을 포함할 수 있다. 복수의 하측 반도체 칩들(40a)은 도 1의 하측 반도체 칩(40)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a) 사이에 도전성 포스트(50a)가 위치할 수 있고, 도전성 포스트(50a)는 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다.
도 4를 참조하면, 반도체 패키지(4)는 복수의 하측 반도체 칩들(40a)을 포함할 수 있다. 복수의 하측 반도체 칩들(40a)은 도 1의 하측 반도체 칩(40)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a) 사이에 도전성 포스트(50a)가 위치할 수 있고, 도전성 포스트(50a)는 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 또한, 반도체 패키지(4)는 상측 밀봉 부재(20)와 하측 밀봉 부재(60)가 서로 연결되어 매립 재배선 패턴층(30a)을 노출하지 않고 밀봉할 수 있다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30a)을 일부를 관통하여 상측 밀봉 부재(20)와 더 연결될 수 있고, 이에 따라 상측 밀봉 부재(20)와 하측 밀봉 부재(60)의 접착력을 더욱 증가시킬 수 있다.
도 5를 참조하면, 반도체 패키지(5)는 복수의 상측 반도체 칩들(10a)을 포함할 수 있다. 복수의 상측 반도체 칩들(10a)은 도 1의 상측 반도체 칩(10)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다.
도 6을 참조하면, 반도체 패키지(6)는 복수의 상측 반도체 칩들(10a)을 포함할 수 있다. 복수의 상측 반도체 칩들(10a)은 도 1의 상측 반도체 칩(10)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 또한, 반도체 패키지(6)는 상측 밀봉 부재(20)와 하측 밀봉 부재(60)가 서로 연결되어 매립 재배선 패턴층(30a)을 노출하지 않고 밀봉할 수 있다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30a)을 일부를 관통하여 상측 밀봉 부재(20)와 더 연결될 수 있고, 이에 따라 상측 밀봉 부재(20)와 하측 밀봉 부재(60)의 접착력을 더욱 증가시킬 수 있다.
도 7을 참조하면, 반도체 패키지(7)는 복수의 상측 반도체 칩들(10a) 및 복수의 하측 반도체 칩들(40a)을 포함할 수 있다. 복수의 상측 반도체 칩들(10a)은 도 1의 상측 반도체 칩(10)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a)은 도 1의 하측 반도체 칩(40)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a) 사이에 도전성 포스트(50a)가 위치할 수 있고, 도전성 포스트(50a)는 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다.
도 8을 참조하면, 반도체 패키지(8)는 복수의 상측 반도체 칩들(10a) 및 복수의 하측 반도체 칩들(40a)을 포함할 수 있다. 복수의 상측 반도체 칩들(10a)은 도 1의 상측 반도체 칩(10)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a)은 도 1의 하측 반도체 칩(40)과 유사하게 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 복수의 하측 반도체 칩들(40a) 사이에 도전성 포스트(50a)가 위치할 수 있고, 도전성 포스트(50a)는 매립 재배선 패턴층(30)에 전기적으로 연결될 수 있다. 또한, 반도체 패키지(8)는 상측 밀봉 부재(20)와 하측 밀봉 부재(60)가 서로 연결되어 매립 재배선 패턴층(30a)을 노출하지 않고 밀봉할 수 있다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30a)을 일부를 관통하여 상측 밀봉 부재(20)와 더 연결될 수 있고, 이에 따라 상측 밀봉 부재(20)와 하측 밀봉 부재(60)의 접착력을 더욱 증가시킬 수 있다.
도 9 내지 도 18은 본 발명의 일 실시예에 따른 도 1의 반도체 패키지(1)를 제조하는 제조 방법을 공정 단계에 따라 도시하는 단면도들이다.
도 9를 참조하면, 상측 반도체 칩(10)을 접착부재(16)를 이용하여 제1 캐리어 기판(14) 상에 부착한다. 접착부재(16)는 액상 접착제 또는 접착 테이프일 수 있다. 상측 반도체 칩(10)의 상측 반도체 칩 패드(12)는 하측을 향할 수 있고, 접착부재(16)와 접촉할 수 있다. 제1 캐리어 기판(14)은 실리콘(silicon), 유리(glass), 세라믹(ceramic), 플라스틱(plastic), 또는 폴리머(polymer)를 포함할 수 있다.
도 10을 참조하면, 상측 반도체 칩(10)을 밀봉하는 상측 밀봉 부재(20)를 형성한다. 상측 밀봉 부재(20)는 상측 반도체 칩(10)을 완전히 덮을 수 있다. 상측 밀봉 부재(20)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)를 포함할 수 있다.
도 11을 참조하면, 상측 밀봉 부재(20) 상에 접착부재(17)를 이용하여 제2 캐리어 기판(18)을 부착한다. 접착부재(17)는 액상 접착제 또는 접착 테이프일 수 있다. 제2 캐리어 기판(18)은 실리콘(silicon), 유리(glass), 세라믹(ceramic), 플라스틱(plastic), 또는 폴리머(polymer)를 포함할 수 있다. 이어서, 제1 캐리어 기판(14)을 제거하여 상기 상측 반도체 칩(10)을 노출한다. 이에 따라, 상측 반도체 칩 패드(12)가 노출된다.
도 12를 참조하면, 노출된 상측 반도체 칩(10) 및 상측 밀봉 부재(20) 상에 매립 재배선 패턴층(30)을 형성한다. 매립 재배선 패턴층(30)은 제1 절연층(32), 재배선 패턴(34), 및 제2 절연층(36)으로 구성될 수 있다. 예를 들어, 상측 반도체 칩(10) 상에 제1 절연층(32)을 형성하고, 제1 절연층(32)의 일부를 제거하여 상측 반도체 칩 패드(12)를 노출한다. 이어서, 노출된 상측 반도체 칩 패드(12)와 전기적으로 연결되고 제1 절연층(32)의 상측으로 연장되는 재배선 패턴(34)을 형성한다. 재배선 패턴(34)은 증착, 도금, 등 다양한 방법을 이용하여 형성될 수 있다. 재배선 패턴(34) 상에 제2 절연층(36)을 형성하고, 재배선 패턴(34)의 일부가 노출되도록 제2 절연층(36)의 일부를 제거한다. 노출된 재배선 패턴(34)에는 후속의 공정에서 도전성 포스트(50, 도 13 참조) 또는 연결 부재(48, 도 14 참조) 등이 부착될 수 있다.
또한, 매립 재배선 패턴층(30)은 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 상측 반도체 칩(10) 및 상측 밀봉 부재(20)에 접착되는 경우도 본 발명의 기술적 사상에 포함된다.
도 13을 참조하면, 매립 재배선 패턴층(30)과 전기적으로 연결되는 도전성 포스트(50)를 형성한다. 도전성 포스트(50)는 매립 재배선 패턴층(30)의 노출된 영역에 위치할 수 있고, 도전성 포스트(50)는 매립 재배선 패턴층(30)과 전기적으로 연결될 수 있다. 도전성 포스트(50)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있고, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다. 또한, 도전성 포스트(50)는 도전성 솔더(solder) 또는 도전성 물질을 포함하는 솔더 페이스트(solder paste)를 포함할 수 있다. 도시되지는 않았지만. 매립 재배선 패턴층(30) 상에 마스크 층을 형성하고, 매립 재배선 패턴층(30)의 일부를 노출하는 개구부를 상기 마스크 층에 형성한 후에, 상기 개구부를 도전물로 충전하고, 상기 마스크 층을 제거함에 의하여, 도전성 포스트(50)를 형성할 수 있다. 상기 마스크 층은, 예를 들어 포토레지스트를 포함할 수 있다.
도 14를 참조하면, 매립 재배선 패턴층(30)의 하측에 상측 반도체 칩(10)과 반대 위치로 하측 반도체 칩(40)을 부착한다. 하측 반도체 칩(40)은 하측 반도체 칩 패드(42)를 노출하는 절연층(44)을 포함할 수 있고, 하측 반도체 칩 패드(42) 상에는 본드 패드(46)를 포함할 수 있다. 본드 패드(46)와 매립 재배선 패턴층(30)의 노출된 재배선 패턴(34)에 연결 부재(48)가 위치한다. 연결 부재(48)는 하측 반도체 칩(40)과 매립 재배선 패턴층(30)을 전기적으로 연결할 수 있다. 또한, 하측 반도체 칩(40)과 상측 반도체 칩(10)은 매립 재배선 패턴층(30)과 연결 부재(48)를 통하여 서로 전기적으로 연결될 수 있다. 연결 부재(48)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 연결 부재(48)는 예를 들어 솔더볼일 수 있고, 리플로우 공정을 통하여 본드 패드(46) 및 매립 재배선 패턴층(30)에 부착될 수 있다. 매립 재배선 패턴층(30)으로부터 도전성 포스트(50)의 높이는 하측 반도체 칩(40)의 높이에 비하여 클 수 있다.
대안적으로, 도 13에 도시된 공정과 도 14에 도시된 공정은 순서를 바꾸어서 구현하는 것도 가능하다.
도 15를 참조하면, 하측 반도체 칩(40) 및 도전성 포스트(50)를 밀봉하는 하측 밀봉 부재(60)를 형성한다. 하측 밀봉 부재(60)는 하측 반도체 칩(40)을 노출되지 않도록 밀봉할 수 있다. 또한, 하측 밀봉 부재(60)는 매립 재배선 패턴층(30)을 밀봉할 수 있다. 하측 밀봉 부재(60)는 하측 반도체 칩(40)의 연결 부재(48) 사이의 공간을 충전할 수 있다. 하측 밀봉 부재(60)는 절연물을 포함할 수 있고, 예를 들어 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)를 포함할 수 있다.
상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 서로 연결될 수 있고, 매립 재배선 패턴층(30)이 노출되지 않도록 밀봉할 수 있다. 대안적으로, 상측 밀봉 부재(20) 및/또는 하측 밀봉 부재(60)로부터 매립 재배선 패턴층(30)이 노출되는 경우도 본 발명의 기술적 사상에 포함된다. 상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 동일한 물질을 포함할 수 있고, 또는 서로 다른 물질을 포함할 수 있다. 상측 밀봉 부재(20)와 하측 밀봉 부재(60)는 일체형 구조체(one-body structure)를 구성할 수 있다.
대안적으로, 도전성 포스트(50)를 대신하여 TSV(through silicon via)와 같은 관통 전극일 수 있다. 즉, 도 12에서 매립 재배선 패턴층(30) 상에 하측 밀봉 부재(60)를 먼저 형성하고, 하측 밀봉 부재(60)의 일부를 제거하여 매립 재배선 패턴층(30)의 재배선 패턴(34)를 노출하는 개구부를 형성한 후에, 상기 개구부에 도전물을 충전하여 도전성 포스트(50)를 형성할 수 있다.
도 16을 참조하면, 하측 밀봉 부재(60)를 연마, 에치백 또는 기계적 화학적 연마(mechanical chemical polishing, CMP)를 이용하여 평탄화할 수 있고, 이에 따라 도전성 포스트(50)를 노출할 수 있다. 상술한 바와 같이, 매립 재배선 패턴층(30)으로부터 도전성 포스트(50)의 높이가 하측 반도체 칩(40)의 높이에 비하여 클 수 있으므로, 하측 반도체 칩(40)은 하측 밀봉 부재(60)에 의하여 노출되지 않도록 매립될 수 있다.
도 17을 참조하면, 하측 밀봉 부재(60)의 하측에 도전성 포스트(50)와 전기적으로 연결된 외측 재배선 패턴층(70)을 형성한다. 외측 재배선 패턴층(70)은 제3 절연층(72), 외측 재배선 패턴(74), 제4 절연층(76), 및 외측 본드 패드(78)를 포함할 수 있다. 예를 들어, 하측 밀봉 부재(60) 상에 제3 절연층(72)을 형성하고, 제3 절연층(72)의 일부를 제거하여 도전성 포스트(50)를 노출한다. 이어서, 노출된 도전성 포스트(50)와 전기적으로 연결되고 제3 절연층(72)의 상측으로 연장되는 외측 재배선 패턴(74)을 형성한다. 외측 재배선 패턴(74)은 증착, 도금, 등 다양한 방법을 이용하여 형성될 수 있다. 외측 재배선 패턴(74) 상에 제4 절연층(76)을 형성하고, 외측 재배선 패턴(74)의 일부가 노출되도록 제4 절연층(76)의 일부를 제거한다. 노출된 외측 재배선 패턴(74)에는 후속의 공정에서 외측 연결 부재(80, 도 18 참조) 등이 부착될 수 있다. 선택적으로, 노출된 외측 재배선 패턴(74)에 외측 본드 패드(78)가 더 형성될 수 있다.
또한, 외측 재배선 패턴층(70)은 미리 제조된 기판으로 구성될 수 있고, 압착, 접착, 리플로우 등에 의하여 도전성 포스트(50) 및 하측 밀봉 부재(60)에 접착되는 경우도 본 발명의 기술적 사상에 포함된다.
도 18을 참조하면, 외측 재배선 패턴층(70)에 전기적으로 연결된 외측 연결 부재(80)를 부착한다. 외측 연결 부재(80)는 노출된 외측 재배선 패턴(74)에 부착되거나 또는 외측 본드 패드(78)에 부착될 수 있다. 외측 연결 부재(80)는 도전물을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 외측 연결 부재(80)는 솔더볼일 수 있다.
이어서, 제2 캐리어 기판(18)을 제거하여, 도 1의 반도체 패키지(1)를 완성한다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1, 2, 3, 4, 5, 6, 7, 8: 반도체 패키지,
10, 10a: 상측 반도체 칩들, 12: 상측 반도체 칩 패드, 14: 제1 캐리어 기판,
16, 17: 접착부재, 18: 제2 캐리어 기판, 20: 상측 밀봉 부재,
30, 30a: 매립 재배선 패턴층, 32: 제1 절연층, 34: 재배선 패턴, 36: 제2 절연층,
40, 40a: 하측 반도체 칩들, 42: 하측 반도체 칩 패드, 44: 절연층,
46: 본드 패드, 48: 연결 부재, 50, 50a: 도전성 포스트,
60: 하측 밀봉 부재, 70: 외측 재배선 패턴층, 72: 제3 절연층,
74: 외측 재배선 패턴, 76: 제4 절연층, 78: 외측 본드 패드, 80: 외측 연결 부재,
10, 10a: 상측 반도체 칩들, 12: 상측 반도체 칩 패드, 14: 제1 캐리어 기판,
16, 17: 접착부재, 18: 제2 캐리어 기판, 20: 상측 밀봉 부재,
30, 30a: 매립 재배선 패턴층, 32: 제1 절연층, 34: 재배선 패턴, 36: 제2 절연층,
40, 40a: 하측 반도체 칩들, 42: 하측 반도체 칩 패드, 44: 절연층,
46: 본드 패드, 48: 연결 부재, 50, 50a: 도전성 포스트,
60: 하측 밀봉 부재, 70: 외측 재배선 패턴층, 72: 제3 절연층,
74: 외측 재배선 패턴, 76: 제4 절연층, 78: 외측 본드 패드, 80: 외측 연결 부재,
Claims (12)
- 재배선 패턴이 상하측에 각각 구비된 제1절연층 및 제2절연층에 의하여 덮여 있는 매립 재배선 패턴층;
상기 매립 재배선 패턴층의 상측에 위치하고, 상측 반도체 칩 패드를 구비하고, 상기 재배선 패턴의 상부 일부가 상기 제1절연층으로부터 노출되어 상기 상측 반도체 칩 패드에 솔더볼에 의하여 전기적으로 연결되어 있는 상측 반도체 칩;
상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재;
상기 매립 재배선 패턴층의 하측에 위치하고, 하측 반도체 칩 패드를 구비하고, 상기 재배선 패턴의 하부 일부가 상기 제2절연층으로부터 노출되어 상기 하측 반도체 칩 패드에 솔더볼에 의하여 전기적으로 연결되어 있는 하측 반도체 칩;
상기 하측 반도체 칩을 사이에 두고 상기 매립 재배선 패턴층에 전기적으로 연결되며, 상기 매립 재배선 패턴층으로부터의 높이가 상기 하측 반도체 칩보다 높은 도전성 포스트;
상기 하측 반도체 칩이 노출되지 않도록 밀봉함과 동시에 상기 도전성 포스트를 밀봉하는 하측 밀봉 부재; 및
상기 하측 밀봉 부재의 하측에 위치하고, 상기 도전성 포스트와 외측 연결 부재를 전기적으로 연결하는 외측 재배선 패턴층을 포함하는 반도체 패키지. - 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 상측 밀봉 부재 및 상기 하측 밀봉 부재는 서로 연결되어 상기 매립 재배선 패턴층을 노출하지 않도록 밀봉하는 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서,
상기 하측 밀봉 부재는 상기 매립 재배선 패턴층의 일부를 관통하여 상기 상측 밀봉 부재와 연결된 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서, 상기 상측 반도체 칩과 상기 하측 반도체 칩은 상기 매립 재배선 패턴층을 통하여 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서, 상기 하측 반도체 칩은 복수의 하측 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 8 항에 있어서,
상기 도전성 포스트는 복수 개가 배치되고, 상기 복수 개의 도전성 포스트들의 일부는 상기 복수의 하측 반도체 칩들 사이에 위치하는 것을 특징으로 하는 반도체 패키지. - 제 1 항에 있어서, 상기 상측 반도체 칩은 복수의 상측 반도체 칩들을 포함하는 것을 특징으로 하는 반도체 패키지.
- 제 1 항에 있어서, 상기 상측 반도체 칩과 상기 하측 반도체 칩은 동일한 크기를 가지는 것을 특징으로 하는 반도체 패키지.
- 제1 캐리어 기판 상에 상측 반도체 칩을 부착하는 단계;
상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재를 형성하는 단계;
상기 상측 밀봉 부재 상에 제2 캐리어 기판을 부착하는 단계;
상기 제1 캐리어 기판을 제거하여 상기 상측 반도체 칩을 노출하는 단계;
상기 노출된 상측 반도체 칩 및 상기 상측 밀봉 부재 상에 매립 재배선 패턴층을 형성하는 단계;
상기 매립 재배선 패턴층과 전기적으로 연결되는 도전성 포스트를 형성하는 단계;
상기 매립 재배선 패턴층의 하측에 상기 상측 반도체 칩과 반대 위치로 하측 반도체 칩을 부착하는 단계;
상기 하측 반도체 칩 및 상기 도전성 포스트를 밀봉하는 하측 밀봉 부재를 형성하는 단계;
상기 하측 밀봉 부재를 평탄화하여 상기 도전성 포스트를 노출하는 단계;
상기 하측 밀봉 부재 상에 상기 도전성 포스트와 전기적으로 연결된 외측 재배선 패턴층을 형성하는 단계; 및
상기 외측 재배선 패턴층에 전기적으로 연결되도록 외측 연결 부재를 부착하는 단계;
를 포함하는 반도체 패키지의 제조 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110145518A KR101332916B1 (ko) | 2011-12-29 | 2011-12-29 | 반도체 패키지 및 그 제조 방법 |
TW101151239A TWI531044B (zh) | 2011-12-29 | 2012-12-28 | 半導體封裝及其製造方法 |
PCT/KR2012/011767 WO2013100709A1 (ko) | 2011-12-29 | 2012-12-28 | 반도체 패키지 및 그 제조 방법 |
CN201280064618.3A CN104025288A (zh) | 2011-12-29 | 2012-12-28 | 半导体封装及其制造方法 |
US14/369,781 US9564411B2 (en) | 2011-12-29 | 2012-12-28 | Semiconductor package and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110145518A KR101332916B1 (ko) | 2011-12-29 | 2011-12-29 | 반도체 패키지 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130077031A KR20130077031A (ko) | 2013-07-09 |
KR101332916B1 true KR101332916B1 (ko) | 2013-11-26 |
Family
ID=48698041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110145518A KR101332916B1 (ko) | 2011-12-29 | 2011-12-29 | 반도체 패키지 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9564411B2 (ko) |
KR (1) | KR101332916B1 (ko) |
CN (1) | CN104025288A (ko) |
TW (1) | TWI531044B (ko) |
WO (1) | WO2013100709A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297553B2 (en) | 2016-01-22 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
KR20200099293A (ko) * | 2019-02-14 | 2020-08-24 | 삼성전기주식회사 | 반도체 패키지 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
US9214435B2 (en) * | 2012-05-21 | 2015-12-15 | Globalfoundries Inc. | Via structure for three-dimensional circuit integration |
US9184128B2 (en) | 2013-12-13 | 2015-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC package and methods of forming the same |
KR101601388B1 (ko) * | 2014-01-13 | 2016-03-08 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
KR101538573B1 (ko) * | 2014-02-05 | 2015-07-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
US9768037B2 (en) * | 2014-05-16 | 2017-09-19 | Infineon Technologies Ag | Electronic device package including metal blocks |
CN104282657A (zh) * | 2014-10-28 | 2015-01-14 | 华进半导体封装先导技术研发中心有限公司 | 超薄多层封装体及其制作方法 |
KR20160088233A (ko) * | 2014-12-19 | 2016-07-25 | 인텔 아이피 코포레이션 | 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지 |
CN104409424B (zh) * | 2014-12-24 | 2017-05-24 | 华进半导体封装先导技术研发中心有限公司 | 一种基于玻璃转接板的叠层封装体及其制备方法 |
US20160211221A1 (en) * | 2015-01-16 | 2016-07-21 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
KR101684787B1 (ko) * | 2015-02-13 | 2016-12-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 디바이스 및 그 형성 방법 |
JP6637769B2 (ja) * | 2015-03-05 | 2020-01-29 | エイブリック株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US9666502B2 (en) | 2015-04-17 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Discrete polymer in fan-out packages |
TWI556387B (zh) * | 2015-04-27 | 2016-11-01 | 南茂科技股份有限公司 | 多晶片封裝結構、晶圓級晶片封裝結構及其製程 |
US10043769B2 (en) | 2015-06-03 | 2018-08-07 | Micron Technology, Inc. | Semiconductor devices including dummy chips |
US20170084594A1 (en) * | 2015-09-20 | 2017-03-23 | Qualcomm Incorporated | Embedding die technology |
KR20170085833A (ko) * | 2016-01-15 | 2017-07-25 | 삼성전기주식회사 | 전자 부품 패키지 및 그 제조방법 |
US9947611B2 (en) * | 2016-01-29 | 2018-04-17 | Palo Alto Research Center Incorporated | Through hole arrays for flexible layer interconnects |
US9847320B2 (en) * | 2016-03-09 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of fabricating the same |
WO2017164810A1 (en) * | 2016-03-21 | 2017-09-28 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
US9653391B1 (en) * | 2016-06-30 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging structure and manufacturing method thereof |
KR102566145B1 (ko) * | 2016-10-18 | 2023-08-16 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
TWI643305B (zh) | 2017-01-16 | 2018-12-01 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
CN106876364A (zh) * | 2017-03-15 | 2017-06-20 | 三星半导体(中国)研究开发有限公司 | 半导体封装件及其制造方法 |
KR101872644B1 (ko) * | 2017-06-05 | 2018-06-28 | 삼성전기주식회사 | 팬-아웃 반도체 장치 |
US11482491B2 (en) * | 2017-11-08 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with porous conductive structure and manufacturing method thereof |
KR101982057B1 (ko) * | 2017-11-30 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102395199B1 (ko) | 2018-02-22 | 2022-05-06 | 삼성전자주식회사 | 반도체 패키지 |
CN109345963B (zh) * | 2018-10-12 | 2020-12-18 | 芯光科技新加坡有限公司 | 一种显示装置及其封装方法 |
US11587905B2 (en) * | 2019-10-09 | 2023-02-21 | Industrial Technology Research Institute | Multi-chip package and manufacturing method thereof |
US11183474B2 (en) * | 2019-11-04 | 2021-11-23 | Advanced Semiconductor Engineering, Inc. | Electronic device package and method for manufacturing the same |
US20210313274A1 (en) * | 2020-04-03 | 2021-10-07 | Nepes Co., Ltd. | Semiconductor package and manufacturing method thereof |
CN112928077A (zh) * | 2021-01-20 | 2021-06-08 | 上海先方半导体有限公司 | 一种多芯片异质集成封装单元及其制造方法、堆叠结构 |
US11217551B1 (en) * | 2021-03-23 | 2022-01-04 | Chung W. Ho | Chip package structure and manufacturing method thereof |
KR102628100B1 (ko) * | 2021-12-28 | 2024-01-23 | (주)심텍 | 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
KR20080079074A (ko) * | 2007-02-26 | 2008-08-29 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
KR20110108136A (ko) * | 2010-03-26 | 2011-10-05 | 삼성전자주식회사 | 반도체 하우징 패키지, 상기 반도체 하우징 패키지를 포함하는 반도체 패키지 구조물 및 상기 반도체 패키지 구조물을 포함하는 프로세서 베이스드 시스템 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100426492C (zh) | 2000-08-16 | 2008-10-15 | 英特尔公司 | 微电子封装件及其制造方法 |
JP4649792B2 (ja) | 2001-07-19 | 2011-03-16 | 日本電気株式会社 | 半導体装置 |
DE10339762B4 (de) * | 2003-08-27 | 2007-08-02 | Infineon Technologies Ag | Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben |
JP4541753B2 (ja) * | 2004-05-10 | 2010-09-08 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
JP2007194436A (ja) * | 2006-01-19 | 2007-08-02 | Elpida Memory Inc | 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法 |
US8829663B2 (en) * | 2007-07-02 | 2014-09-09 | Infineon Technologies Ag | Stackable semiconductor package with encapsulant and electrically conductive feed-through |
US7858440B2 (en) | 2007-09-21 | 2010-12-28 | Infineon Technologies Ag | Stacked semiconductor chips |
KR20090036948A (ko) | 2007-10-10 | 2009-04-15 | 주식회사 하이닉스반도체 | Bga 패키지 및 그의 제조 방법 |
US20090140408A1 (en) | 2007-11-30 | 2009-06-04 | Taewoo Lee | Integrated circuit package-on-package system with stacking via interconnect |
US7767496B2 (en) | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
US20090170241A1 (en) * | 2007-12-26 | 2009-07-02 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier |
US8084854B2 (en) * | 2007-12-28 | 2011-12-27 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
KR100900240B1 (ko) | 2008-01-25 | 2009-06-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
KR101501739B1 (ko) * | 2008-03-21 | 2015-03-11 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
US7858441B2 (en) * | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
KR101099578B1 (ko) | 2009-11-03 | 2011-12-28 | 앰코 테크놀로지 코리아 주식회사 | 재배선 및 tsv를 이용한 적층 칩 패키지 |
US8008121B2 (en) * | 2009-11-04 | 2011-08-30 | Stats Chippac, Ltd. | Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate |
US8619431B2 (en) * | 2010-12-22 | 2013-12-31 | ADL Engineering Inc. | Three-dimensional system-in-package package-on-package structure |
US8575493B1 (en) * | 2011-02-24 | 2013-11-05 | Maxim Integrated Products, Inc. | Integrated circuit device having extended under ball metallization |
US8466544B2 (en) * | 2011-02-25 | 2013-06-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP |
US8389333B2 (en) * | 2011-05-26 | 2013-03-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die |
US9385009B2 (en) * | 2011-09-23 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP |
US9123763B2 (en) * | 2011-10-12 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material |
-
2011
- 2011-12-29 KR KR1020110145518A patent/KR101332916B1/ko active IP Right Grant
-
2012
- 2012-12-28 WO PCT/KR2012/011767 patent/WO2013100709A1/ko active Application Filing
- 2012-12-28 TW TW101151239A patent/TWI531044B/zh active
- 2012-12-28 US US14/369,781 patent/US9564411B2/en active Active
- 2012-12-28 CN CN201280064618.3A patent/CN104025288A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257310A (ja) * | 2000-03-09 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法およびその試験方法 |
KR20080079074A (ko) * | 2007-02-26 | 2008-08-29 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
KR20110108136A (ko) * | 2010-03-26 | 2011-10-05 | 삼성전자주식회사 | 반도체 하우징 패키지, 상기 반도체 하우징 패키지를 포함하는 반도체 패키지 구조물 및 상기 반도체 패키지 구조물을 포함하는 프로세서 베이스드 시스템 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297553B2 (en) | 2016-01-22 | 2019-05-21 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10325856B2 (en) | 2016-01-22 | 2019-06-18 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10636743B2 (en) | 2016-01-22 | 2020-04-28 | Samsung Electronics Co., Ltd. | Electronic component package and manufacturing method of the same |
KR20200099293A (ko) * | 2019-02-14 | 2020-08-24 | 삼성전기주식회사 | 반도체 패키지 |
KR102609137B1 (ko) * | 2019-02-14 | 2023-12-05 | 삼성전기주식회사 | 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
WO2013100709A1 (ko) | 2013-07-04 |
US9564411B2 (en) | 2017-02-07 |
CN104025288A (zh) | 2014-09-03 |
TW201336040A (zh) | 2013-09-01 |
US20140353823A1 (en) | 2014-12-04 |
KR20130077031A (ko) | 2013-07-09 |
TWI531044B (zh) | 2016-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101332916B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101346420B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20210020535A1 (en) | Wafer-level stack chip package and method of manufacturing the same | |
KR101362714B1 (ko) | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 | |
KR101362715B1 (ko) | 반도체 패키지, 그 제조 방법 및 패키지 온 패키지 | |
KR101394203B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
KR101469799B1 (ko) | 반도체 패키지의 제조 방법 | |
CN105374693A (zh) | 半导体封装件及其形成方法 | |
KR101368793B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN103119711A (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
TW201624641A (zh) | 半導體封裝體 | |
US11694996B2 (en) | Semiconductor package including a pad contacting a via | |
KR101494414B1 (ko) | 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법 | |
KR101323925B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101494417B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101685068B1 (ko) | 시스템 인 패키지 및 이의 제조방법 | |
KR20150078161A (ko) | 반도체 패키지 및 그 제조방법 | |
KR101099583B1 (ko) | 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법 | |
KR101607989B1 (ko) | 패키지 온 패키지 및 이의 제조 방법 | |
KR101346485B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101333893B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI588940B (zh) | 封裝疊層及其製造方法 | |
CN115377047A (zh) | 电子封装件及其制法 | |
CN111276457A (zh) | 双晶片存储器封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 6 |