CN105938802B - 树脂密封型半导体装置及其制造方法 - Google Patents

树脂密封型半导体装置及其制造方法 Download PDF

Info

Publication number
CN105938802B
CN105938802B CN201610121655.3A CN201610121655A CN105938802B CN 105938802 B CN105938802 B CN 105938802B CN 201610121655 A CN201610121655 A CN 201610121655A CN 105938802 B CN105938802 B CN 105938802B
Authority
CN
China
Prior art keywords
resin
semiconductor element
sealed
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610121655.3A
Other languages
English (en)
Other versions
CN105938802A (zh
Inventor
木村纪幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN105938802A publication Critical patent/CN105938802A/zh
Application granted granted Critical
Publication of CN105938802B publication Critical patent/CN105938802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

树脂密封型半导体装置的结构及其制造方法，树脂密封型半导体装置由第一树脂密封体(25)和第二树脂密封体(26)构成，第一树脂密封体(25)包括第一半导体元件(2)、外部端子(5)、内部布线(4)以及覆盖这些部件的第一树脂(6)，至少外部端子(5)的背面、半导体元件(2)的背面和内部布线(4)的正面从第一树脂(6)露出，第二树脂密封体(26)包括：在正面形成有电极焊盘的第二半导体元件(7)；覆盖该第二半导体元件(7)的第二树脂(8)；以及与电极焊盘连接且从第二树脂露出的金属体，使第一树脂密封体(25)与第二树脂密封体(26)重叠，从而将内部布线与金属体电连接。

Description

树脂密封型半导体装置及其制造方法
技术领域
本发明涉及多芯片型的树脂密封型半导体装置的结构及其制造方法。
背景技术
伴随着电子设备的小型轻量化和高功能化的需求，要求高密度地安装在电子设备上搭载的半导体部件，近些年来，要求更为小型且薄型、能够实现高集成化的半导体装置。
以这种趋势作为背景，关于半导体装置，对应于欧翼型、无引线、BGA、晶圆级封装等各种应用而提出了多种方式的半导体装置。进而，在谋求商品的低价格化的现今的环境之中，关于这些半导体装置，除了要求小型、高集成化的功能之外，还要求能够更为廉价地提供。例如，为了获得更高集成化的功能，如图7的(1)所示，以往的半导体装置具有被称作BGA(BALL GRID ARRAY：球栅阵列)的结构，其包括：半导体元件1；在设置于基板10的压料垫23上搭载半导体元件1的粘接剂；连接设置于基板10上的多个布线20的金属线9；以及密封半导体元件1、粘接剂、金属线9和多个布线20的密封树脂11，在基板10的另一个面上，焊接球22作为外部端子而形成于外部连接部21上。
基板10使用以BT树脂(双马来酰亚胺树脂)为代表的耐热基板，在一个面上形成有搭载半导体元件1的压料垫23和多个布线20，在另一个面上形成有外部连接部21，并且构成为各个面通过设置于基板10的覆盖有导电层的通孔24而连接。在外部连接部21上，呈格子状或锯齿状地排列搭载有电连接或物理连接半导体密封体与安装基板的焊接球22(例如，参照专利文献1)。
专利文献1：日本特开平7-193162号公报
然而，这种现有的BGA类型的树脂密封型半导体装置不同于使用金属的引线框的半导体封装，使用的是应用了耐热树脂的基材的双面基板或多层布线基板，因而基板制造工序会变得复杂。例如，在制作基板时，需要制作用于形成搭载半导体元件的搭载面侧的布线、和另一侧的外部连接端子的电路形成用的掩模。此外，在基板制造时，需要进行抗蚀剂涂覆、曝光/显影、抗蚀剂构图、用于导通布线和外部连接端子间的贯通孔形成和镀覆层形成、抗蚀剂剥离处理、基板的贴合。因此，每块基板的单价高于金属引线框，使得总体的封装成本变高。
另外，如图7的(2)、图7的(3)所示，在一个半导体装置内进行搭载多个半导体元件和电子部件的多芯片安装或模块安装时，所采用的方式是在基板上相邻搭载多个半导体元件，或者重叠搭载半导体元件，因此随着所搭载的半导体元件或电子部件的数量增加，半导体装置的尺寸会变大，从而难以使得使用半导体装置的电子设备更小、更薄、集成程度更高。
发明内容
本发明就是用于解决以上课题而完成的，其课题在于提供一种相比现有的多芯片型的半导体装置，即使在所搭载的半导体元件或电子部件的数量增加的情况下，也更为廉价且能够进一步减小半导体装置的尺寸的半导体装置。
为了解决上述课题，采用了以下的手段。
首先，提供一种由第一树脂密封体和第二树脂密封体构成的树脂密封型半导体装置，其特征在于，所述第一树脂密封体包括：第一半导体元件；外部端子，其被设置为与所述第一半导体元件的周围隔开；内部布线，其连接所述第一半导体元件和所述外部端子的正面；以及第一树脂，其覆盖所述第一半导体元件、所述外部端子和所述内部布线，所述外部端子的背面、所述第一半导体元件的背面和所述内部布线的正面从所述第一树脂露出，所述第二树脂密封体包括：第二半导体元件；覆盖所述第二半导体元件的第二树脂；以及金属体，其与所述第二半导体元件连接，并且一部分从所述第二树脂露出，所述内部布线从所述第一树脂密封体露出的面与所述金属体从所述第二树脂密封体露出的面被紧贴成型，从而将所述内部布线与所述金属体电连接。
此外，提供一种由第一树脂密封体和第二树脂密封体构成的树脂密封型半导体装置的制造方法，其特征在于，包括以下工序：在基板的一个主面上形成多个内部布线；在所述多个内部布线中的至少一个以上的内部布线的作为与所述基板相反面的正面的一部分形成外部端子；将第一半导体元件与多个内部布线电连接；利用第一树脂，对所述基板的配置有所述多个内部布线、所述外部端子和所述第一半导体元件的一个主面侧进行树脂密封；对所述第一树脂接触所述基板的面的相反面进行研磨，使所述外部端子的背面和所述第一半导体元件的与元件侧相反的面露出；使所述基板的另一个主面的外周部分以外的部分开口，使所述多个内部布线和所述第一树脂露出；利用金属体将第二半导体元件与所述多个内部布线电连接；利用第二树脂，对所述第二半导体元件、所述金属体和多个内部布线进行树脂密封，使所述第一树脂与所述第二树脂一体地紧贴成型而形成树脂密封体；以及将所述树脂密封体单片化为一个个树脂密封型半导体装置。
通过以上所述的手段，相比现有的搭载多个半导体元件的多芯片型的半导体装置，即使在所搭载的半导体元件或电子部件的数量增加的情况下，也更为廉价且能够进一步减小半导体装置的尺寸，因此有助于使得使用半导体装置的电子设备更廉价、更小、更薄、集成程度更高。
附图说明
图1是说明本发明第一实施例的树脂密封型半导体装置的结构的图，(1)是从外部端子侧透视半导体装置的图，(2)是沿着(1)的剖切线A-A的剖视图。
图2是说明本发明第二实施例的树脂密封型半导体装置的结构的剖视图。
图3的(1)和(2)是说明本发明第三实施例的树脂密封型半导体装置的结构的剖视图。
图4的(1)和(2)是说明本发明第四实施例的树脂密封型半导体装置的结构的剖视图。
图5的(1)～(5)是说明本发明第一实施例的树脂密封型半导体装置的制造方法的工序流程剖视图。
图6的(1)～(5)是接着图5说明本发明第一实施例的树脂密封型半导体装置的制造方法的工序流程剖视图。
图7是说明现有的树脂密封型半导体装置的剖视图，(1)是说明搭载单一芯片的方式的剖视图，(2)和(3)是说明搭载多芯片的方式的剖视图。
图8是说明本发明第五实施例的树脂密封型半导体装置的结构的图，(1)是从外部端子侧透视半导体装置的图，(2)是沿着(1)的剖切线A-A的剖视图。
图9是说明本发明第六实施例的树脂密封型半导体装置的结构的剖视图。
图10的(1)和(2)是说明本发明第七实施例的树脂密封型半导体装置的结构的剖视图。
图11的(1)～(5)是说明本发明第五实施例的树脂密封型半导体装置的制造方法的工序流程剖视图。
图12的(1)～(5)是接着图11说明本发明第五实施例的树脂密封型半导体装置的制造方法的工序流程剖视图。
标号说明
1：半导体元件；2：第一半导体元件；3A、3B：凸块电极；4：内部布线；5：外部端子；6：第一树脂；7：第二半导体元件；8：第二树脂；9：金属线；10：基板；11：密封树脂；12：覆盖层；20：布线；21：外部连接部；22：焊接球；23：压料垫；24：通孔；25：第一树脂密封体；26：第二树脂密封体。
具体实施方式
以下，说明本发明第一实施例的树脂密封型半导体装置。
图1是表示作为本发明第一实施例的树脂密封型半导体装置的图，图1的(1)是从外部端子的背面透视半导体装置的图，图1的(2)是沿着图1的(1)的剖切线A-A的剖视图。
如图1所示，第一实施例的树脂密封型半导体装置是具有6个外部端子5的6针型的多芯片封装。其结构如下所述。
由第一树脂密封体25和第二树脂密封体26构成，该第一树脂密封体25具有：第一半导体元件2；与形成于在第一半导体元件2上设置的多个电极焊盘(未图示)的凸块电极3A以倒装芯片方式连接的多个内部布线4；以及以与多个内部布线4的一个主面(背面)一体连结的方式形成的外部端子5，第一树脂密封体25以仅使得内部布线4的另一个主面(正面)和作为外部端子5的背面的被安装面露出的方式，利用第一树脂6进行了树脂密封，该第二树脂密封体26具有：图1的(1)中虚线所示的第二半导体元件7；以及形成于在第二半导体元件7上设置的多个电极焊盘(未图示)，与内部布线4的另一个主面(正面)以倒装芯片方式连接的作为金属体的凸块电极3B，第二树脂密封体26利用第二树脂8对第二半导体元件7和凸块电极3B进行了树脂密封，该树脂密封型半导体装置具有如下结构，作为金属体的凸块电极3B从第二树脂密封体26露出的面与内部布线4从第一树脂密封体25露出的面一体地紧贴成型。
第一树脂密封体25构成为，利用第一树脂6将设置有凸块电极3A的第一半导体元件2、与第一半导体元件2的周围隔开配置的外部端子5、以及与凸块电极3A和外部端子5连接的内部布线4密封起来。而且，第一半导体元件2和外部端子的背面从第一树脂6露出，通过第一半导体元件2的背面、外部端子5的背面和第一树脂6的正面形成一个平面，而成为半导体装置的第一面。
此外，第二树脂密封体26构成为，设置有凸块电极3B的第二半导体元件7被第二树脂8覆盖，凸块电极3B的正面从第二树脂8露出。而且，从第一树脂密封体25露出的内部布线4与从第二树脂密封体26露出的凸块电极3B连接而构成本发明的树脂密封型半导体装置。另外，第一树脂密封体25和第二树脂密封体26在剖视观察时呈矩形，由第一树脂密封体25和第二树脂密封体26构成的树脂密封型半导体装置也具有矩形的剖面。
如图1的(1)、图1的(2)所示，第一实施例的树脂密封型半导体装置的第一半导体元件2和第二半导体元件7分别经由凸块电极3A、3B而与内部布线4以倒装芯片方式连接，并且在半导体装置内对置地搭载。这样，通过采用对置搭载方式，从而相比现有技术而言能够使得半导体元件间的布线距离变短，能够实现布线损耗(空间、电阻等)较小的有效率的设计。
在第一实施例中，第一半导体元件2和第二半导体元件7分别由控制MOSFET的开关的控制元件和MOSFET构成。在第一半导体元件2和第二半导体元件7的电极部，分别形成有铜材料的凸块电极3A、3B，在以铜为基材的内部布线4的与凸块电极3A、3B的连接表面上，按顺序形成有镍、钯、金的层叠膜。第一树脂6和第二树脂8使用了含有用于半导体元件的密封的通常的遮光成分的热硬化型的环氧树脂。根据产品规格、方式，第一树脂6或第二树脂8使用光透过性的密封树脂。
此外，第一半导体元件2的与元件形成侧相反的面成为与作为外部端子5的背面的安装面相同的主面，并且形成为从第一树脂6在外部露出，该露出工艺可通过研磨树脂而实现。例如，在倒装芯片连接时，将第一半导体元件2的厚度设定为250μm，在元件的刚性较高的状态下进行倒装芯片连接，并能够通过此后的树脂研磨工艺，使第一半导体元件2变薄至与外部端子5成为同一平面。
特别是半导体元件的大小越大，在例如变薄至50μm时，半导体元件的刚性越降低，倒装芯片连接变得困难，会招致品质的降低或生产成品率的降低。第一实施例中的树脂密封型半导体装置即使在搭载了多个更大的半导体元件的情况下，也通过上述工艺进行倒装芯片连接，因此能够以稳定的成品率提供进一步薄型化的半导体装置。
以下，说明本发明的第二实施例的树脂密封型半导体装置。
图2是作为本发明第二实施例的树脂密封型半导体装置的剖视图。第二实施例示出与第一实施例同等的结构，但不同之处在于，使用粘接材料将第二半导体元件7面朝上地固定在第一树脂6的主面上；以及设置在第二半导体元件7上的多个电极焊盘与多个内部布线4之间是使用了本实施例中的作为金属体的金属线9的引线接合连接。第二实施例中使用的金属线9使用了铜线。此外，还可以取代第一实施例中举例示出的半导体元件的结构，而将第一半导体元件2和第二半导体元件7分别构成为MOSFET、控制MOSFET的开关的控制元件。
这里，可以分别确定第一树脂6和第二树脂8的组分。既可以是相同组分，也可以是不同组分。例如，如果第二半导体元件7是光学元件，第一半导体元件2是其控制元件，则也可以将第二树脂8设为透明树脂，将第一树脂6设为遮光性的树脂。
以下，说明本发明第三实施例的树脂密封型半导体装置。
图3是作为本发明第三实施例的树脂密封型半导体装置的剖视图。第三实施例示出与第一实施例同等的结构，其不同之处在于，构成为将第一半导体元件2和第二半导体元件7分别置换为多个半导体元件。
如图3的(1)所示，构成为多个第一半导体元件2和多个第二半导体元件7均与多个内部布线4通过倒装芯片方式连接。此外，如图3的(2)所示，也可以构成为多个第一半导体元件2与多个内部布线4通过倒装芯片方式连接，另一方面，构成为多个第二半导体元件7与多个内部布线4进行引线接合连接。作为多个第一半导体元件2、多个第二半导体元件7与多个内部布线4的连接方式，根据作为对象的产品的目的，可采用引线接合连接或倒装芯片连接的任意组合。
如上所述，第三实施例的树脂密封型半导体装置针对通过多个半导体元件或多个部件而实现的高水准化的产品规格或应用，也能够在不增大半导体装置的大小的情况下，提供最大限度地灵活应用有限空间的安装选项，能够有助于要求更小、更薄、集成程度更高的电子设备的开发。
以下，说明本发明第四实施例的树脂密封型半导体装置。
图4是作为本发明第四实施例的树脂密封型半导体装置的剖视图。第四实施例示出与第一实施例同等的结构。其中，第一半导体元件2的与元件形成侧相反的面并不存在于与作为外部端子5的背面的安装面相同的主面上，而是形成为不从第一树脂6在外部露出。图4的(1)中，第一半导体元件2以倒装芯片方式连接，其元件形成面被设置为与第二半导体元件7对置。此外，图4的(2)中，第一半导体元件2以引线接合方式连接，其元件形成面被设置在与第二半导体元件7的元件形成面相同的方向上。基于产品规格而无法使第一半导体元件2在外部露出的情况下，使用图4的(1)、图4的(2)所示的将第一半导体元件2嵌入在第一树脂6中的结构是有效的。
接着，使用按照每个工序而示出的剖视图说明作为本发明第一实施例的树脂密封型半导体装置的制造方法。
如图5的(1)所示，首先准备基板10。基板10是长度250mm、宽度80mm、厚度250μm的铁系的钢板。此外也可以使用以铜为基础的合金材料或以镍为基础的合金材料。进而，还可以是作为绝缘体的陶瓷或纤维强化塑料(FRP)板或聚酰亚胺等有机材料的板。如图5的(2)所示，在基板10的一个主面上，通过电解电镀或印刷法对铜的内部布线4形成厚度15μm的布线图案。此后，如图5的(3)所示，在准备形成外部端子5的内部布线4的作为与基板10的相反面的正面的一部分，通过电解电镀而形成厚度80μm的外部端子5的图案。外部端子的材质包括焊锡、金、银、铜、铝、钯或镍的单层材料或者层叠这些金属的多层金属材料。
接着，如图5的(4)所示，将被背面研磨至250μm的厚度的第一半导体元件2通过凸块电极3A而以倒装芯片方式连接于内部布线4的一部分正面。
接着，如图5的(5)所示，利用第一树脂6对内部布线4、外部端子5以及第一半导体元件2进行树脂密封，通过传递模塑对基板10的一个主面侧进行树脂密封，形成树脂厚度200μm左右的树脂密封体。第一树脂6使用用于半导体元件的密封的、含有通常的遮光成分的热硬化型的环氧树脂。
接着，如图6的(1)所示，对第一树脂6的一个主面的整体进行研磨，使外部端子5的安装面和第一半导体元件2的与元件侧相反的面露出。接着，如图6的(2)所示，通过蚀刻使基板10的另一个主面的外周部分以外的部分开口，以使内部布线4和第一树脂6露出。接着，如图6的(3)所示，通过设置于第二半导体元件7的凸块电极3B，将第二半导体装置7与内部布线4以倒装芯片方式连接。
接着，如图6的(4)所示，利用第二树脂8，通过传递模塑法对第二半导体元件7和内部布线4进行树脂密封，第一树脂6和第二树脂8以一体紧贴成型的方式形成树脂密封体。关于第二树脂8，也与第一树脂6相同地使用含有通常的遮光成分的热硬化型的环氧树脂。此外，在利用第二树脂8进行一体成型之前，如果通过等离子体处理等预先清洗了通过蚀刻而开口的内部布线4和第一树脂6的正面，则界面的树脂紧贴性会提高，能够获得可靠性较高的树脂密封体。第二树脂8的形成时也可以使用灌封法或加压法来取代传递模塑法。
最后，如图6的(5)所示，通过刀片切割而使树脂密封体单片化，制成一个个树脂密封型半导体装置。也可以使用断裂法或激光切割法来取代刀片切割。
接着，以下说明本发明第五实施例的树脂密封型半导体装置。
图8是表示作为本发明第五实施例的树脂密封型半导体装置的图，图8的(1)是从外部端子的背面透视半导体装置的图，图8的(2)是沿着图8的(1)的剖切线A-A的剖视图。
如图8所示，第五实施例的树脂密封型半导体装置是具有6个外部端子5的6针型的多芯片封装。其结构由第一树脂密封体25和第二树脂密封体26构成，该第一树脂密封体25具有：第一半导体元件2；与形成于在第一半导体元件2上设置的多个电极焊盘(未图示)的凸块电极3A以倒装芯片方式连接的多个内部布线4；以及以与多个内部布线4的一个主面(背面)一体连结的方式形成的外部端子5，第一树脂密封体25以仅使内部布线4的另一个主面(正面)和作为外部端子5的背面的被安装面露出的方式，利用第一树脂6进行了树脂密封，该第二树脂密封体26具有：第二半导体元件7；以及形成于在第二半导体元件7上设置的多个电极焊盘(未图示)，与内部布线4的另一个主面(正面)以倒装芯片方式连接的作为金属体的凸块电极3B，第二树脂密封体26利用第二树脂8对第二半导体元件7和凸块电极3B进行了树脂密封，该树脂密封型半导体装置具有如下结构，作为金属体的凸块电极3B从第二树脂密封体26露出的面与内部布线4从第一树脂密封体25露出的面一体地紧贴成型。
第一树脂密封体25构成为，通过第一树脂6将设置有凸块电极3A的第一半导体元件2、设置于第一半导体元件2的与元件形成侧相反的面上的覆盖层12、与第一半导体元件2的周围隔开配置的外部端子5、以及与凸块电极3A和外部端子5连接的内部布线4密封起来。而且，在第一半导体元件2的与元件形成侧相反的面上设置的覆盖层12和外部端子的背面从第一树脂6露出，通过在第一半导体元件2的与元件形成侧相反的面上设置的覆盖层12、外部端子5的背面和第一树脂6的正面形成一个平面，从而成为半导体装置的第一面。
此外，第二树脂密封体26构成为，设置有凸块电极3B的第二半导体元件7被第二树脂8覆盖，凸块电极3B的正面从第二树脂8露出。而且，从第一树脂密封体25露出的内部布线4与从第二树脂密封体26露出的凸块电极3B连接而构成本发明的树脂密封型半导体装置。另外，第一树脂密封体25和第二树脂密封体26剖视观察时呈矩形，由第一树脂密封体25和第二树脂密封体26构成的树脂密封型半导体装置也具有矩形的剖面。
如图8的(1)、图8的(2)所示，第五实施例的树脂密封型半导体装置中，第一半导体元件2和第二半导体元件7分别经由凸块电极3A、3B而与内部布线4以倒装芯片方式连接，且在半导体装置内对置搭载。这样，通过采用对置搭载方式，相比现有技术而言使得半导体元件间的布线距离变短，能够实现布线损耗(空间、电阻等)较小的有效率的设计。此外，通过设置于第一半导体元件2的与元件形成相反的面上的覆盖层12，可保护第一半导体元件2不受外部环境影响。
在第五实施例中，第一半导体元件2和第二半导体元件7也分别由控制MOSFET的开关的控制元件、MOSFET构成。在第一半导体元件2和第二半导体元件7的电极部，分别形成有铜材料的凸块电极3A、3B，在以铜为基材的内部布线4的与凸块电极3A、3B的连接表面上，按顺序形成有镍、钯、金的层叠膜。第一树脂6和第二树脂8使用用于半导体元件的密封的、含有通常的遮光成分的热硬化型的环氧树脂。根据产品规格、方式，第一树脂6或第二树脂8使用光透过性的密封树脂。在第一半导体元件2受到外部光的感光影响的情况下，在设置于第一半导体元件2的与元件相反的面上的覆盖层12采用遮光材料，从而能够减小来自外部光的影响。
此外，在第一半导体元件2的与元件形成侧相反的面上设置的覆盖层12的正面成为与作为外部端子5的背面的安装面相同的主面，且形成为从第一树脂6在外部露出，该露出工艺可通过研磨树脂而实现。例如，在倒装芯片连接时，将第一半导体元件2的厚度设定为50μm，对于在第一半导体元件2的与元件形成侧相反的面上设置的覆盖层12，涂覆80μm的厚度的树脂，从而在元件的刚性较高的状态下进行倒装芯片连接，并通过此后的树脂研磨工艺，对在第一半导体元件2的与元件形成侧相反的面上设置的树脂的覆盖层12进行研磨，直至成为与外部端子5相同的平面为止，从而能够使覆盖层12变薄。
特别在树脂研磨工艺中，难以研磨外部端子5(例如铜)、第一半导体元件2(例如硅)和第一树脂6(环氧树脂)这三种的不同种类的材料，还存在导致品质降低或生产成品率的降低的可能性。因此，第五实施例中的树脂密封型半导体装置在第一半导体元件2的与元件形成侧相反的面上设置树脂的覆盖层12，从而在研磨工艺中，仅研磨外部端子5(例如铜)与第一树脂6(例如环氧树脂)和覆盖层12(例如环氧树脂)这两种材料(例如铜和环氧树脂)。在搭载了多个更大的半导体元件的情况下，能够简单地进行上述研磨工艺，因此能够通过稳定的成品率提供集成程度更高且变得更薄的多芯片半导体装置。特别地，作为第一半导体元件2的母材的硅属于难切削材料，因此通过设置覆盖层12以提高切削性在提升品质或提高生产成品率方面具有效果。
以下，说明本发明第六实施例的树脂密封型半导体装置。
图9是作为本发明第六实施例的树脂密封型半导体装置的剖视图。第六实施例示出与第五实施例同等的结构，但不同之处在于，使用粘接材料将第二半导体元件7面朝上地固定在第一树脂6的主面上；以及设置在第二半导体元件7上的多个电极焊盘与多个内部布线4之间是使用了本实施例中的作为金属体的金属线9的引线接合连接。第六实施例中使用的金属线9使用铜线。此外，还可以取代第五实施例中举例示出的半导体元件的结构，而将第一半导体元件2和第二半导体元件7分别构成为MOSFET、控制MOSFET的开关的控制元件。
这里，可以分别确定第一树脂6和第二树脂8的组分。既可以是相同的组分，也可以是不同的组分。例如，如果第二半导体元件7是光学元件，而第一半导体元件2是其控制元件，则也可以将第二树脂8设为透明树脂，将第一树脂6设为遮光性的树脂。
以下，说明本发明第七实施例的树脂密封型半导体装置。
图10是作为本发明第七实施例的树脂密封型半导体装置的剖视图。第七实施例示出与第五实施例同等的结构，而其与第五实施例的不同之处在于，构成为将第一半导体元件2和第二半导体元件7分别置换为多个半导体元件。
如图10的(1)所示，构成为多个第一半导体元件2和多个第二半导体装置7均与多个内部布线4通过倒装芯片方式连接。此外，如图10的(2)所示，也可以构成为多个第一半导体元件2和多个内部布线4通过倒装芯片方式连接，另一方面，构成为多个第二半导体装置7和多个内部布线4进行引线接合连接。作为多个第一半导体元件2、多个第二半导体装置7与多个内部布线4的连接方式，根据作为对象的产品的目的，可采用引线接合连接或倒装芯片连接的任意组合。
如上所述，第七实施例的树脂密封型半导体装置针对通过多个半导体元件或多个部件而实现的高水准化的产品规格或应用，也能够在不增大半导体装置的大小的情况下，提供最大限度地灵活应用有限空间的安装选项，能够有助于要求更小、更薄、更高集成度且更高品质的电子设备的开发。
接着，使用按照每个工序而示出的剖视图说明作为本发明第五实施例的树脂密封型半导体装置的制造方法。
如图11的(1)所示，首先准备基板10。基板10为长度250mm、宽度80mm、厚度250μm的铁系的钢板。此外，还可以使用以铜为基础的合金材料或以镍为基础的合金材料。进而，还可以是作为绝缘体的陶瓷或纤维强化塑料(FRP)板或聚酰亚胺等有机材料的板。如图11的(2)所示，在基板10的一个主面上，利用电解电镀或印刷法对铜的内部布线4形成厚度15μm的布线图案。此后，如图11的(3)所示，在准备形成外部端子5的内部布线4的作为与基板10相反的面的正面的一部分，通过电解电镀而形成厚度80μm的外部端子5的图案。外部端子的材质包括焊锡、金、银、铜、铝、钯或镍的单层材料或层叠这些金属的多层金属材料。
接着，如图11的(4)所示，将通过切割而使晶片单片化的第一半导体元件2经由凸块电极3A而以倒装芯片方式与内部布线4的一部分的正面连接，所述晶片在被背面研磨至50μm的厚度后，在背面研磨面上涂覆了厚度80μm的树脂的覆盖层12。接着，如图11的(5)所示，利用第一树脂6对内部布线4、外部端子5以及第一半导体元件2进行树脂密封，利用传递模塑对基板10的一个主面侧进行树脂密封，形成树脂厚度200μm左右的树脂密封体。第一树脂6使用用于半导体元件的密封的含有通常的遮光成分的热硬化型的环氧树脂。
接着，如图12的(1)所示，对第一树脂6的一个主面的整体进行研磨，使外部端子5的安装面和第一半导体元件2的与元件形成侧相反的面的覆盖层12露出。接着，如图12的(2)所示，通过蚀刻使基板10的另一个主面的外周部分以外开口，并使内部布线4和第一树脂6露出。接着，如图12的(3)所示，通过设置在第二半导体元件7上的凸块电极3B，将第二半导体装置7与内部布线4以倒装芯片方式连接。
接着，如图12的(4)所示，利用第二树脂8，通过传递模塑法对第二半导体元件7和内部布线4进行树脂密封，第一树脂6与第二树脂8以一体紧贴成型的方式形成树脂密封体。针对第二树脂8，也与第一树脂6同样地使用含有通常的遮光成分的热硬化型的环氧树脂。此外，在利用第二树脂8进行一体成型之前，如果通过等离子体处理等预先清洗通过蚀刻而开口的内部布线4和第一树脂6的正面，则界面的树脂紧贴性会提高，能够得到可靠性较高的树脂密封体。在第二树脂8的形成时可使用灌封法或加压法来取代传递模塑法。
最后，如图12的(5)所示，通过刀片切割而使树脂密封体单片化，制成一个个树脂密封型半导体装置。也可以使用断裂法或激光切割法来取代刀片切割。

Claims (20)

1.一种树脂密封型半导体装置，其由第一树脂密封体和第二树脂密封体构成，所述树脂密封型半导体装置的特征在于，
所述第一树脂密封体包括：
第一半导体元件；
外部端子，其被设置为与所述第一半导体元件的周围隔开；
内部布线，其连接所述第一半导体元件和所述外部端子的正面；以及
第一树脂，其覆盖所述第一半导体元件、所述外部端子和所述内部布线，
所述外部端子的背面、所述第一半导体元件的背面和所述内部布线的正面从所述第一树脂露出，
所述第二树脂密封体包括：
第二半导体元件；
覆盖所述第二半导体元件的第二树脂；以及
金属体，其与所述第二半导体元件连接，并且一部分从所述第二树脂露出，
所述内部布线从所述第一树脂密封体露出的面与所述金属体从所述第二树脂密封体露出的面被紧贴成型，从而将所述内部布线与所述金属体电连接。
2.一种树脂密封型半导体装置，其由第一树脂密封体和第二树脂密封体构成，所述树脂密封型半导体装置的特征在于，
所述第一树脂密封体包括：
第一半导体元件；
覆盖层，其被设置在所述第一半导体元件的背面上；
外部端子，其被设置为与所述第一半导体元件的周围隔开；
内部布线，其连接所述第一半导体元件和所述外部端子的正面；以及
第一树脂，其覆盖所述第一半导体元件、所述外部端子和所述内部布线，
所述外部端子的背面、所述覆盖层和所述内部布线的正面从所述第一树脂露出，
所述第二树脂密封体包括：
第二半导体元件；
覆盖所述第二半导体元件的第二树脂；以及
金属体，其与所述第二半导体元件连接，并且一部分从所述第二树脂露出，
所述内部布线从所述第一树脂密封体露出的面与所述金属体从所述第二树脂密封体露出的面被紧贴成型，从而将所述内部布线与所述金属体电连接。
3.根据权利要求2所述的树脂密封型半导体装置，其特征在于，
设置在所述第一半导体元件的背面上的覆盖层的材质包括由作为合金材料的焊锡、金、银、铜、铝、钯、镍和作为有机材料的环氧树脂中的任意一种构成的单层材料、或层叠其中的多种材料而成的多层材料。
4.一种树脂密封型半导体装置，其由第一树脂密封体和第二树脂密封体构成，所述树脂密封型半导体装置的特征在于，
所述第一树脂密封体包括：
第一半导体元件，其被配置为正面朝下；
内部布线，其被设置为与所述第一半导体元件的周围隔开；
金属线，其连接所述第一半导体元件和所述内部布线；
外部端子，其被设置为与所述内部布线的背面一体连结；以及
第一树脂，其覆盖所述第一半导体元件、所述金属线、所述外部端子和所述内部布线，
所述外部端子的背面和所述内部布线的正面从所述第一树脂露出，所述第一半导体元件的所述正面被所述第一树脂覆盖，
所述第二树脂密封体包括：
第二半导体元件；
覆盖所述第二半导体元件的第二树脂；以及
金属体，其与所述第二半导体元件连接，并且一部分从所述第二树脂露出，
所述内部布线从所述第一树脂密封体露出的面与所述金属体从所述第二树脂密封体露出的面被紧贴成型，从而将所述内部布线与所述金属体电连接。
5.根据权利要求1～4中的任意一项所述的树脂密封型半导体装置，其特征在于，
所述金属体是凸块电极，所述第二半导体元件通过倒装芯片方式与所述内部布线连接。
6.根据权利要求1～4中的任意一项所述的树脂密封型半导体装置，其特征在于，
所述金属体是金属线，所述第二半导体元件通过引线接合方式与所述内部布线连接。
7.根据权利要求1～4中的任意一项所述的树脂密封型半导体装置，其特征在于，
所述第一树脂和所述第二树脂是不同的组分。
8.根据权利要求1～4中的任意一项所述的树脂密封型半导体装置，其特征在于，
形成所述第一树脂密封体的所述第一半导体元件有多个。
9.根据权利要求1～4中的任意一项所述的树脂密封型半导体装置，其特征在于，
形成所述第二树脂密封体的所述第二半导体元件有多个。
10.一种树脂密封型半导体装置的制造方法，所述树脂密封型半导体装置由第一树脂密封体和第二树脂密封体构成，所述制造方法的特征在于，包括以下工序：
在基板的一个主面上形成多个内部布线；
在所述多个内部布线中的至少一个以上的内部布线的作为与所述基板相反面的正面的一部分形成外部端子；
将第一半导体元件与多个内部布线电连接；
利用第一树脂，对所述基板的配置有所述多个内部布线、所述外部端子和所述第一半导体元件的一个主面侧进行树脂密封；
对所述第一树脂接触所述基板的面的相反面进行研磨，使所述外部端子的背面和所述第一半导体元件的与元件侧相反的面露出；
使所述基板的另一个主面的外周部分以外的部分开口，使所述多个内部布线和所述第一树脂露出；
利用金属体将第二半导体元件与所述多个内部布线电连接；
利用第二树脂，对所述第二半导体元件、所述金属体和多个内部布线进行树脂密封，使所述第一树脂与所述第二树脂一体地紧贴成型而形成树脂密封体；以及
将所述树脂密封体单片化为一个个树脂密封型半导体装置。
11.一种树脂密封型半导体装置的制造方法，所述树脂密封型半导体装置由第一树脂密封体和第二树脂密封体构成，所述制造方法的特征在于，包括以下工序：
在基板的一个主面上形成多个内部布线；
在所述多个内部布线中的至少一个以上的内部布线的作为与所述基板相反面的正面的一部分形成外部端子；
将在元件侧的相反面设置有覆盖层的第一半导体元件与多个内部布线电连接；
利用第一树脂，对所述基板的配置有所述多个内部布线、所述外部端子、所述在元件侧的相反面设置有覆盖层的第一半导体元件的一个主面侧进行树脂密封；
对所述第一树脂接触所述基板的面的相反面进行研磨，使所述外部端子的背面和设置在所述第一半导体元件的与元件侧相反的面上的覆盖层露出；
使所述基板的另一个主面的外周部分以外的部分开口，使所述多个内部布线和所述第一树脂露出；
利用金属体将第二半导体元件与所述多个内部布线电连接；
利用第二树脂，对所述第二半导体元件、所述金属体和多个内部布线进行树脂密封，使所述第一树脂与所述第二树脂一体地紧贴成型而形成树脂密封体；以及
将所述树脂密封体单片化为一个个树脂密封型半导体装置。
12.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
所述基板是以铁为基础的合金材料、以铜为基础的合金材料、以镍为基础的合金材料和有机材料中的任意一种。
13.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
形成在所述基板上的所述多个内部布线或外部端子是利用电解电镀法、无电解镀法和印刷法中的任意一种方法形成的。
14.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
所述外部端子的材质包括由焊锡、金、银、铜、铝、钯和镍中的任意一种构成的单层材料、或层叠其中的多种金属而成的多层金属材料。
15.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
使所述基板的另一个主面的外周部分以外的部分开口而使所述多个内部布线和所述第一树脂露出的工序是利用湿蚀刻法或干蚀刻法进行的。
16.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
所述第一半导体元件和所述第二半导体元件经由分别设置在所述第一半导体元件和所述第二半导体元件上的凸块电极，利用倒装芯片法而与所述内部布线电连接。
17.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
所述第一半导体元件或所述第二半导体元件经由设置在对应的所述第一半导体元件或所述第二半导体元件上的电极焊盘，利用引线接合法而与所述内部布线电连接。
18.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
利用所述第一树脂和所述第二树脂进行树脂密封的工序是利用传递模塑法、灌封法或加压法来进行的。
19.根据权利要求10或11所述的树脂密封型半导体装置的制造方法，其特征在于，
将所述树脂密封体单片化的工序是切割法或断裂法。
20.根据权利要求11所述的树脂密封型半导体装置的制造方法，其特征在于，
设置在所述第一半导体元件的与元件侧相反的面上的覆盖层的材质包括由作为合金材料的焊锡、金、银、铜、铝、钯、镍和作为有机材料的环氧树脂中的任意一种构成的单层材料、或层叠其中的多种材料而成的多层材料。
CN201610121655.3A 2015-03-05 2016-03-03 树脂密封型半导体装置及其制造方法 Active CN105938802B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-043911 2015-03-05
JP2015043911 2015-03-05
JP2016007339A JP6637769B2 (ja) 2015-03-05 2016-01-18 樹脂封止型半導体装置およびその製造方法
JP2016-007339 2016-01-18

Publications (2)

Publication Number Publication Date
CN105938802A CN105938802A (zh) 2016-09-14
CN105938802B true CN105938802B (zh) 2020-09-25

Family

ID=56897767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610121655.3A Active CN105938802B (zh) 2015-03-05 2016-03-03 树脂密封型半导体装置及其制造方法

Country Status (4)

Country Link
JP (1) JP6637769B2 (zh)
KR (1) KR20160108200A (zh)
CN (1) CN105938802B (zh)
TW (1) TWI681529B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727197B2 (en) * 2017-03-21 2020-07-28 Intel IP Corporation Embedded-bridge substrate connectors and methods of assembling same
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN114144976B (zh) * 2019-07-03 2023-08-25 株式会社村田制作所 高频模块和通信装置
CN114698235A (zh) * 2020-12-31 2022-07-01 广州金升阳科技有限公司 一种双面塑封电源产品及其连接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025288A (zh) * 2011-12-29 2014-09-03 Nepes株式会社 半导体封装及其制造方法
TW201445698A (zh) * 2013-03-21 2014-12-01 Nepes Co Ltd 半導體封裝、半導體封裝單元以及半導體封裝製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632930B2 (ja) 1993-12-27 2005-03-30 株式会社ルネサステクノロジ ボールグリッドアレイ半導体装置
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025288A (zh) * 2011-12-29 2014-09-03 Nepes株式会社 半导体封装及其制造方法
TW201445698A (zh) * 2013-03-21 2014-12-01 Nepes Co Ltd 半導體封裝、半導體封裝單元以及半導體封裝製造方法

Also Published As

Publication number Publication date
KR20160108200A (ko) 2016-09-19
TWI681529B (zh) 2020-01-01
JP2016167577A (ja) 2016-09-15
TW201705426A (zh) 2017-02-01
JP6637769B2 (ja) 2020-01-29
CN105938802A (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
US6884652B2 (en) Semiconductor package free of substrate and fabrication method thereof
US7019406B2 (en) Thermally enhanced semiconductor package
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7342318B2 (en) Semiconductor package free of substrate and fabrication method thereof
CN105938802B (zh) 树脂密封型半导体装置及其制造方法
US20120273946A1 (en) Semiconductor device
US10741415B2 (en) Thermosonically bonded connection for flip chip packages
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
US9935030B2 (en) Resin-encapsulated semiconductor device
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP2018170377A (ja) 樹脂封止型半導体装置およびその製造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
US20170317031A1 (en) Fabrication Method OF A Package Substrate
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JP2003100984A (ja) 回路モジュール
JP2003100981A (ja) 回路モジュール
JP2009141139A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.