JP6637769B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6637769B2
JP6637769B2 JP2016007339A JP2016007339A JP6637769B2 JP 6637769 B2 JP6637769 B2 JP 6637769B2 JP 2016007339 A JP2016007339 A JP 2016007339A JP 2016007339 A JP2016007339 A JP 2016007339A JP 6637769 B2 JP6637769 B2 JP 6637769B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016007339A
Other languages
English (en)
Other versions
JP2016167577A (ja
Inventor
紀幸 木村
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to TW105105474A priority Critical patent/TWI681529B/zh
Priority to US15/053,267 priority patent/US9508684B2/en
Priority to KR1020160025675A priority patent/KR20160108200A/ko
Priority to CN201610121655.3A priority patent/CN105938802B/zh
Publication of JP2016167577A publication Critical patent/JP2016167577A/ja
Priority to US15/289,298 priority patent/US9728478B2/en
Priority to US15/605,027 priority patent/US9935030B2/en
Application granted granted Critical
Publication of JP6637769B2 publication Critical patent/JP6637769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、マルチチップ型の樹脂封止型半導体装置の構造、およびその製造方法に関するものである。
電子機器の小型軽量化及び高機能化のニーズにともない、電子機器に搭載する半導体部品を高密度に実装することが要求され、近年、より小型かつ薄型、高集積化できる半導体装置が求められている。
このようなトレンドを背景に、半導体装置は、ガルウイング、ノンリード、ＢＧＡ、ウエハレベルパッケージなど種々のアプリケーションに対応して様々な形態のものが提案されている。更に、商品の低価格化が求められる昨今の環境化において、これら半導体装置は、小型、高集積化の機能とあわせ、より一層、廉価で提供できるものが求められている。例えば、より高集積化した機能を得るために、従来の半導体装置は、図７（１）に示すように、半導体素子１と、基板１０に設けられたダイパッド２３上へ半導体素子１を搭載する接着剤と、基板１０上に設けられた複数の配線２０を接続する金属線９と、半導体素子１、接着剤、金属線９および複数の配線２０を封止する封止樹脂１１で構成され、もう一方の基板１０の面には外部接続部２１上に半田ボール２２が外部端子として形成され、ＢＧＡ（ＢＡＬＬ ＧＲＩＤ ＡＲＲＡＹ）と呼ばれる構造を有している。
基板１０は、ＢＴレジン（ビスマレイミド樹脂）を代表とする耐熱基板が用いられ、片面に半導体素子１を搭載するダイパッド２３と複数の配線２０が形成され、もう一方の面には、外部接続部２１が形成されており、基板１０に設けられた導電層が被覆されたスルーホール２４を介して各々の面が接続する構成になる。外部接続部２１には、半導体封止体と実装基板を電気的、物理的に接続させる半田ボール２２が格子状あるいは千鳥状に配列搭載される。（例えば、特許文献１参照)
特開平７−１９３１６２号公報
しかしながら、このような従来のＢＧＡタイプの樹脂封止型半導体装置は、金属のリードフレームを用いる半導体パッケージと異なり、耐熱樹脂の基材を用いた両面基板あるいは多層配線基板が使用されるため、基板製造工程が複雑になる。例えば、基板を作製する際には、半導体素子を搭載する搭載面側の配線と、もう一方側の外部接続端子を形成するための回路形成用のマスク作製が必要になる。加えて基板製造時にはレジストコート、露光・現像、レジストパターニング、配線および外部接続端子間を導通させるための貫通孔形成およびメッキ形成、レジスト剥離処理、基板の貼り合わせが必要になる。そのため、一枚当りの基板単価が金属リードフレームよりも高くなってしまい、トータルのパッケージングコストが高くなってしまう。
また、図７（２）、図７（３）に示すよう、一つの半導体装置内に、複数の半導体素子および電子部品を搭載するマルチチップ実装もしくはモジュール実装を行う際は、基板上に複数の半導体素子を隣り合わせに搭載したり、半導体素子を重ねて搭載したりする形態が採用されるため、搭載する半導体素子もしくは電子部品の数が増えるにつれて、半導体装置のサイズは大きくなり、電子機器をより小さく、より薄く、より高集積にすることを難しくしていた。
本発明は、以上の課題を解決するためのもので、従来のマルチチップ型の半導体装置よりも、搭載する半導体素子もしくは電子部品の数が増えても、より安価で、また、半導体装置のサイズをより小さくできる半導体装置の提供を課題とする。
上述の課題を解決するために以下の手段を用いた。
まず、第一の樹脂封止体と第二の樹脂封止体とからなる樹脂封止型半導体装置であって、
前記第一の樹脂封止体は、
第一の半導体素子と、
前記第一の半導体素子の周囲に離間して設けられた外部端子と、
前記第一の半導体素子と前記外部端子の表面とを接続するインナー配線と、
前記第一の半導体素子と前記外部端子と前記インナー配線とを覆う第一の樹脂と、
からなり、
前記外部端子の裏面と前記第一の半導体素子の裏面と前記インナー配線の表面が前記第一の樹脂から露出し、
前記第二の樹脂封止体は、
第二の半導体素子と、
前記第二の半導体素子を覆う第二の樹脂と、
前記第二の半導体素子に接続され、かつ、一部が前記第二の樹脂から露出した金属体と、
からなり、
前記第一の樹脂封止体から前記インナー配線が露出している面と前記第二の樹脂封止体から前記金属体が露出している面とが密着成型されており、前記インナー配線と前記金属体とが電気的に接続していることを特徴とする樹脂封止型半導体装置とした。
また、第一の樹脂封止体と第二の樹脂封止体とからなる樹脂封止型半導体装置の製造方法であって、
基板の一方の主面に複数のインナー配線を形成する工程と、
前記複数のインナー配線の少なくとも一つ以上のインナー配線の前記基板と反対の面となる表面の一部に外部端子を形成する工程と、
第一の半導体素子と複数のインナー配線を電気的に接続する工程と、
第一の樹脂で、前記複数のインナー配線、前記外部端子および前記第一の半導体素子が配置された前記基板の一方の主面側を樹脂封止する工程と、
前記第一の樹脂が前記基板と接する面とは反対の面を研磨して、前記外部端子の裏面および前記半導体素子の素子側と反対の面を露出させる工程と、
前記基板の他方の主面の外周部分以外を開口して、前記複数のインナー配線と前記第一の樹脂を露出させる工程と、
第二の半導体素子と、前記複数のインナー配線とを金属体により電気的に接続する工程と、
第二の樹脂で、前記第二の半導体素子、前記金属体および複数のインナー配線を、樹脂封止し、前記第一の樹脂と前記第二の樹脂を一体的に密着成型させて樹脂封止体を形成する工程と、
前記樹脂封止体を個々の樹脂封止型半導体装置へ個片化する工程と、
からなることを特徴とする樹脂封止型半導体装置の製造方法とした。
以上に記述した手段により、従来の複数の半導体素子が搭載されるマルチチップ型の半導体装置よりも、搭載する半導体素子もしくは電子部品の数が増えても、より安価で、また、半導体装置のサイズをより小さくできるので、電子機器をより安く、より小さく、より薄く、より高集積化することに貢献する。
本発明の第一実施例の樹脂封止型半導体装置の構造を説明する図であり、（１）は外部端子側から半導体装置を透視した図であり、（２）は、（１）の切断線Ａ-Ａに沿った断面図である。 本発明の第二実施例の樹脂封止型半導体装置の構造を説明する断面図である。 本発明の第三実施例の樹脂封止型半導体装置の構造を説明する断面図である。 本発明の第四実施例の樹脂封止型半導体装置の構造を説明する断面図である。 本発明の第一実施例の樹脂封止型半導体装置の製造方法を説明する工程フロー断面図である。 図５に続く、本発明の第一実施例の樹脂封止型半導体装置の製造方法を説明する工程フロー断面図である。 従来の樹脂封止型半導体装置を説明する断面図であり、（１）はシングルチップを搭載した形態を説明した断面図であり、（２）および（３）はマルチチップを搭載した形態を説明する断面図である。 本発明の第五実施例の樹脂封止型半導体装置の構造を説明する図であり、（１）は外部端子側から半導体装置を透視した図であり、（２）は、（１）の切断線Ａ-Ａに沿った断面図である。 本発明の第六実施例の樹脂封止型半導体装置の構造を説明する断面図である。 本発明の第七実施例の樹脂封止型半導体装置の構造を説明する断面図である。 本発明の第五実施例の樹脂封止型半導体装置の製造方法を説明する工程フロー断面図である。 図１１に続く、本発明の第五実施例の樹脂封止型半導体装置の製造方法を説明する工程フロー断面図である。
以下、第一実施例の樹脂封止型半導体装置を説明する。
図１は、本発明の第一実施例である樹脂封止型半導体装置を示す図で、（１）は外部端子の裏面から半導体装置を透視した図であり、図１（２）は、図１（１）の切断線Ａ-Ａに沿った断面図である。
図１に示すように、第一実施例の樹脂封止型半導体装置は、６個の外部端子５を有する６ピンタイプのマルチチップパッケージである。その構成は、次の通りである。第一の半導体素子２と、第一の半導体素子２に設けた複数の電極パッド（図示せず）に形成されたバンプ電極３Ａとがフリップチップ接続している複数のインナー配線４と、複数のインナー配線４の一方の主面（裏面）に一体的に連結するように形成した外部端子５とを有し、インナー配線４の他方の主面（表面）および外部端子５の裏面である実装される面のみを露出するように第一の樹脂６で樹脂封止された第一の樹脂封止体２５と、図１（１）においては破線で示した第二の半導体素子７と、第二の半導体素子７に設けた複数の電極パッド（図示せず）に形成され、インナー配線の他方の主面（表面）とフリップチップ接続される金属体であるバンプ電極３Ｂとを有し、第二の半導体素子７とバンプ電極３Ｂとが第二の樹脂８で樹脂封止された第二の樹脂封止体２６とからなり、第二の樹脂封止体２６から金属体であるバンプ電極３Ｂが露出している面と第一の樹脂封止体２５からインナー配線４が露出している面とが一体的に密着成型された構造を有する。
第一の樹脂封止体２５は、バンプ電極３Ａが設けられた第一の半導体素子２と、第一の半導体素子２の周囲に離間して配置された外部端子５と、バンプ電極３Ａおよび外部端子５に接続されたインナー配線４とが、第一の樹脂６によって封緘された構成である。そして、第一の半導体素子２および外部端子の裏面は第一の樹脂６から露出し、第一の面において第一の半導体素子２の裏面と外部端子５の裏面と第一の樹脂６の表面によって一つの平面が形成されている。また、第二の樹脂封止体２６は、バンプ電極３Ｂを設けた第二の半導体素子７が第二の樹脂８によって被覆され、バンプ電極３Ｂの表面が第二の樹脂８から露出する構成である。そして、第一の樹脂封止体から露出するインナー配線４と第二の樹脂封止体から露出するバンプ電極３Ｂが接続して本発明の樹脂封止型半導体装置を成している。なお、第一の樹脂封止体２５と第二の樹脂封止体２６は断面視的に矩形であって、第一の樹脂封止体２５および第二の樹脂封止体２６からなる樹脂封止型半導体装置も矩形の断面を有している。
図１（１）、図１（２）に示すように、第一実施例の樹脂封止型半導体装置は、第一の半導体素子２と第二の半導体素子７が、それぞれ、バンプ電極３Ａ、３Ｂを介して、インナー配線４とフリップチップ接続され、半導体装置内で対面に搭載される。このように、対面搭載にすることで、従来よりも半導体素子間の配線距離が短くなり、より配線ロス(スペース、電気抵抗他)の小さい、効率設計が可能になる。
第一実施例においては、第一の半導体素子２および第二の半導体素子７が、それぞれ、ＭＯＳＦＥＴのスイッチングをコントロールするコントロール素子およびＭＯＳＦＥＴから構成される。それぞれの半導体素子の電極部には、銅材のバンプ電極３Ａ、３Ｂが形成され、銅をベース材にしたインナー配線４のバンプ電極３Ａ、３Ｂとの接続表面には、ニッケル、パラジウム、金の積層膜が順に形成される。第一の樹脂６および第二の樹脂８は、半導体素子の封止に用いる一般的な遮光成分を含有した熱硬化型のエポキシ樹脂が用いられている。製品仕様、形態によっては、光透過性の封止樹脂が、第一の樹脂６または第二の樹脂８に使用される。
また、第一の半導体素子２は、素子形成側と反対の面が、外部端子５の裏面である実装面と同一の主面となっており、第一の樹脂６から外部に露出するように形成され、当該露出プロセスは、樹脂を研磨することで実現される。例えば、フリップチップ接続時は、第一の半導体素子２の厚さを２５０μｍに設定して、素子の剛性が高い状態でフリップチップ接続を行い、その後の樹脂研磨プロセスで、外部端子５と同じ厚さまで第一の半導体素子２を薄くすることができる。特に半導体素子の大きさが大きくなるほど、例えば５０μｍまで薄型化されると、半導体素子の剛性が低下し、フリップチップ接続が困難になり、品質の低下または生産歩留りの低下を招いてしまう。第一実施例における、樹脂封止型半導体装置は、より大きな半導体素子を複数個搭載した場合においても、上述したプロセスでフリップチップ接続が行われるので、より薄型化した半導体装置を安定した歩留まりで提供できる。
以下、第二実施例の樹脂封止型半導体装置を説明する。
図２は、本発明の第二実施例である樹脂封止型半導体装置の断面図である。第二実施例は、第一実施例と同等の構造を示すものであるが、第二の半導体素子７をフェースアップで第一の樹脂６の主面に接着材を用いて固定した点、および、第二の半導体素子７に設けた複数の電極パッドと、複数のインナー配線４とが、本実施例における金属体である金属線９を用いたワイヤーボンディング接続である点が異なるものである。第二実施例で用いた金属線９は、銅線を用いた。また、第一実施例で例示した半導体素子の構成に代えて、第一の半導体素子２および第二の半導体素子７を、それぞれ、ＭＯＳＦＥＴ、ＭＯＳＦＥＴのスイッチングをコントロールするコントロール素子とした構成にしてもよい。
ここで、第一の樹脂６と第二の樹脂８の組成は個々に決めることが可能である。同一組成であっても良いし、異なる組成であっても良い。例えば、第二の半導体素子７が光学素子であって、第一の半導体素子２がその制御素子であれば、第二の樹脂８を透明樹脂とし、第一の樹脂６を遮光性の樹脂とすることも可能である。
以下、第三実施例の樹脂封止型半導体装置を説明する。
図３は、本発明の第三実施例である樹脂封止型半導体装置の断面図である。第三実施例は、第一実施例と同等の構造を示すものであるが、第一の半導体素子２および第二の半導体素子７が、それぞれ、複数個の半導体素子に置き替えられた構成の点で異なるものである。
図３（１）に示すように、複数の第一の半導体素子２および複数の第二の半導体装置７と、複数のインナー配線４とが、ともに、フリップチップ接続で構成している。また、図３（２）に示すように、複数の第一の半導体素子２と複数のインナー配線４とが、フリップチップ接続で構成し、一方、複数の第二の半導体装置７と複数のインナー配線４とが、ワイヤーボンディング接続する構成にしてもよい。複数の第一の半導体素子２、複数の第二の半導体装置７と、複数のインナー配線４との接続形態は、対象となる製品の目的によって、ワイヤーボンディング接続またはフリップチップ接続の何れかの組合せが採用される。
上述のとおり、第三実施例の樹脂封止型半導体装置は、複数の半導体素子または複数の部品によって構成される高度化した製品仕様またはアプリケーションに対しても、半導体装置の大きさを大きくすることなく、限られたスペースを最大限に活用する実装オプションを提供し、より小さく、より薄く、より高集積化が望まれる電子機器の開発に貢献することができる。
以下、第四実施例の樹脂封止型半導体装置を説明する。
図４は、本発明の第四実施例である樹脂封止型半導体装置の断面図である。第四実施例は、第一実施例と同等の構造を示す。ただし、第一の半導体素子２は、素子形成側と反対の面が、外部端子５の裏面である実装面と同一の主面にはなく、第一の樹脂６から外部に露出しないように形成されている。図４（１）では第一の半導体素子２がフリップチップ接続し、その素子形成面が第二半導体素子７に対向して設けられている。また、図４（２）では第一の半導体素子２がワイヤーボンディング接続し、その素子形成面が第二半導体素子７の素子形成面と同一方向に設けられている。製品仕様上、第一の半導体素子２を外部に露出することができない場合には、図４（１）、図４（２）に示されるような、第一の半導体素子２が、第一の樹脂６に埋め込まれた構成を用いることが有効である。
次に、本発明の第一実施例である樹脂封止型半導体装置の製造方法を、工程ごとに示した断面図を用いて説明する。
図５（１）に示すとおり、まず初めに、基板１０を準備する。基板１０は、長さ２５０ｍｍ、幅８０ｍｍ、厚さ２５０μｍの鉄系の鋼板とした。他に銅をベースにした合金素材、または、ニッケルをベースにした合金素材を用いても良い。さらには、絶縁体であるセラミクスあるいは繊維強化プラスチック（ＦＲＰ）の板やポリイミドなどの有機素材の板でも良い。図５（２）に示すとおり、基板１０の一方の主面に、銅のインナー配線４を電解メッキまたは印刷法で厚さ１５μｍの配線パターンを形成する。その後、図５（３）に示すとおり、外部端子５を形成しようとするインナー配線４の基板１０と反対の面となる表面の一部に電解メッキで厚さ８０μｍの外部端子５をパターン形成する。外部端子の材質は、はんだ、金、銀、銅、アルミ、パラジウム、もしくはニッケルの単層材料もしくは、これらの金属を積層した多層金属材料からなる。
続いて、図５（４）に示すとおり、２５０μｍの厚さにバックグラインドされた第一の半導体素子２を、バンプ電極３Ａを介してインナー配線４の一部の表面にフリップチップ接続する。
次に、図５（５）に示すとおり、インナー配線４と外部端子５および第一の半導体素子２を第一の樹脂６で、基板１０の一方の主面側をトランスファーモールドで樹脂封止して、樹脂厚２００μｍ程度の樹脂封止体を形成する。第一の樹脂６は、半導体素子の封止に用いる一般的な遮光成分を含有した熱硬化型のエポキシ樹脂を用いる。
次に、図６（１）に示すとおり、第一の樹脂６の一方の主面全体を研磨して、外部端子５の実装面および第一の半導体素子２の素子側と反対の面を露出させる。次に、図６（２）に示すとおり、基板１０の他方の主面の外周部分以外をエッチングで開口させて、インナー配線４と第一の樹脂６を露出させる。次に、図６（３）に示すとおり、第二の半導体素子７に設けたバンプ電極３Ｂを介して、第二の半導体素子７とインナー配線４をフリップチップ接続する。
次に、図６（４）に示すとおり、第二の樹脂８で、第二の半導体素子７およびインナー配線４をトランスファーモールド法で樹脂封止して、第一の樹脂６と第二の樹脂８が、一体的に密着成型するようにして樹脂封止体を形成する。第二の樹脂８についても、第一の樹脂７と同じく、一般的な遮光成分を含有した熱硬化型のエポキシ樹脂を用いる。また、第二の樹脂８で一体成型を行う前に、エッチングで開口させたインナー配線４と第一の樹脂６の表面をプラズマ処理などで洗浄しておくと、界面の樹脂密着性が高まり、信頼性の高い樹脂封止体を得ることができる。第二の樹脂８の形成においてはトランスファーモールド法に代えてポッティング法やプレッシング法を用いても良い。
最後に、図６（５）に示すとおり、ブレードダイシングで樹脂封止体を個片化して、個々の樹脂封止型半導体装置が完成する。ブレードダイシングに代えてブレーキング法やレーザーカット法を用いても構わない。
続いて、以下では第五実施例の樹脂封止型半導体装置を説明する。
図８は、本発明の第五実施例である樹脂封止型半導体装置を示す図で、（１）は外部端子の裏面から半導体装置を透視した図であり、図８（２）は、図８（１）切断線Ａ-Ａに沿った断面図である。
図８に示すように、第五実施例の樹脂封止型半導体装置は、６個の外部端子５を有する６ピンタイプのマルチチップパッケージである。その構成は、第一の半導体素子２と、第一の半導体素子２に設けた複数の電極パッド（図示せず）に形成されたバンプ電極３Ａとがフリップチップ接続している複数のインナー配線４と、複数のインナー配線４の一方の主面（裏面）に一体的に連結するように形成した外部端子５とを有し、インナー配線４の他方の主面（表面）および外部端子５の裏面である実装される面のみを露出するように第一の樹脂６で樹脂封止された第一の樹脂封止体２５と、第二の半導体素子７と、第二の半導体素子７に設けた複数の電極パッド（図示せず）に形成され、インナー配線の他方の主面（表面）とフリップチップ接続される金属体であるバンプ電極３Ｂとを有し、第二の半導体素子７とバンプ電極３Ｂとが第二の樹脂８で樹脂封止された第二の樹脂封止体２６とからなり、第二の樹脂封止体２６から金属体であるバンプ電極３Ｂが露出している面と第一の樹脂封止体２５からインナー配線４が露出している面とが一体的に密着成型された構造を有する。
第一の樹脂封止体２５は、バンプ電極３Ａが設けられた第一の半導体素子２と、第一の半導体素子２の素子形成側と反対の面に設けられた被覆層１２と、第一の半導体素子２の周囲に離間して配置された外部端子５と、バンプ電極３Ａおよび外部端子５に接続されたインナー配線４とが、第一の樹脂６によって封緘された構成である。そして、第一の半導体素子２の素子形成側と反対の面に設けられた被覆層１２および外部端子の裏面は第一の樹脂６から露出し、第一の面において第一の半導体素子２の素子形成側と反対の面に設けられた被覆層１２と外部端子５の裏面と第一の樹脂６の表面によって一つの平面が形成されている。また、第二の樹脂封止体２６は、バンプ電極３Ｂを設けた第二の半導体素子７が第二の樹脂８によって被覆され、バンプ電極３Ｂの表面が第二の樹脂８から露出する構成である。そして、第一の樹脂封止体から露出するインナー配線４と第二の樹脂封止体から露出するバンプ電極３Ｂが接続して本発明の樹脂封止型半導体装置を成している。なお、第一の樹脂封止体２５と第二の樹脂封止体２６は断面視的に矩形であって、第一の樹脂封止体２５および第二の樹脂封止体２６からなる樹脂封止型半導体装置も矩形の断面を有している。
図８（１）、図８（２）に示すように、第五実施例の樹脂封止型半導体装置は、第一の半導体素子２と第二の半導体素子７が、それぞれ、バンプ電極３Ａ、３Ｂを介して、インナー配線４とフリップチップ接続され、半導体装置内で対面に搭載される。このように、対面搭載にすることで、従来よりも半導体素子間の配線距離が短くなり、より配線ロス(スペース、電気抵抗他)の小さい、効率設計が可能になる。また、半導体素子２の素子形成側と反対の面に設けられた被覆層１２によって、半導体素子２が外部環境から保護される。
第五実施例においても、第一の半導体素子２および第二の半導体素子７が、それぞれ、ＭＯＳＦＥＴのスイッチングをコントロールするコントロール素子、ＭＯＳＦＥＴから構成される。それぞれの半導体素子の電極部には、銅材のバンプ電極３Ａ、３Ｂが形成され、銅をベース材にしたインナー配線４のバンプ電極３Ａ、３Ｂとの接続表面には、ニッケル、パラジウム、金の積層膜が順に形成される。第一の樹脂６および第二の樹脂８は、半導体素子の封止に用いる一般的な遮光成分を含有した熱硬化型のエポキシ樹脂が用いられている。製品仕様、形態によっては、光透過性の封止樹脂が、第一の樹脂６または第二の樹脂８に使用される。
第一の半導体素子２が、外部光の影響をセンシティブに受けるような場合は、半導体素子２の素子と反対面に設けられた被覆層１２に遮光材を採用することによって、外部光からの影響を小さくすることができる。
また、第一の半導体素子２の素子形成側と反対の面に設けられた被覆層１２の表面が、外部端子５の裏面である実装面と同一の主面となっており、第一の樹脂６から外部に露出するように形成され、当該露出プロセスは、樹脂を研磨することで実現される。例えば、フリップチップ接続時は、第一の半導体素子２の厚さを５０μｍに設定して、第一の半導体素子２の素子形成側と反対の面に設けられた被覆層１２を８０μｍの厚さの樹脂をコーティングすることで、素子の剛性が高い状態でフリップチップ接続を行い、その後の樹脂研磨プロセスで、外部端子５と同じ厚さまで、第一の半導体素子２の素子形成側と反対の面に設けられた樹脂の被覆層１２を研磨することで、被覆層１２を薄くすることができる。特に樹脂研磨プロセスにおいて、外部端子５（例えば銅）と半導体素子２（例えばシリコン）と第一の樹脂６（エポキシ樹脂）の三種の異種材料を研磨することは困難になり、品質の低下または生産歩留りの低下を招いてしまう可能性もある。そのため、第五実施例における、樹脂封止型半導体装置は、第一の半導体素子２の素子形成側と反対の面に樹脂の被覆層１２を設けることにより、研磨プロセスにおいて、外部端子５（例えば銅）と第一の樹脂６（例えばエポキシ樹脂）と被覆層１２（例えばエポキシ樹脂）の二種の材料（例えば銅とエポキシ樹脂）の研磨になる。より大きな半導体素子を複数個搭載した場合において、上述した研磨プロセスはより簡単に行うことができるので、より高集積で、より薄型化したマルチチップ半導体装置を安定した歩留まりで提供できる。特に半導体素子２の母材であるシリコンは、難削材であるため、被覆層１２を設けて快削性を高めることは品質の向上または生産歩留まりを高めるのに効果がある。
以下、第六実施例の樹脂封止型半導体装置を説明する。
図９は、本発明の第六実施例である樹脂封止型半導体装置の断面図である。第六実施例は、第五実施例と同等の構造を示すものであるが、第二の半導体素子７をフェースアップで第一の樹脂６の主面に接着材を用いて固定した点、および、第二の半導体素子７に設けた複数の電極パッドと、複数のインナー配線４とが、本実施例における金属体である金属線９を用いたワイヤーボンディング接続である点が異なるものである。第六実施例で用いた金属線９には、銅線を用いた。また、第五実施例で例示した半導体素子の構成に代えて、第一の半導体素子２および第二の半導体素子７を、それぞれ、ＭＯＳＦＥＴ、ＭＯＳＦＥＴのスイッチングをコントロールするコントロール素子とした構成にしてもよい。
ここで、第一の樹脂６と第二の樹脂８の組成は個々に決めることが可能である。同一組成であっても良いし、異なる組成であっても良い。例えば、第二の半導体素子７が光学素子であって、第一の半導体素子２がその制御素子であれば、第二の樹脂８を透明樹脂とし、第一の樹脂６を遮光性の樹脂とすることも可能である。
以下、第七実施例の樹脂封止型半導体装置を説明する。
図１０は、本発明の第七実施例である樹脂封止型半導体装置の断面図である。第七実施例は、第五実施例と同等の構造を示すものであるが、第一の半導体素子２および第二の半導体素子７が、それぞれ、複数個の半導体素子に置き替えられた構成の点で異なるものである。
図１０（１）に示すように、複数の第一の半導体素子２および複数の第二の半導体装置７と、複数のインナー配線４とが、ともに、フリップチップ接続で構成している。また、図１０（２）に示すように、複数の第一の半導体素子２と複数のインナー配線４とが、フリップチップ接続で構成し、一方、複数の第二の半導体装置７と複数のインナー配線４とが、ワイヤーボンディング接続する構成にしてもよい。複数の第一の半導体素子２、複数の第二の半導体装置７と、複数のインナー配線４との接続形態は、対象となる製品の目的によって、ワイヤーボンディング接続またはフリップチップ接続の何れかの組合せが採用される。
上述のとおり、第七実施例の樹脂封止型半導体装置は、複数の半導体素子または複数の部品によって構成される高度化した製品仕様またはアプリケーションに対しても、半導体装置の大きさを大きくすることなく、限られたスペースを最大限に活用する実装オプションを提供し、より小さく、より薄く、より高集積化、より高品質が望まれる電子機器の開発に貢献することができる。
次に、本発明の第五実施例である樹脂封止型半導体装置の製造方法を、工程ごとに示した断面図を用いて説明する。
図１１（１）に示すとおり、まず初めに、基板１０を準備する。基板１０は、長さ２５０ｍｍ、幅８０ｍｍ、厚さ２５０μｍの鉄系の鋼板とした。他に銅をベースにした合金素材、または、ニッケルをベースにした合金素材を用いても良い。さらには、絶縁体であるセラミクスあるいは繊維強化プラスチック（ＦＲＰ）の板やポリイミドなどの有機素材の板でも良い。図１１（２）に示すとおり、基板１０の一方の主面に、銅のインナー配線４を電解メッキまたは印刷法で厚さ１５μｍの配線パターンを形成する。その後、図１１（３）に示すとおり、外部端子５を形成しようとするインナー配線４の基板１０と反対の面となる表面の一部に電解メッキで厚さ８０μｍの外部端子５をパターン形成する。外部端子の材質は、はんだ、金、銀、銅、アルミ、パラジウム、もしくはニッケルの単層材料もしくは、これらの金属を積層した多層金属材料からなる。
続いて、図１１（４）に示すとおり、５０μｍの厚さにバックグラインドした後、バックグラインド面に厚さ８０μｍの樹脂の被覆層１２をコーティングしたウエハをダイシングにより個片化した第一の半導体素子２を、バンプ電極３Ａを介してインナー配線４の一部の表面にフリップチップ接続する。次に、図１１（５）に示すとおり、インナー配線４と外部端子５および第一の半導体素子２を第一の樹脂６で、基板１０の一方の主面側をトランスファーモールドで樹脂封止して、樹脂厚２００μｍ程度の樹脂封止体を形成する。第一の樹脂６は、半導体素子の封止に用いる一般的な遮光成分を含有した熱硬化型のエポキシ樹脂を用いる。
次に、図１２（１）に示すとおり、第一の樹脂６の一方の主面全体を研磨して、外部端子５の実装面および第一の半導体素子２の素子形成側と反対の面の被覆層１２を露出させる。次に、図１２（２）に示すとおり、基板１０の他方の主面の外周部分以外をエッチングで開口させて、インナー配線４と第一の樹脂６を露出させる。次に、図１２（３）に示すとおり、第二の半導体素子７に設けたバンプ電極３Ｂを介して、第二の半導体装置７とインナー配線４をフリップチップ接続する。
次に、図１２（４）に示すとおり、第二の樹脂８で、第二の半導体素子７およびインナー配線４をトランスファーモールド法で樹脂封止して、第一の樹脂６と第二の樹脂８が、一体的に密着成型するようにして樹脂封止体を形成する。第二の樹脂８についても、第一の樹脂７と同じく、一般的な遮光成分を含有した熱硬化型のエポキシ樹脂を用いる。また、第二の樹脂８で一体成型を行う前に、エッチングで開口させたインナー配線４と第一の樹脂６の表面をプラズマ処理などで洗浄しておくと、界面の樹脂密着性が高まり、信頼性の高い樹脂封止体を得ることができる。第二の樹脂８の形成においてはトランスファーモールド法に代えてポッティング法やプレッシング法を用いても良い。
最後に、図１２（５）に示すとおり、ブレードダイシングで樹脂封止体を個片化して、個々の樹脂封止型半導体装置が完成する。ブレードダイシングに代えてブレーキング法やレーザーカット法を用いても構わない。
１ 半導体素子
２ 第一の半導体素子
３Ａ、３Ｂ バンプ電極
４ インナー配線
５ 外部端子
６ 第一の樹脂
７ 第二の半導体素子
８ 第二の樹脂
９ 金属線
１０ 基板
１１ 封止樹脂
１２ 被覆層
２０ 配線
２１ 外部接続部
２２ 半田ボール
２３ ダイパッド
２４ スルーホール
２５ 第一の樹脂封止体
２６ 第二の樹脂封止体

Claims (17)

  1. 第一の樹脂封止体と第二の樹脂封止体とからなる樹脂封止型半導体装置の製造方法であって、
    基板の一方の主面に複数のインナー配線を形成する工程と、
    前記複数のインナー配線の少なくとも一つ以上のインナー配線の前記基板と反対の面となる表面の一部に外部端子を形成する工程と、
    第一の半導体素子と前記複数のインナー配線を電気的に接続する工程と、
    第一の樹脂で、前記複数のインナー配線、前記外部端子および前記第一の半導体素子が配置された前記基板の一方の主面側を樹脂封止する工程と、
    前記第一の樹脂が前記基板と接する面とは反対の面を研磨して、前記外部端子の裏面および前記第一の半導体素子の素子側と反対の面を露出させる工程と、
    前記基板の他方の主面の外周部分以外を開口して、前記複数のインナー配線と前記第一の樹脂を露出させる工程と、
    第二の半導体素子と、前記複数のインナー配線とを金属体により電気的に接続する工程と、
    第二の樹脂で、前記第二の半導体素子、前記金属体および前記複数のインナー配線を、樹脂封止し、前記第一の樹脂と前記第二の樹脂を一体的に密着成型させて樹脂封止体を形成する工程と、
    前記樹脂封止体を個々の樹脂封止型半導体装置へ個片化する工程と、
    からなることを特徴とする樹脂封止型半導体装置の製造方法。
  2. 前記基板が、鉄をベースにした合金素材、銅をベースにした合金素材、ニッケルをベースにした合金素材、および、有機素材の何れかひとつであることを特徴とする請求項１に記載の樹脂封止型半導体装置の製造方法。
  3. 前記基板上に形成される前記複数のインナー配線または、外部端子が、電解メッキ法、無電解メッキ法および、印刷法の何れかひとつで形成されることを特徴とする請求項１又は２に記載の樹脂封止型半導体装置の製造方法。
  4. 前記外部端子の材質が、はんだ、金、銀、銅、アルミ、パラジウム、およびニッケルの何れかひとつからなる単層材料、もしくは、この中の複数の金属を積層した多層金属材料からなることを特徴とする請求項１乃至３のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  5. 前記基板の他方の主面の外周部分以外を開口して、前記複数のインナー配線と前記第一の樹脂を露出させる工程が、ウエットエッチングもしくはドライエッチング法で行われることを特徴とする請求項１乃至４のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  6. 前記第一の半導体素子および第二の半導体素子の少なくとも一方が、その上に設けられたバンプ電極を介して、フリップチップ法によって、前記インナー配線と電気的に接続されることを特徴とする請求項１乃至５のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  7. 前記第一および第二の樹脂により樹脂封止する工程が、トランスファーモールド法、ポッティング法、もしくは、プレッシング法で行われることを特徴とする請求項１乃至６のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  8. 前記樹脂封止体を個片化する工程が、ダイシング法またはブレーキング法であることを特徴とする請求項１乃至７のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  9. 第一の樹脂封止体と第二の樹脂封止体とからなる樹脂封止型半導体装置の製造方法であって、
    基板の一方の主面に複数のインナー配線を形成する工程と、
    前記複数のインナー配線の少なくとも一つ以上のインナー配線の前記基板と反対の面となる表面の一部に外部端子を形成する工程と、
    素子側と反対の面に被覆層を設けた第一の半導体素子と前記複数のインナー配線を電気的に接続する工程と、
    第一の樹脂で、前記複数のインナー配線、前記外部端子、前記素子側の反対の面に被覆層を設けた第一の半導体素子が配置された前記基板の一方の主面側を樹脂封止する工程と、
    前記第一の樹脂が前記基板と接する面とは反対の面を研磨して、前記外部端子の裏面および前記第一の半導体素子の素子側と反対の面に設けた被覆層を露出させる工程と、
    前記基板の他方の主面の外周部分以外を開口して、前記複数のインナー配線と前記第一の樹脂を露出させる工程と、
    第二の半導体素子と、前記複数のインナー配線とを金属体により電気的に接続する工程と、
    第二の樹脂で、前記第二の半導体素子、前記金属体および前記複数のインナー配線を、樹脂封止し、前記第一の樹脂と前記第二の樹脂を一体的に密着成型させて樹脂封止体を形成する工程と、
    前記樹脂封止体を個々の樹脂封止型半導体装置へ個片化する工程と、
    からなることを特徴とする樹脂封止型半導体装置の製造方法。
  10. 前記基板が、鉄をベースにした合金素材、銅をベースにした合金素材、ニッケルをベースにした合金素材、および、有機素材の何れかひとつであることを特徴とする請求項９に記載の樹脂封止型半導体装置の製造方法。
  11. 前記基板上に形成される前記複数のインナー配線または、外部端子が、電解メッキ法、無電解メッキ法および、印刷法の何れかひとつで形成されることを特徴とする請求項９又は１０に記載の樹脂封止型半導体装置の製造方法。
  12. 前記外部端子の材質が、はんだ、金、銀、銅、アルミ、パラジウム、およびニッケルの何れかひとつからなる単層材料、もしくは、この中の複数の金属を積層した多層金属材料からなることを特徴とする請求項９乃至１１のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  13. 前記基板の他方の主面の外周部分以外を開口して、前記複数のインナー配線と前記第一の樹脂を露出させる工程が、ウエットエッチングもしくはドライエッチング法で行われることを特徴とする請求項９乃至１２のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  14. 前記第一の半導体素子の素子側と反対の面に設けた被覆層の材質が、合金材であるはんだ、金、銀、銅、アルミ、パラジウム、ニッケルおよび有機材であるエポキシ樹脂の何れかひとつからなる単層材料、もしくは、この中の複数の材料を積層した多層材料からなることを特徴とする請求項９乃至１３のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  15. 前記第一の半導体素子および第二の半導体素子の少なくとも一方が、その上に設けられたバンプ電極を介して、フリップチップ法によって、前記インナー配線と電気的に接続されることを特徴とする請求項９乃至１４のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  16. 前記第一および第二の樹脂により樹脂封止する工程が、トランスファーモールド法、ポッティング法、もしくは、プレッシング法で行われることを特徴とする請求項９乃至１５のいずれか１項記載の樹脂封止型半導体装置の製造方法。
  17. 前記樹脂封止体を個片化する工程が、ダイシング法またはブレーキング法であることを特徴とする請求項９乃至１６のいずれか１項記載の樹脂封止型半導体装置の製造方法。
JP2016007339A 2015-03-05 2016-01-18 樹脂封止型半導体装置およびその製造方法 Active JP6637769B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW105105474A TWI681529B (zh) 2015-03-05 2016-02-24 樹脂密封型半導體裝置及其製造方法
US15/053,267 US9508684B2 (en) 2015-03-05 2016-02-25 Resin-encapsulated semiconductor device and method of manufacturing the same
KR1020160025675A KR20160108200A (ko) 2015-03-05 2016-03-03 수지 봉지형 반도체 장치 및 그 제조 방법
CN201610121655.3A CN105938802B (zh) 2015-03-05 2016-03-03 树脂密封型半导体装置及其制造方法
US15/289,298 US9728478B2 (en) 2015-03-05 2016-10-10 Resin-encapsulatd semiconductor device and method of manufacturing the same
US15/605,027 US9935030B2 (en) 2015-03-05 2017-05-25 Resin-encapsulated semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015043911 2015-03-05
JP2015043911 2015-03-05

Publications (2)

Publication Number Publication Date
JP2016167577A JP2016167577A (ja) 2016-09-15
JP6637769B2 true JP6637769B2 (ja) 2020-01-29

Family

ID=56897767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007339A Active JP6637769B2 (ja) 2015-03-05 2016-01-18 樹脂封止型半導体装置およびその製造方法

Country Status (4)

Country Link
JP (1) JP6637769B2 (ja)
KR (1) KR20160108200A (ja)
CN (1) CN105938802B (ja)
TW (1) TWI681529B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727197B2 (en) * 2017-03-21 2020-07-28 Intel IP Corporation Embedded-bridge substrate connectors and methods of assembling same
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
KR20220002521A (ko) * 2019-07-03 2022-01-06 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
CN114698235A (zh) * 2020-12-31 2022-07-01 广州金升阳科技有限公司 一种双面塑封电源产品及其连接方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632930B2 (ja) 1993-12-27 2005-03-30 株式会社ルネサステクノロジ ボールグリッドアレイ半導体装置
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
KR101494414B1 (ko) * 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법

Also Published As

Publication number Publication date
CN105938802B (zh) 2020-09-25
TWI681529B (zh) 2020-01-01
CN105938802A (zh) 2016-09-14
TW201705426A (zh) 2017-02-01
KR20160108200A (ko) 2016-09-19
JP2016167577A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
CN106505045B (zh) 具有可路由囊封的传导衬底的半导体封装及方法
TWI528465B (zh) 半導體元件和形成具有嵌入半導體晶粒的預先製備散熱框之方法
US9905436B2 (en) Wafer level fan-out package and method for manufacturing the same
TWM589898U (zh) 晶片結構
US20040142505A1 (en) Semiconductor package free of substrate and fabrication method thereof
US7342318B2 (en) Semiconductor package free of substrate and fabrication method thereof
TWI689017B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
JP2012099648A (ja) 半導体装置とその製造方法
US10424542B2 (en) Semiconductor device
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20190088503A1 (en) Thermosonically bonded connection for flip chip packages
US9935030B2 (en) Resin-encapsulated semiconductor device
KR101807457B1 (ko) 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US20170317031A1 (en) Fabrication Method OF A Package Substrate
US8736062B2 (en) Pad sidewall spacers and method of making pad sidewall spacers
KR101358637B1 (ko) 두께를 얇게 할 수 있는 반도체 패키지 제조방법
US8802498B2 (en) Method of manufacturing semiconductor package having no chip pad

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6637769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350