TWM589898U - 晶片結構 - Google Patents

晶片結構 Download PDF

Info

Publication number
TWM589898U
TWM589898U TW108211203U TW108211203U TWM589898U TW M589898 U TWM589898 U TW M589898U TW 108211203 U TW108211203 U TW 108211203U TW 108211203 U TW108211203 U TW 108211203U TW M589898 U TWM589898 U TW M589898U
Authority
TW
Taiwan
Prior art keywords
layer
conductive
wafer
metal
protective layer
Prior art date
Application number
TW108211203U
Other languages
English (en)
Inventor
輝星 周
Original Assignee
新加坡商Ｐｅｐ創新私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商Ｐｅｐ創新私人有限公司 filed Critical 新加坡商Ｐｅｐ創新私人有限公司
Publication of TWM589898U publication Critical patent/TWM589898U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本公開提供了一種晶片結構，該晶片結構包括：至少一個晶粒；保護層；金屬單元，所述金屬單元包括至少一個金屬特徵；塑封層，用於包封所述晶粒和金屬單元；其中所述晶片結構透過至少一個金屬特徵與外部電路進行連接。本公開透過利用金屬單元的多個金屬特徵取得了不同金屬特徵帶來的封裝性能的提高，並且本公開中在晶圓活性面形成有保護層，省去了塑封層形成步驟後的絕緣層施加步驟。

Description

晶片結構
本公開涉及半導體技術領域，尤其涉及晶片封裝結構。
面板級封裝（panel-level package）即將晶圓切割分離出眾多晶粒，將所述晶粒排布粘貼在載板上，將眾多晶粒在同一工藝流程中同時封裝。面板級封裝作為近年來興起的技術受到廣泛關注，和傳統的晶圓級封裝（wafer-level package）相比，面板級封裝具有生產效率高，生產成本低，適於大規模生產的優勢。
本公開旨在提供一種晶片結構，所述晶片結構包括：至少一個晶粒；保護層；金屬單元，所述金屬單元包括至少一個金屬特徵；塑封層，用於包封所述晶粒和金屬單元；其中所述晶片結構透過至少一個金屬特徵與外部電路進行連接。
本公開透過利用金屬單元的多個金屬特徵取得了不同金屬特徵帶來的封裝性能的提高。
所述金屬特徵可以包括連接結構和散熱結構，所述連接結構透過導電結構和晶片中晶粒活性面上的電連接點連接，封裝好的晶片結構透過此連接結構和外界電路元件，例如PCB板連接，從而取代打線接合（wire bonding）的結構。和打線接合的封裝結構相比，本公開具有封裝過程簡單，免除了打線接合結構中的引線之間信號的相互干擾，免除了引線在晶片工作的時候由於振動發出的噪音。並且利用連接結構取代引線結構，更適用於大電通量的晶片封裝。
進一步的，和金屬結構一同排布在載板上的晶粒為具有保護層的晶粒，由於本公開中，排布在載板上的晶粒已經具有保護層，所以在塑封層的形成步驟之後不需要先進行絕緣層的施加步驟就可以直接進行面板級導電層的形成步驟。特別是在大尺寸面板中，如果在面板整體上形成一層絕緣層，首先工藝難度相對於形成小面積的保護層要大很多，其次在整個面板上形成絕緣層也會使絕緣層材料的使用量增大。
更進一步的，本公開中所採用的保護層以及塑封層具有一定的材料特性，所述材料特性能夠幫助減小面板封裝過程中的翹曲並且使封裝後的晶片結構具有耐久的使用週期，尤其適用於大型面板級封裝及對大電通量、薄型晶片的封裝。
為使本公開的技術方案更加清楚，技術效果更加明晰，以下結合附圖對本公開的優選實施例給出詳細具體的描述和說明，不能理解為以下描述是本公開的唯一實現形式，或者是對本公開的限制。
圖1是根據本公開實施例1的晶片封裝方法的流程圖。參照圖1，本公開的方法包括步驟：
步驟S1，提供晶圓100。
如圖2所示，提供至少一個晶圓100，該晶圓100具有晶圓活性面1001和晶圓背面1002，晶圓100包括多個晶粒113，其中每一個晶粒的活性表面構成了晶圓活性面1001，晶圓100中每一個晶粒的活性面均透過摻雜、沉積、刻蝕等一系列工藝形成一系列主動部件和被動部件，主動部件包括二極體、三極管等，被動部件包括電壓器、電容器、電阻器、電感器等，將這些主動部件和被動部件利用連接線連接形成功能電路，從而實現各種功能。晶圓活性面1001還包括用於將功能電路引出的電連接點103以及用於保護該電連接點103的絕緣層105。
步驟S2，在晶圓活性面1001施加保護層107。
圖3a-3b示出了可選的在晶圓活性面1001施加保護層107的工藝步驟：
如圖3a所示，在晶圓活性面1001上施加保護層107。
優選的，保護層107採用層壓的方式施加到晶圓活性面1001上。
可選的，在晶圓活性面1001上施加保護層107的步驟前，對晶圓活性面1001和/或保護層107施加於晶圓100上的一面進行物理和/或化學處理，以使保護層107和晶圓100之間的結合更為緊密。處理方法可選的為等離子表面處理使表面粗糙化增大粘接面積和/或化學促進改性劑處理，在晶圓100和保護層107之間引入促進改性基團，例如同時帶有親和有機和親和無機的基團的表面改性劑，增加有機/無機介面層之間的粘合力。
如圖3b所示，在保護層107表面形成保護層開口109。
在保護層107與晶圓活性面1001上的電連接點103相對應的位置處形成保護層開口109，將晶圓活性面1001上的電連接點103暴露出來。
優選的，保護層開口109和晶圓活性面1001上的電連接點103之間一一對應。
可選的，至少一部分保護層開口109中的每一個保護層開口109對應多個電連接點103。
可選的，至少一部分電連接點103對應多個保護層開口109。
可選的，至少一部分保護層開口109沒有對應的電連接點103，或者，至少一部分電連接點103沒有對應的保護層開口109。
採用雷射圖形化或者光刻圖案化的方式形成保護層開口。
若採用雷射圖形化的方式形成保護層開口，優選的，在晶圓活性面1001施加保護層107之前，在晶圓活性面1001上進行化學鍍工藝步驟，以在電連接點103上形成導電覆蓋層。可選的，導電覆蓋層為一層或多層的Cu、Ni、Pd、Au、Cr；優選的，導電保護層為Cu層；導電保護層的厚度優選為2-3μm。導電覆蓋層並未在圖中示出。導電覆蓋層能夠在後續的保護層開口形成步驟中保護晶圓活性面1001上的電連接點103免受雷射損害。
優選的，如圖3b中的局部放大圖所示，保護層開口下表面109a和絕緣層105之間具有空隙，優選的，保護層開口下表面109a處於電連接點103接近中央位置處。
在一優選實施例中，保護層開口109的形狀為，保護層開口上表面109b的面積比保護層開口下表面109a的面積大，保護層開口下表面109a與保護層開口上表面109b面積之比為60%~90%。
此時，保護層開口側壁109c的斜度可以使導電材料的填充容易進行，在填充過程中，導電材料會均勻連續形成在側壁上。
可選的，可暫時不形成保護層開口109，在剝離載板的工序後再在保護層上形成保護層開口109。
可選的，在保護層開口109中填充導電介質，使得保護層開口109成為導電填充通孔124。至少一部分導電填充通孔111與晶圓活性面1001上的電連接點103連接。使得導電填充通孔111，將晶圓活性面1001上的電連接點103單一方面延伸至保護層表面，保護層圍繞形成在導電填充通孔111四周。導電介質可以是金、銀、銅、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料透過利用PVD、CVD、濺鍍、電解電鍍、無電極鍍工藝，或者其它合適的金屬沉積工藝形成在保護層開口109形成導電填充通孔111。
圖4a-4c示出了另一可選的在晶圓活性面1001施加保護層107的工藝步驟：
如圖4a所示，在晶圓活性面1001上形成晶圓導電層130。
晶圓導電層130為晶圓導電跡線（wafer trace）106。晶圓導電跡線106可以是銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料透過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
至少一部分晶圓導電跡線106與晶圓活性面1001上的至少一部分電連接點103連接。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分中的多個電連接點103彼此互連並引出，由此形成的晶粒參見圖6b中晶粒示意圖A。
晶圓導電跡線106的形成可以降低之後工藝中保護層開口109形成的個數，利用晶圓導電跡線106按照電路設計首先將多個電連接點103彼此互聯，省去了在每個電連接點103上形成保護層開口109的需求。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分電連接點103單獨引出，由此形成的晶粒參見圖6b中晶粒示意圖B。
晶圓導電跡線106的形成有助於降低之後的保護層開口109的形成工藝難度，由於晶圓導電跡線106的存在，可以使保護層開口下表面109a具有更大的面積，相對應的，可以使保護層開口109具有更大的面積，尤其是在具有較小裸露出的電連接點103的晶圓100上，使保護層開口的形成成為可能。
雖未在圖中示出，但是可以理解的，晶圓導電跡線106將晶圓活性面1001上的一部分電連接點103單獨引出並且將晶圓活性面1001上的另一部分電連接點103彼此互連並引出。
如圖4b所示，在晶圓活性面1001和晶圓導電層130上施加保護層107。
在一個實施例中，保護層107採用層壓的方式施加。
可選的，在施加保護層107的步驟前，對晶圓活性面1001和/或保護層107施加於晶圓100上的一面進行物理和/或化學處理，以使保護層107和晶圓100的之間的結合更為緊密。處理方法可選的為等離子表面處理使表面粗糙化增大粘接面積和/或化學促進改性劑處理，在晶圓100和保護層107之間引入促進改性基團，例如同時帶有親和有機和親和無機的基團的表面改性劑，增加有機/無機介面層之間的粘合力。
如圖4c所示，在保護層107表面形成保護層開口109。
至少一部分保護層開口109位置為和晶圓導電層130相對應，透過保護層開口109將晶圓導電層130暴露出來；保護層開口109具有保護層開口下表面109a和保護層開口上表面109b。
在一優選實施例中，保護層開口109的形狀為，保護層開口上表面109b的面積大於保護層開口下表面109a的面積，此時，保護層開口側壁109c的斜度可以使導電材料的填充容易進行，在填充過程中，導電材料會均勻連續形成在側壁上。
優選的，晶圓導電層130與電連接點103的單個接觸區域的接觸面積小於晶圓導電層130與保護層開口109的單個接觸區域的接觸面積。
當晶圓100的種類為裸露出的電連接點103面積較小時，在晶圓活性面1001形成導電層，然後再形成保護層開口，可以有效降低保護層開口的形成難度，避免由於保護層開口下表面109a過小，而使保護層開口109難以形成。
採用雷射圖形化或者光刻圖案化的方式形成保護層開口。
可選的，可暫時不形成保護層開口109，在剝離載板的工序後再在保護層上形成保護層開口109。
可選的，在保護層開口109中填充導電介質，使得保護層開口109成為導電填充通孔124，至少一部分導電填充通孔124與晶圓導電層130連接，保護層圍繞在導電填充通孔124四周。
圖5a至圖5c示出了再一可選的在晶圓活性面1001施加保護層107的工藝步驟。
如圖5a所示，在晶圓活性面1001上形成晶圓導電跡線（wafer trace）106。
晶圓導電跡線106可以是銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料透過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
所述至少一部分晶圓導電跡線106可以為將至少一部分中的多個所述電連接點103彼此互連並引出。
所述至少一部分晶圓導電跡線106也可以為將至少一部分電連接點103單獨引出，由此形成的晶粒參見圖6c中晶粒示意圖B。
如圖5b所示，在晶圓導電跡線106的焊墊或連接點上形成晶圓導電凸柱（wafer stud）111。
晶圓導電凸柱111的形狀可以是圓的，也可以是其它形狀如橢圓形、方形、線形等。晶圓導電凸柱111可以是一層或多層的銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料透過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
可選的，晶圓導電凸柱111也可以直接形成在晶圓活性面1001上的電連接點103處，將電連接點103引出，由此形成的晶粒參見圖6c中晶粒示意圖C。
晶圓導電跡線106和/或晶圓導電凸柱111稱為晶圓導電層130。
如圖5c所示，在晶圓導電層130上施加保護層107。
保護層107施加於晶圓導電層130之上，包覆住晶圓導電層130。
在一個實施例中，保護層採用層壓的方式施加。
在一個實施例中，保護層107的施加為保護層107將晶圓導電層130完全包覆，在此情況下，在保護層107的施加過程過後，會有一個減薄保護層107厚度以露出晶圓導電層表面。
在另一個實施例中，施加的保護層107厚度正好將晶圓導電層130表面露出。
可選的，在施加保護層107的步驟前，對形成有晶圓導電層130的晶圓活性面1001和/或保護層107施加於晶圓100上的一面進行物理和/或化學處理，以使保護層107和晶圓100之間的結合更為緊密。處理方法可選的為等離子表面處理使表面粗糙化增大粘接面積和/或化學促進改性劑處理，在晶圓100和保護層107之間引入促進改性基團，例如同時帶有親和有機和親和無機的基團的表面改性劑，增加有機/無機介面層之間的粘合力。
步驟 S2在晶圓活性面1001施加保護層107過程中，保護層107可以保護晶粒活性面1131不使塑封過程中塑封材料滲入從而保護晶粒活性面1131免受破壞；同時，在塑封過程中，塑封壓力不易導致晶粒113在載板117上發生位置移動；另外，還可以降低之後的面板級導電層形成過程的對位精準度需求。
保護層107採用絕緣材料，可選的如BCB（苯並環丁烯），PI（聚醯亞胺），PBO（聚苯並惡唑），聚合物基質介電膜，有機聚合物膜，或者其它具有相似絕緣和結構特性的材料，透過層壓（lamination）、塗覆（coating）、印刷（printing）等方式形成。
優選的，保護層107的楊氏模數為在1000~20000 MPa的範圍內、更加優選的保護層107的楊氏模數為在1000~10000 MPa範圍內；進一步優選的保護層107的楊氏模數為在1000~7000、4000~7000或4000~8000 MPa；在最佳實施例中保護層107的楊氏模數為5500 MPa。
優選的，保護層107的厚度為在15~50μm的範圍內；更加優選的保護層的厚度為在20~50μm的範圍內；在一個優選實施例中，保護層107的厚度為35μm；在另一個優選實施例中，保護層107的厚度為45μm；在再一個優選實施例中，保護層107的厚度為50μm。
保護層107的楊氏模數數值範圍在1000-20000MPa時，一方面，保護層107質軟，具有良好的柔韌性和彈性；另一方面，保護層可以提供足夠的支撐作用力，使保護層107對其表面形成的導電層具有足夠的支撐。同時，保護層107的厚度在15-50μm時，保證了保護層107能夠提供足夠的緩衝和支撐。
特別是在一些種類的晶片中，既需要使用薄型晶粒進行封裝，又需要導電層達到一定的厚度值以形成大的電通量，此時，選擇保護層107的厚度範圍為15~50μm，保護層107楊氏模數的數值範圍為1000-10000MPa。質軟，柔韌性佳的保護層107可以在晶粒113和在保護層表面形成的導電層之間形成緩衝層，以使在晶片的使用過程中，保護層表面的導電層不會過度壓迫晶粒113，防止厚重的導電層的壓力使晶粒113破碎。同時保護層107具有足夠的材料強度，保護層107可以對厚重的導電層提供足夠支撐。
當保護層107的楊氏模數為1000-20000MPa時，特別是保護層107的楊氏模數為4000-8000MPa時，保護層107的厚度為20~50μm時，由於保護層107的材料特性，使保護層107能夠在之後的晶粒轉移過程中有效保護晶粒對抗晶粒轉移設備的頂針壓力。
晶粒轉移過程是將切割分離後的晶粒113重新排布粘合在載板117的過程（reconstruction process），晶粒轉移過程需要使用晶粒轉移設備（bonder machine），晶粒轉移設備包括頂針，利用頂針將晶圓100上的晶粒113頂起，用吸頭（bonder head）吸起被頂起的晶粒113轉移並粘合到載板117上。
在頂針頂起晶粒113的過程中，晶粒113尤其是薄型晶粒113質脆，易於受到頂針的頂起壓力而破碎，有材料特性的保護層107在此工藝中可以保護質脆的晶粒113即使在較大的頂起壓力下，也可以保持晶粒113的完整。
優選的，保護層107為包括填料顆粒的有機/無機複合材料層。進一步的，填料顆粒為無機氧化物顆粒；進一步的，填料顆粒為SiO 2顆粒；在一個實施例中，保護層107中的填料顆粒，為兩種或兩種以上不同種類的無機氧化物顆粒，例如SiO 2混合TiO 2顆粒。優選的，保護層107中的填料顆粒，例如無機氧化物顆粒，例如SiO 2顆粒，例如SiO 2混合TiO 2顆粒，為球型或類球型。在一個優選實施例中，保護層107中的填料顆粒，例如無機氧化物顆粒，例如SiO 2顆粒，例如SiO 2混合TiO 2顆粒，的填充量為50%以上。
有機材料具有易操作易施加的優點，待封裝晶粒113為無機材料如矽材質，當保護層107單獨採用有機材料時，由於有機材料的材料學性質和無機材料的材料學性質之間的差異，會使封裝工藝難度大，影響封裝效果。採用在有機材料中添加無機顆粒的有機/無機複合材料，會使有機材料的材料學性能得到改性，使材料兼具有機材料和無機材料的特點。
特別是材料的熱膨脹係數（CTE），矽材質晶粒113具有較低的熱膨脹係數，通常為3 ppm/K左右，保護層107為包括填料顆粒的有機/無機複合材料層可以使保護層的熱膨脹係數降低，使封裝結構中的有機層和無機層的性質差異減小。
在一個優選實施例中，當（T>Tg）時，保護層107的熱膨脹係數的範圍為3~10 ppm/K；在一個優選實施例中，保護層107的熱膨脹係數為5 ppm/K；在一個優選實施例中；保護層107的熱膨脹係數為7 ppm/K；在一個優選實施例中，保護層107的熱膨脹係數為10 ppm/K。
在接下來的塑封工藝中，施加有保護層107的晶粒113會在塑封過程的加熱和冷卻過程中相應的膨脹和收縮，當保護層107的熱膨脹係數在3~10 ppm/K的範圍時，保護層107和晶粒113之間的膨脹收縮程度保持相對一致，保護層107和晶粒113的連接介面不易產生介面應力，不易破壞保護層107和晶粒113之間的結合，使封裝後的晶片結構更加穩定。
封裝完成的晶片在使用過程中，常常需要經歷冷熱循環，保護層107的熱膨脹係數範圍為3~10 ppm/K和晶粒113具有相同或者相近的熱膨脹係數，在冷熱循環過程中，保護層107和晶粒113保持相對一致的膨脹和收縮程度，免於在保護層107和晶粒113之間的介面積累介面疲勞，使封裝後的晶片具有耐久性，延長晶片使用壽命。
另一方面，保護層的熱膨脹係數過小，需使保護層107的複合材料中填充過多的填料顆粒，在進一步減小熱膨脹係數的同時也會增大材料的楊氏模數，使保護層材料的柔韌性減少，剛度過強，保護層107的緩衝作用欠佳。將保護層的熱膨脹係數限定為5-10ppm/k為最優。
當包括採用雷射圖形化的方式形成保護層開口步驟時，優選的，保護層107中的填料顆粒，例如無機氧化物顆粒，例如SiO2顆粒的直徑為小於3μm，優選的保護層107中的填料顆粒，例如無機氧化物顆粒，例如SiO2顆粒的直徑為1~2μm之間。
控制填料顆粒的直徑尺寸為小於3 μm，有利於雷射圖案化制程中在保護層107上形成具有較平滑側壁的保護層開口，從而在導電材料填充工藝中可以使材料填充充分，避免具有大尺寸凹凸的保護層開口側壁109c在有凸起遮擋的側壁後側導電材料無法填充，影響導電填充通孔124的導電性能。
同時，1~2 μm的填充尺寸會使雷射圖案化的過程中，將小粒徑的填料暴露出來，使保護層開口側壁109c具有一定粗糙度，此具有一定粗糙度的側壁會和導電材料的接觸面更大，接觸更加緊密，形成導電性能好的導電填充通孔124。
以上所述填料的直徑尺寸為顆粒直徑的平均值。
可選的，保護層107的抗拉強度的數值範圍為20~50 MPa；在一個優選實施例中，保護層107的抗拉強度為37 MPa。
可選的，在晶圓活性面1001上施加保護層107流程後，對晶圓背面1002進行研磨減薄晶圓100至所需厚度。
現代電子設備小型輕量化，晶片具有薄型化趨勢，在此步驟中，晶圓100有時會需要被減薄到很薄的厚度，然而，薄型晶圓100的加工和轉移難度大，研磨減薄過程工藝難度大，往往很難將晶圓100減薄到理想厚度。當晶圓100表面具有保護層107時，具有材料特性的保護層107會對晶圓100起到支撐作用，降低晶圓100的加工，轉移和減薄難度。
步驟S3，將施加有保護層109的晶圓100切割形成具有保護層109的晶粒113。
如圖6a所示，將施加過保護層107的晶圓100沿著切割道進行切割，得到多個形成有保護層的晶粒113，晶粒113具有晶粒活性面1131和晶粒背面1132。
如圖6b所示，將形成有晶圓導電層130，施加過保護層107形成有保護層開口109的晶圓100沿著切割道進行切割，得到多個晶粒113，晶粒113具有晶粒活性面1131和晶粒背面1132。
其中，圖6b中晶粒示意圖A為晶圓導電跡線106將晶粒活性面1131上的多個電連接點103彼此互連並引出。
圖6b中晶粒示意圖B為晶圓導電跡線106將晶粒活性面1131上的電連接點103單獨引出。
如圖6c所示，將形成有晶圓導電層130和施加過保護層107的晶圓100沿著切割道進行切割，得到多個晶粒113，晶粒113具有晶粒活性面1131和晶粒背面1132。
其中，圖6c中晶粒示意圖A為晶圓導電跡線106將晶粒活性面1131上的多個電連接點103彼此互連並引出。
圖6c中晶粒示意圖B為晶圓導電跡線106將晶粒活性面1131上的電連接點103單獨引出。
圖6c中晶粒示意圖C為晶圓導電凸柱111直接形成在晶圓活性面1001上的電連接點103處，將電連接點103引出。
可選的，在切割晶圓100分離出晶粒113步驟之前，還包括對施加有保護層107的晶圓100的具有保護層107的一面進行等離子表面處理，增大表面粗糙度，以使後續工藝中晶粒113在載板117上的粘合性增大，不易產生晶粒113在塑封壓力下的晶粒移動。
由於保護層的材料特性，使得在晶圓100的切割工序中，分離出的晶粒113沒有毛刺和碎屑（die chip）。
可以理解的是，在工藝允許的情況下，根據具體的實際情況可選擇的將晶圓100切割成待封裝晶粒113後，在每個晶粒113的晶粒活性面1131上形成晶圓導電層130和/或保護層107。晶圓導電層130是指在將晶圓100切割成的晶粒113裝貼到載板之前，所形成的導電層。
步驟S4，提供金屬結構。
根據圖7所示的實施例，金屬結構為金屬框架 200， 該金屬框架 200 由金屬單元陣列構成。金屬框架200可以使用業界中現有的引線框架，也可是根據實際需求，透過對一片或/一塊金屬蝕刻或者機械沖壓形成。被刻圖的金屬可以是單金屬，例如銅，也可以是合金。可以在金屬的表面部分或全部塗覆第二金屬，例如鎳和/或金，使金屬片免於受到環境的侵蝕，例如是氧化。金屬的厚度不小於晶粒113的厚度。被刻圖的金屬可以為矩形，還可以是正方形或其他形狀，如圖7中所示該金屬被刻圖為包括相同的 4個金屬單元，每個金屬單元的外輪廓為矩形，此處也是示例性的，金屬單元的數量不限於 4 個，可以根據實際需要設置，金屬單元的形狀還可以為矩形或其他形狀，金屬單元中空白區域表示金屬完全被蝕刻掉，保留的金屬部分包括金屬特徵，不同的金屬特徵可帶來不同的性能提高。
在圖7中金屬特徵包括至少一個連接墊 201，這些連接墊 201排列在金屬框架200的輪廓邊緣內側，根據實際需要也可排列在其他位置， 連接墊 201 透過未被蝕刻掉的金屬的連桿203連接。連接墊 201相當於被封裝晶粒的引腳，根據本公開，晶粒113在被封裝完成之後，連接墊201是處於暴露狀態，被封裝的晶粒113透過這些連接墊201焊接到電路板上，實現與其他電路元件的連接。在對金屬進行刻圖時保留連桿203，以確保在刻圖形成的連接墊201以及其他一些特徵與金屬框架200的外輪廓線相連，這樣在轉移金屬框架200的時候可以保證刻圖在其上的特徵不會掉落。可選的，可以先將金屬片貼裝到臨時支撐物上進行刻圖，刻圖完成之後借助支撐物來轉移金屬框架的位置，該種方式不需要刻圖連接線/連桿。
如圖7所示金屬框架200中每個金屬單元都包括一空位202，該空位202在圖中顯示為空白區域，該空白區域是透過將部分金屬完全蝕刻形成的，其面積大於晶粒113的表面積，以方便在後面的步驟中將晶粒113和金屬框架 200粘貼到載板時不接觸到晶粒113。根據圖中的示例，每個金屬單元包括一個空位202，在另外的示例中，一個金屬單元也可以包括兩個或以上空位202，每個空位202容納一個或更多個晶粒113。相鄰的金屬框架 200有共同的外輪廓邊，如圖7所示，左上角的金屬框架200，與其右側及下側的金屬框架200各有一條共同的外輪廓邊，從而使得所有的金屬框架 200相連成為一體。
如圖7所示的本公開的金屬框架200僅是示例性的，一整塊金屬的面積可以與載板117的表面積相同，形狀也與載板117的形狀相同，優選為矩形或者長方形，但也可以根據實際需要設計為其他形狀。但是，在實驗過程中發現，當載板117的面積比較大的時候，如果使用與載板117同樣大的金屬刻蝕金屬框架200，由於金屬比較薄，當其面積較大時，在轉移過程中會容易造成變形，不易操作。因此，優選地，可以使用面積總和與載板117表面積相同的兩塊或多塊金屬，在每塊金屬上蝕刻一個或多個金屬框架200，在製作過程中，將蝕刻後的每塊金屬依次設置到載板117上，拼在一起與載板117的表面積相同。
步驟S5，將具有保護層107的晶粒113和金屬結構設置到載板117上。
圖8a-圖9示出了步驟S5中將金屬框架設置到載板上的優選實施方式。
由於金屬框架200所使用的金屬材料比較薄，特別是當面積比較大時，取放的時候容易表面彎曲變形，因此為了更加方便的將金屬框架200在保持平面的狀態下準確粘貼到載板117，可以採用以下方式：
如圖8a和8b所示，提供一個臨時支撐板300，在其表面形成一粘接層301，將被刻圖的金屬框架200透過粘貼的方式貼裝到臨時支撐板300上，可選的，也可以不使用臨時支撐板300，而是將厚的粘接層301直接用作臨時支撐板300來運送刻圖的金屬框架200。優選的，臨時支撐板300和粘接層301和載板117的形狀大小一致。
優選的，如圖8a所示，在將金屬框架200粘貼到臨時支撐板300上後，切割連桿203，將金屬框架200分開。可選的，切割每一個連接各個金屬單元的連桿203，由此，粘貼到臨時支撐板300上的各個金屬單元都彼此分離開來；也可以為切割特定區域的連桿203，將整個臨時支撐板300上的金屬框架200分離為兩部分、四部分、六部分、或者任意其它數量的部分。優選的，切割線沿著連桿203的中線。此方法的優點為：在封裝過程中，常常需要經歷加熱和冷卻步驟，將一整個金屬框架200分離成面積較小的單位，或者直接分離成彼此分開的金屬單元，這樣在封裝的加熱冷卻步驟中，面積較小的金屬框架200或者金屬單元彼此獨立的膨脹和收縮，由於面積較小，每一個單位或者單元的膨脹和收縮的程度均較小，使封裝過程更易控制和操作。
優選的，如圖8b所示，在將金屬框架200粘貼到臨時支撐板300上後，將連桿203從金屬框架200中分離去除，從而使金屬框架200中的金屬單元分離，圖8b中體現為連接墊201成互相獨立的部分。由於金屬框架上的各特徵（features）可以相互獨立，使得可以在切割之前進行板級測試，可大幅減小測試成本和時間。
如圖9所示，提供一個載板117，載板117具有載板正面1171和載板背面1172。載板117的形狀為：圓形、三邊形，四邊形或其它任何形狀，載板117的大小可以是小尺寸的晶圓基板，也可以是各種尺寸特別是大尺寸的矩形載板，載板117的材質可以是金屬、非金屬、塑膠、樹脂、玻璃、不銹鋼等。優選的，載板117為不銹鋼材質的四邊形大尺寸面板。
載板117具有載板正面1171和載板背面1172，載板正面1171為一個平面。
利用粘接層121將晶粒113粘合並固定在載板117上。
粘接層121可透過層壓、印刷、噴塗、塗敷等方式形成在載板正面1171上。為了便於在之後的流程中將載板117和背部塑封完成的晶粒113分離，粘接層121優選的採用易分離的材料，例如採用熱分離材料作為粘接層121。
將臨時支撐板300貼裝有金屬框架200的一面朝向載板正面1171，臨時支撐板300的表面積與載板117的表面積相同，形狀也相同，將二者對齊並接觸，可將金屬框架200貼裝到粘接層121，隨後將臨時支撐板300剝離，並去除金屬框架200上的粘接層301，即完成了金屬框架200的貼裝。
在該步驟中，優選的，透過在載板117和金屬框架200上預先形成的對準標記（該標記在圖中未示出），將金屬框架200對準到載板117上，透過粘接層301將金屬框架200粘貼到載板117上。
另外，也可以透過臨時支撐板300上的粘接層301將金屬箔或者金屬片貼裝到臨時支撐板300，然後將金屬箔或者金屬片蝕刻為希望的圖案，形成被刻圖的金屬框架200，再將金屬框架200轉移到載板117上。
將金屬框架200朝向載板117的一面定義為金屬框架正面，朝離載板117的一面定義為金屬框架背面。金屬結構正面和金屬結構背面、金屬單元正面和金屬單元背面、金屬特徵正面和金屬特徵背面也依此定義。
圖 10示出了步驟 S5中將晶粒113設置到載板117上的實施方式。
由於在載板正面1171上的粘接層121上已經粘貼了金屬框架200，在圖10中體現為連接墊201，所以繼續粘貼晶粒113的時候，要保證晶粒113不接觸到金屬框架200，本公開中是將晶粒113粘貼在金屬框架200的空位202中，可選的一個空位202對應一個晶粒113或一個空位202對應多個晶粒113。優選的，在載板117上設置晶粒113排布的位置標記，標識可採用雷射、機械刻圖等方式在載板117上形成，同時晶粒113上也設置有對位元標識，以在粘貼時與載板117上的粘貼位置瞄準對位。圖10僅為示例圖，圖10中僅僅示出了粘貼在載板117的粘接層121上的晶粒113的形式為如圖6a所示出的具有保護層107和保護層開口的晶粒113；粘貼在載板117的粘接層121上的晶粒還可以為圖6b中所示出的具有晶圓導電層130和保護層107以及保護層開口109的晶粒形式，也可以為圖6c中所示出的具有晶圓導電層130和保護層107的晶粒形式。同時，粘貼在粘接層121上的金屬框架200還可以為如圖8a所示出的僅僅切割但未去除連桿203的金屬框架200，也可以為具有完整的連桿203的金屬框架200。
如圖10所示，一個金屬單元對應一個晶粒113，載板117上的晶粒113的數量與載板117上的金屬單元數量相同，晶粒113的排列方式與金屬單元在載板117上的排列方式相對應。金屬單元的數量和排列方式並不限於如圖10所示的方式，而是可根據實際需要進行定制化設計。
此外，一個金屬單元可對應多個晶粒113，多個晶粒113放置在預先確定的空位202中，特別是多個晶粒為具有不同功能的多個晶粒，按照實際產品的需求排布在載板117上的金屬單元中，並進行封裝，在完成封裝後，再切割成多個封裝體；由此一個封裝體包括多個晶粒以形成多晶片模組（multi-chip module，MCM），而多個晶粒的位置可以根據實際產品的需要進行自由設置。
圖9-10中示出的安裝順序為，首先將金屬框架200安裝到載板117上，然後再安裝晶粒113到載板117上，但是這裡僅是示例性的，也可以為首先將晶粒113安裝到載板117上，然後再安裝金屬框架200到載板117上。
步驟S6，在載板117上形成塑封層123。
如圖11所示，塑封層123覆蓋在整個載板117上，用於包封住全部晶粒113和金屬框架200，在圖11中體現為連接墊201，以重新構造一平板結構，以便在將載板117剝離後，能夠繼續在重新構造的該平板結構上進行接下來的封裝步驟。
將塑封層123與載板正面1171或粘接層121接觸的一面定義為塑封層正面1231。將塑封層123背離載板正面1171或粘接層121的一面定義為塑封層背面1232。
優選的，塑封層正面1231和塑封層背面1232基本上呈平板狀，且與載板正面1171平行。
塑封層123可採用漿料印刷、注塑成型、熱壓成型、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、或其它合適的成型方式。塑封層123可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF (Ajinomoto buildup film)或具有合適填充物的其它聚合物。
在一實施例中，塑封層123採用有機/無機複合材料採用模壓成型的方式形成。
可選地，在形成塑封層123之前，可以執行一些前處理步驟，例如化學清洗、等離子清洗方式，將晶粒113和金屬框架200表面的雜質去除，以便塑封層123與晶粒113、金屬框架200以及載板117之間能夠連接的更加密切，不會出現分層或開裂的現象。
優選的，塑封層123的熱膨脹係數為3~10 ppm/K；在一個優選實施例中塑封層123的熱膨脹係數為5 ppm/K；在另一個優選實施例中塑封層123的熱膨脹係數為7 ppm/K；在再一個優選實施例中塑封層123的熱膨脹係數為10 ppm/K。
優選的，塑封層123和保護層107具有相同或相近的熱膨脹係數。
將塑封層123的熱膨脹係數選定為3~10 ppm/K且選定和保護層107具有相同或相近的熱膨脹係數，塑封流程的加熱和冷卻過程中，保護層107，塑封層123之間的膨脹收縮程度保持一致，兩種材料不易產生介面應力，低的熱膨脹係數使塑封層，保護層和晶粒的熱膨脹係數接近，使塑封層123，保護層107以及晶粒113的介面結合緊密，避免產生介面層分離。
封裝完成的晶片在使用過程中，常常需要經歷冷熱循環，由於保護層107，塑封層123以及晶粒113的熱膨脹係數相近，在冷熱循環過程中，保護層107和塑封層123以及晶粒113的介面疲勞小，保護層107，塑封層123以及晶粒113之間不易出現介面間隙，使晶片的使用壽命增長，晶片的可應用領域廣泛。
晶粒113和塑封層123熱膨脹係數的差異還會使塑封後的面板模組產生翹曲，由於翹曲現象的產生，使得後續的導電層形成工藝中，難以定位晶粒113在面板模組中的精確位置，對導電層形成工藝產生很大影響。
特別的，在大面板封裝工藝中，由於面板的尺寸較大，即便是輕微的面板翹曲，也會使面板遠離中心的外部四周圍部分的晶粒相對於模塑成型之前，產生較大尺寸的位置變化，所以，在大型面板封裝工藝中，解決翹曲問題成為整個工藝的關鍵之一，翹曲問題甚至限制了面板尺寸的放大化發展，成為大尺寸面板封裝中的技術壁壘。
將保護層107和塑封層123的熱膨脹係數限定在3~10 ppm/K的範圍內，且優選塑封層123和保護層107具有相同或相近的熱膨脹係數，可以有效避免面板模組翹曲的產生，實現採用大型面板的封裝工藝。
同時，在塑封過程中，由於塑封壓力會對晶粒113背部產生方向朝向載板117的壓力，此壓力易於將晶粒113壓入粘接層121，從而使晶粒113在形成塑封層123過程中陷入粘接層121中，在塑封層123形成後，晶粒113和塑封層正面1231不處於同一平面，晶粒113的表面為突出在塑封層正面1231之外，形成一個臺階狀的結構，在後續面板級導電層形成過程中，面板級導電層也相應的會出現臺階狀結構，使得封裝結構不穩定。
當晶粒活性面1131有具有材料特性的保護層107時，可以在塑封壓力下起到緩衝作用，避免晶粒113陷入粘接層121中，從而避免塑封層正面1231臺階狀結構的產生。
為了暴露金屬框架200，還需要將塑封層123打薄，可以透過對塑封層正面1231進行機械研磨或拋光來減薄，塑封層123的厚度減薄至金屬框架200的背面，從而暴露金屬框架200的表面的特徵。如圖12所示，當金屬框架200的厚度比晶粒113厚時，塑封層還可以被繼續打薄至晶粒113的背面，則金屬框架200和晶粒113的背面都被暴露。
步驟S7，剝離載板117形成面板模組150。
剝離載板117後，露出晶粒活性面1131上的保護層107、金屬框架200的下表面以及塑封層正面1231。
載板117分離後，將包覆有晶粒113和金屬框架200的塑封層123結構定義為面板模組150。
步驟S8，形成面板級導電層和介電層129。
在保護層107表面形成面板級導電層，面板級導電層透過晶圓導電層130和/或導電填充通孔124與晶粒活性面1131上的電連接點103連接，並與金屬框架200連接。在面板級導電層上形成介電層129，介電層129用於包覆並保護面板級導電層。面板級導電層和介電層129可以為一層也可以為多層。
如圖13所示，面板級導電層在圖中體現為面板級導電跡線125(panel level trace)，由於圖中示出的工藝流程中還沒有形成導電填充通孔124，可選的，導電填充通孔124和面板級導電跡線125在同一導電層形成步驟中進行。利用圖案化導電層的形成方法形成導電填充通孔124和面板級導電跡線125。導電填充通孔124和面板導電跡線125可以為銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料透過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
至少一部分面板級導電跡線125透過導電填充通孔124和晶粒活性面103上的電連接點103連接並和連接墊201連接，透過面板級導電跡線125和導電填充通孔124將晶粒活性面上的電連接點103引到連接墊201。
圖13中面板級導電跡線125的圖形軌跡僅僅是示例性的，面板級導電跡線125的圖形軌跡根據具體的電路設計進行連接。
可選的，導電填充通孔124和面板級導電跡線125也可以分步驟形成，先形成導電填充通孔124再行成面板級導電跡線125。
當在前的施加保護層步驟中已經形成了導電填充通孔124，可直接進行面板級導電層的形成步驟。
當在前的施加保護層步驟中還未形成保護層開口109，還需要包括一個形成保護層開口109的步驟。
如圖14所示，在面板級導電跡線125上形成介電層129。
使用層壓，塗覆、噴塗、印刷、模塑以及其它等適合方法在面板級導電層表面形成介電層129。
介電層129可以為BCB（苯並環丁烯）、PI（聚醯亞胺）、PBO（聚苯並惡唑）、ABF（Ajinomoto Build up Film）、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、氧化鋁、聚合物基質介電膜、有機聚合物膜；也可以為有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF、或具有合適填充物的其它聚合物；還可以為其它具有相似絕緣和結構特性的材料。在一個優選實施例中介電層129為ABF。介電層129起到保護導電層和絕緣的作用。
如圖14所示，介電層129的高度高於面板級導電跡線125的高度，介電層129將面板級導電跡線125完全包封起來。
由於保護層107的存在，可以在塑封工序結束後直接進行面板級導電層的形成步驟，免於在塑封工序結束後先形成絕緣層後才能進行面板級導電層的形成步驟。
圖13和圖14中示出的面板級導電層和介電層129只有一層，但是可選的，面板級導電層和介電層可以為多層。
面板級導電層和介電層為多層時，形成多層面板級導電層和介電層的步驟為： 在保護層表面形成第一層面板級導電跡線，在第一層面板級導電跡線的電連接點上形成第一層面板級導電凸柱用於和第一層面板級導電跡線連接並將其引出； 在第一層面板級導電跡線和第一層面板級導電凸柱上形成第一層介電層，將第一層面板級導電跡線和第一層面板級導電凸柱包覆住並露出第一層面板級導電凸柱的表面；及 在第一層介電層的表面形成和第一層面板級導電凸柱連接的第二層面板級導電跡線，再透過第二層介電層將第二層面板級導電跡線完全包覆住。
此時形成了具有兩層面板級導電層和介電層的封裝結構。
以此類推可以形成多層面板級導電層和介電層的封裝結構。
面板級導電層和介電層為多層時，形成多層面板級導電層和介電層的步驟還可以為： 在保護層表面形成第一層面板級導電跡線； 在第一層面板級導電跡線上形成第一層介電層，第一層介電層的厚度大於第一層面板級導電跡線的厚度，將其完全包覆起來； 在第一層介電層上利用雷射圖案化或者光刻的方式形成開口，開口形成在第一層面板級導電跡線的電連接點上，將第一層面板級導電跡線的電連接點裸露出來； 利用導電材料填充開口並在第一層介電層上和填充的開口的相應位置處形成第二層面板級導電跡線；及 在第二層面板級導電跡線上形成第二層介電層，第二層介電層的厚度比第二層面板級導電跡線的厚度厚，透過第二層介電層將第二層面板級導電跡線完全包覆住。
此時形成了具有兩層面板級導電層和介電層的封裝結構。
以此類推可以形成多層面板級導電層和介電層的封裝結構。
當金屬框架200的每一個金屬單元對應多個晶粒113，特別是具有不同功能的多個晶粒時，封裝成為具有金屬特徵的多晶片封裝模組，多個晶粒的面板級導電層的圖案化設計根據實際產品的電連接需要進行設計。封裝成型的晶片結構如圖29e所示。
在步驟 S8，在晶粒113的保護層107表面形成面板級導電層和介電層129的步驟中，圖13和圖14示出了，採用如圖6a中所示的晶粒113進行封裝，可以理解的，也可以採用圖6b中所示出的晶粒進行封裝，利用導電材料填充保護層開口109形成導電填充通孔124，至少一部分導電填充通孔124和晶圓導電跡線106連接，將晶圓導電跡線106從保護層107中引出，在保護層107表面形成面板級導電跡線125，優選的，導電填充通孔124和面板級導電跡線125在同一金屬層形成步驟中形成。至少一部分面板級導電跡線125和至少一部分導電填充通孔124連接，並和至少一部分金屬框架200的連接墊201連接，晶粒活性面1131上的電連接點103透過晶圓導電層130，導電填充通孔124以及面板級導電跡線125引至金屬框架200的連接墊201，再透過連接墊201和外界實現電連接。可以理解的，也可以採用圖6c中所示出的晶粒進行封裝，在保護層107表面形成面板級導電跡線125，至少一部分面板級導電跡線125與晶圓導電凸柱111連接，並和至少一部分金屬框架200連接，晶粒活性面1131上的電連接點103透過晶圓導電層130和面板級導電層引至金屬框架200的連接墊201和外界實現電連接。
步驟S9，切割形成多個晶片500。
如圖15所示，切割分離出封裝單體形成封裝完成的晶片，可以利用機械或雷射進行切割。
當被塑封的金屬框架200為如圖8a所示出的包含連桿203的金屬框架200時，切割分離時，需要在連桿203的週邊進行切割以去除連桿203，使封裝完成形成的封裝晶片500中不包括連桿，從而使金屬框架200的金屬單元中各個金屬特徵都是獨立的。
優選的，在切割分離步驟之前或者之後，在晶粒背面1132和/或裸露出的金屬框架表面可選的採用電鍍、無電極電鍍或其他合適的方法形成一層表面處理層131。例如採用鎳鈀金鍍（ENEPIG）、錫鍍（Tin）。
可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將晶粒背面1132和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
本公開實施例2與實施例1的區別主要是金屬框架200的結構，其他相同的部分不再贅述，在本實施例中僅描述與實施例1不同的部分。
圖16示出了本公開實施例2中金屬框架200的結構圖，在實施例1中金屬框架200的金屬特徵為連接墊201的基礎上，實施例2中，金屬框架200的金屬特徵還包括用於散熱的散熱結構，散熱結構在圖16中體現為散熱墊207，散熱墊207可在條件允許的情況下面積儘量大以提高散熱效果，其形狀也不僅僅限於如圖所示的矩形，也可以使正方形或者其它形狀，散熱墊207的數量也不局限為一個，可以根據需要為兩個或者更多個。為了使散熱墊207不脫離金屬框架200，散熱墊207和與金屬框架200的外輪廓保留一條或者多條連桿203，以保障在轉移金屬框架200過程中散熱墊207與金屬框架200相連在一起。如果按照實施例1所描述的方式，首先將金屬固定到臨時支撐板300後再形成金屬框架200，則不需要形成連桿203，這在本實施例中也適用。
在轉移金屬框架200的時候，可以如實施例1中所描述的方式，利用臨時支撐板300和/或粘接層301來運送金屬框架200。在將金屬框架200粘貼到臨時支撐板300上後，可以切割連桿203，將金屬框架200分開，或者將連桿203從金屬框架200中分離去除，從而使金屬框架200中的金屬單元分離。
實施例2中保護層形成步驟為：參見圖3a-3b，在晶圓活性面1001上施加保護層107；在保護層107表面形成保護層開口109。至少一部分保護層開口109形成在晶圓活性面1001上的電連接點103相對應的位置處和/或晶圓活性面1001上的散熱位置處，將電連接點103和散熱位置暴露出來。散熱位置可以為電連接點103處，因為電連接點處常常會有積累的熱量需要散出，圖3b僅僅示出了散熱位置在電連接點103處的情況，但是，圖3b僅是示例性的，散熱位置也可以在除了電連接點103之外的其它需要散熱的位置處。
優選的，保護層開口109和晶圓活性面1001上的電連接點103和/或散熱位置之間一一對應。
可選的，至少一部分保護層開口109中的每一個保護層開口109對應多個電連接點103和/或散熱位置。
可選的，至少一部分電連接點103和/或散熱位置對應多個保護層開口109。
可選的，在保護層開口109中填充導電材料形成導電填充通孔124，此步驟也可以塑封過程之後再進行。
保護層開口的形成步驟也可以在塑封過程之後再進行。
另一可選的在晶圓活性面1001施加保護層107的工藝步驟參見圖4a-4c：
如圖4a所示，在晶圓活性面1001上形成晶圓導電層130。晶圓導電層130在圖4a中體現為晶圓導電跡線106。
至少一部分晶圓導電跡線106與晶圓活性面1001上的至少一部分電連接點103連接。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分中的多個電連接點103彼此互連並引出。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分電連接點103單獨引出。
雖未在圖中示出，但是可以理解的，晶圓導電跡線106將晶圓活性面1001上的一部分電連接點103單獨引出並且將晶圓活性面1001上的另一部分電連接點103彼此互連並引出。
至少一部分晶圓導電跡線106與晶圓活性面1001上的至少一部分散熱位置相對應。
圖4a僅僅示出了散熱位置在電連接點103處的情況，但是，圖4a僅是示例性的，散熱位置也可以在除了電連接點103之外的其它需要散熱的位置處。
如圖4b所示，在晶圓活性面1001和晶圓導電跡線106上施加保護層107。
如圖4c所示，在保護層107表面形成保護層開口109。
至少一部分保護層開口109位置為和晶圓導電跡線106相對應，透過保護層開口109將晶圓導電跡線106暴露出來。
可選的，在保護層開口109中填充導電材料形成導電填充通孔124，此步驟也可以在塑封過程之後再進行。
保護層開口的形成步驟也可以在塑封過程之後再進行。
再一可選的在晶圓活性面1001施加保護層107的工藝步驟參見圖5a至圖5c。
在晶圓活性面1001上形成晶圓導電層130，晶圓導電層130為晶圓導電跡線106和/或晶圓導電凸柱111。
如圖5a所示，在晶圓活性面1001上形成晶圓導電跡線106。
至少一部分晶圓導電跡線106與晶圓活性面1001上的至少一部分電連接點103連接。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分中的多個電連接點103彼此互連並引出。
可選的，晶圓導電跡線106將晶圓活性面1001上的至少一部分電連接點103單獨引出。
雖未在圖中示出，但是可以理解的，晶圓導電跡線106將晶圓活性面1001上的一部分電連接點103單獨引出並且將晶圓活性面1001上的另一部分電連接點103彼此互連並引出。
至少一部分晶圓導電跡線106與晶圓活性面1001上的至少一部分散熱位置相對應。
圖5a僅僅示出了散熱位置在電連接點103處的情況，但是，圖5a僅是示例性的，
如圖5b所示，在晶圓導電跡線106的焊墊或連接點上形成晶圓導電凸柱111。
如圖5c所示，在晶圓導電層130上施加保護層107。
實施例2中的保護層形成步驟中導電層、保護層的形成方法以及材質，保護層開口的形狀以及形成方法等都與實施例1中相同，在此不再贅述。
切割按照上述方法施加過保護層的晶圓100形成晶粒113。
圖17中示出了在載板117上設置了晶粒113、金屬框架200，其設置的步驟與實施例1描述的方法類似。其中圖17中的金屬框架200的連桿203是經過切割處理，將金屬框架200分離成若干部分，但並未去除金屬框架200的連桿203，可選的，也可以將連桿203從金屬框架200中去除。圖17中示出的晶粒113形式為圖6b中的包括晶圓導電層130和保護層開口109的晶粒113形式。但是圖17僅僅是示例性的，排布在載板117上的晶粒113形式也可以為如圖6a或如圖6c所示的晶粒形式。
圖18示出了，在載板117上形成塑封層123包封住全部晶粒113和金屬框架200，並重新構造一平板結構，然後打薄塑封層123暴露金屬框架200，剝離載板117形成面板模組150，其方法和步驟也和實施例1中描述的類似。
圖19示出了形成面板級導電層和介電層129。
在保護層107表面形成面板級導電層，在圖19中，面板級導電層體現為面板級導電跡線125，由於圖中示出的工藝流程中還沒有形成導電填充通孔124，故而需要利用導電填充材料填充保護層開口109形成和晶圓導電跡線106連接的導電填充通孔124，可選的，導電填充通孔124和面板級導電跡線125在同一導電層形成步驟中進行。
至少一部分面板級導電跡線125透過導電填充通孔124和至少一部分晶圓導電跡線106連接從而和晶粒活性面1131上的電連接點1131進行連接，並和金屬單元中的連接墊201連接，透過面板級導電跡線125和導電填充通孔124以及晶圓導電層130將晶粒活性面上的電連接點103連接到連接墊201。
至少一部分面板級導電跡線125透過導電填充通孔124和至少一部分晶圓導電跡線106連接從而和晶粒活性面1131上的散熱位置進行連接，並和金屬單元中的散熱墊207進行連接，由於金屬的導電材料也是熱的良導體，熱量可以透過晶圓導電層130、導電填充通孔124以及面板級導電層傳遞到散熱墊207，再透過散熱墊207向外界散出。當然，可以理解的，也可以將散熱位置處設置僅僅為導熱材料，利用導熱材料將熱量傳遞到散熱墊207。
圖19中面板級導電跡線125的圖形軌跡僅僅是示例性的，面板級導電跡線125的圖形軌跡根據具體的電路設計進行連接。
當在前的施加保護層步驟中已經形成了導電填充通孔124，可直接進行面板級導電層的形成步驟。
當在前的施加保護層步驟中還未形成保護層開口109，還需要包括一個形成保護層開口109的步驟。
接下來，在面板級導電層上形成介電層129。
面板級導電層和介電層129可以為一層也可以為多層。
面板級導電層和介電層129的材料以及形成方法如實施例1中類似。
圖19示出了，在面板級導電層和介電層129的形成步驟中，採用如圖6b中所示的晶粒113進行封裝，可以理解的，也可以採用圖6a中所示出的晶粒進行封裝，利用導電材料填充保護層開口109形成和電連接點103和/或散熱位置連接的導電填充通孔124；在保護層107表面形成面板級導電跡線125，至少一部分面板級導電跡線125與電連接點103對應的導電填充通孔124連接，並和至少一部分金屬框架200的連接墊201連接，晶粒活性面1131上的電連接點103透過導電填充通孔124以及面板級導電跡線125引至金屬框架200的連接墊201，再透過連接墊201和外界實現電連接。至少一部分面板級導電跡線125和至少一部分與散熱位置對應的導電填充通孔124連接，散熱位置可以為電連接點103的位置，也可以為除電連接點103以外的其他位置，並和至少一部分金屬框架200的散熱墊207連接，將熱量透過散熱墊207散至外界。可以理解的，也可以採用圖6c中所示出的晶粒進行封裝。
如圖20所示，切割分離出封裝單體形成封裝完成的晶片，可以利用機械或雷射進行切割。
圖20中的金屬框架200包含連桿203，切割分離時，需要在連桿203的週邊進行切割以去除連桿203，使封裝完成形成的封裝晶片500中不包括連桿，從而使金屬框架200的金屬單元中各個金屬特徵都是獨立的。
優選的，在切割分離步驟之前或者之後，在晶粒背面1132和/或裸露出的金屬框架表面可選的採用電鍍、無電極電鍍或其他合適的方法形成一層表面處理層131。例如採用鎳鈀金鍍（ENEPIG）、錫鍍（Tin）。
可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將晶粒背面1132和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
該實施例2的方案與實施例1相比，由於增加了散熱結構散熱墊207，可以借助散熱墊207將晶片使用過程中產生的熱量及時散出。
本公開實施例3與實施例1的區別主要是金屬框架200的結構，其他相同的部分不再贅述，在本實施例中僅描述與實施例1不同的部分。
保護層107的形成步驟和實施例1中類似，在此不再贅述。
圖21示出了本公開實施例3中金屬框架200的結構圖，在實施例1中金屬框架200的金屬特徵為連接墊201的基礎上，實施例3中，金屬框架200的金屬特徵還包括用於散熱的散熱結構，散熱結構在圖21中體現為背面散熱片205，雖未在圖中示出，但是可選的，散熱結構還可以體現為背面散熱片外加散熱墊。如圖21所示，背面散熱片205利用連桿203和金屬框架200連為一個整體，以保障在轉移金屬框架200過程中背面散熱片205與金屬框架200相連在一起。背面散熱片205是透過對金屬進行半蝕刻（或沖壓）形成，也可以理解為是從金屬的下表面減薄一部分，由於在蝕刻（或沖壓）過程中保留了上表面，即背面散熱片507，去除了下表面，形成的空白區域，此空白區域為放置晶粒113的空位202。將背面散熱片205和金屬框架200連接在一起的連桿203未經過半蝕刻（或沖壓）處理，其厚度和金屬片的厚度一樣，連桿203除了將背面散熱片205和金屬框架200連接在一起以外，其還可以在背面散熱片205施加到晶粒背面1132時對背面散熱面205起到支撐作用，使其保持水準，不易傾斜。圖21中示出了與背面散熱片205連接的連桿203數量為2，但是可選的數量還可以為4，即背面散熱片205的四個角都與連桿203連接，也可以為其它任何數量。當晶粒113被容納到空位202中時，晶粒背面1002和背面散熱片205相接觸，用於散熱。
圖22示出了將晶粒113排布在載板117上，在晶粒背面1132施加導熱材料209，晶粒113透過導熱材料209與背面散熱片相連接，導熱材料209優選為液態物質或膏狀位置，降低了傳熱的介面阻力。
圖23示出了將金屬框架200粘接到載板117上，晶粒背面1132透過導熱材料209與背面散熱片205相連接，封裝後形成的晶片在使用過程中產生的熱量透過導熱材料209和背面散熱片205向外界散出。金屬框架200施加到載板117的過程也可以如實施例1中透過臨時支撐板轉移。
圖24示出了塑封層123的施加步驟和面板級導電層以及介電層129的形成步驟，其步驟與實施例1所描述類似，不再贅述。
可選的，根據電路的具體設計，可以利用導電結構，在圖24中體現為晶片級導電層和面板級導電層，將晶粒活性面上背面接地（back grounding）的電連接點103和背面散熱片20電連接，實現利用背面散熱片205背面接地。
圖25示出了切割分離出封裝單體形成封裝完成的晶片。
優選的，在切割分離步驟之前或者之後，在晶粒背面1132和/或裸露出的金屬框架表面可選的採用電鍍、無電極電鍍或其他合適的方法形成一層表面處理層131。例如採用鎳鈀金鍍（ENEPIG）、錫鍍（Tin）。
當沒有利用導電結構實現晶片背面接地（back grounding）時，可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將背面散熱片205和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：透過導電結構和晶粒活性面上背面接地的電連接點連接的連接墊）。此時，背面散熱片205透過導熱材料209施加在晶粒背面的導熱材料209為可以導電的材料，例如金屬導熱膠。
本公開實施例4與實施例1的區別主要是在塑封步驟之前，在晶片的背面形成金屬層，其他相同的部分不再贅述，在本實施例中僅描述與實施例1不同的部分。
圖26示出了本公開實施例4中在晶圓100的晶圓背面1002形成金屬層210，金屬層210可選的為一層或多層的鋁、錫、鎳、金、銀、鉛、鉍、銅，及其組合，優選為銅，利用電鍍、無電極電鍍、濺鍍或者其它合適的方式形成。
在晶圓100的晶圓活性面1001形成保護層，保護層107的形成步驟和實施例1中類似，在此不再贅述。將形成有金屬層210和保護層107的晶圓100切割分離成具有金屬層210和保護層107的晶粒113。
可選的，金屬層210的形成步驟在保護層107形成步驟或者切割分離步驟之後進行。
接下來將晶粒113和金屬框架200排布在載板117上，在載板117上形成塑封層123。
圖27示出了形成用於包封住載板117上的晶粒113和金屬框架200的塑封層123，以及形成面板級導電層和介電層129，所述步驟與實施例1所描述類似，不再贅述。圖27僅為示例圖，圖27中僅僅示出了晶粒113的形式為如圖6a所示出的具有保護層107和保護層開口的晶粒113；晶粒113還可以為如圖6b中所示出的具有晶圓導電層130和保護層107以及保護層開口109的晶粒形式，也可以為如圖6c中所示出的具有晶圓導電層130和保護層107的晶粒形式。同時，金屬框架200還可以為具有散熱墊207的金屬框架。將晶粒背面1132的金屬層表面和金屬特徵背面透過打薄塑封層從塑封層背面暴露出來。
優選的，根據設計，將晶粒背面1132的金屬層和至少一個金屬特徵透過導電材料電連接起來，所述材料可選的為導電膠211。此時，晶粒背面1132的金屬層和整個金屬框架為電連接狀態。接下來的步驟中當採用電鍍形成表面處理層時，金屬層和金屬框架可以形成電流導通的電連接通路，從而不需要種子層就可以在金屬層表面以及金屬框架背面形成表面處理層。在這種情況下，金屬框架中應當保留連桿203。
在一些實施例中，導電膠211還可以設置為能夠實現晶片500背面接地（back grounding），即導電膠211根據電路的具體設計將晶粒背面的金屬層210和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
如圖28所示，切割分離出封裝單體形成封裝完成的晶片。
優選的，在切割分離步驟之前或者之後，在晶粒背面1132和/或裸露出的金屬框架表面可選的採用電鍍、無電極電鍍或其他合適的方法形成一層表面處理層131。例如採用鎳鈀金鍍（ENEPIG）、錫鍍（Tin）。當採用電鍍的方法形成表面處理層131時，由於導電膠211的存在將晶粒背面的金屬層和金屬框架電連接為一體，形成電鍍時電鍍電流導通的整體，所以不用形成種子層就可以直接進行電鍍步驟。
該實施例4的方案與實施例1相比，在晶粒113背面增加了金屬層210，金屬層可以強化散熱，使晶片使用過程中產生的熱量及時散出；並且結合導電膠211使表面處理層的形成步驟更加簡易。
根據本公開的另一方面，還提供一種晶片結構，該結構優選透過上面描述的本公開的方法進行製造，但並不僅僅局限於上述方法。
圖29a、29b、29c、29d、29e是根據本公開示例性實施例提供的封裝方法得到的晶片結構的示意圖。如圖所示，一種晶片500，包括：至少一個晶粒113；保護層107；金屬單元，金屬單元包括至少一個金屬特徵；塑封層123，用於包封晶粒113和金屬單元；其中晶片結構透過至少一個金屬特徵與外部電路進行連接。
在一些實施例中，晶片500還包括導電結構，金屬單元上的至少一個金屬特徵透過導電結構與晶粒113相連。在一些實施例中，金屬特徵包括連接結構和/或散熱結構。
具體的，如圖29a所示，金屬特徵為連接結構，連接結構體現為連接墊201，晶片500透過至少一個連接墊201與外部電路進行連接。
圖29a中示出，導電結構包括導電填充通孔124和面板級導電層，在圖中體現為面板級導電跡線125，面板級導電層也可以為面板級導電跡線125和面板級導電凸柱，面板級導電層可以為如圖所示出的一層，也可以為多層；導電填充通孔124為利用導電材料填充保護層開口所形成，至少一部分導電填充通孔124和電連接點103連接；面板級導電層形成在保護層107表面和塑封層正面1231，至少一部分面板級導電層和導電填充通孔124連接並和連接墊201連接，保護層107表面、塑封層正面1231以及連接墊201正面齊平。
在一些實施例中，導電填充通孔124具有導電填充通孔下表面和導電填充通孔上表面，導電填充通孔下表面與導電填充通孔上表面的面積之比為60%-90%。
在一些實施例中，導電填充通孔下表面和絕緣層105之間具有空隙，優選的，導電填充通孔下表面處於電連接點103接近中央位置處。
在一些實施例中，電連接點103上形成有導電覆蓋層。
圖29a僅是示例性的，導電結構也可以為包括晶圓導電層130，導電填充通孔124以及面板級導電層，導電結構還可以為包括晶圓導電層130和面板級導電層。
晶粒背面1132和金屬單元背面，具體的為連接墊背面，從塑封層背面1232暴露，從塑封層背面1232暴露出的部分具有表面處理層131。可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將晶粒背面1132和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
晶片500還包括包覆面板級導電層的介電層129，最外層的介電層129將面板級導電層完全包覆。
如圖29b所示，金屬特徵為連接結構和散熱結構，連接結構體現為連接墊201，晶片500透過至少一個連接墊201與外部電路進行連接；散熱結構體現為散熱墊207。
圖29b中示出，導電結構包括晶圓導電層130，在圖中體現為晶圓導電跡線106，導電填充通孔124以及面板級導電層，面板級導電層在圖中體現為面板級導電跡線125，面板級導電層也可以為面板級導電跡線125和面板級導電凸柱，面板級導電層可以為如圖所示出的一層，也可以為多層；至少一部分晶圓導電層130和電連接點103和/或散熱位置連接；導電填充通孔124為利用導電材料填充保護層開口109所形成；至少一部分導電填充通孔124和晶圓導電層連接；面板級導電層形成在保護層107表面和塑封層正面1231，至少一部分面板級導電層和導電填充通孔124連接並和金屬單元連接，保護層107表面、塑封層正面1231以及金屬單元正面齊平。
在一些實施例中，至少一部分晶圓導電層130將多個電連接點103彼此互連並引出，在另一些實施例中，至少一部分晶圓導電層130將電連接點103單獨引出。
可選的，晶圓導電層130與電連接點103的單個接觸區域的接觸面積小於晶圓導電層130與導電填充通孔124的單個接觸區域的接觸面積。
導電填充通孔具有導電填充通孔下表面和導電填充通孔上表面，可選的，導電填充通孔下表面的面積小於導電填充通孔上表面的面積。
圖29b僅是示例性的，導電結構也可以為包括導電填充通孔124以及面板級導電層；導電結構還可以為包括晶圓導電層130和面板級導電層。
晶粒背面1132和金屬單元背面，具體的為連接墊背面和散熱墊背面，從塑封層背面1232暴露，從塑封層背面1232暴露出的部分具有表面處理層131。可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將晶粒背面1132和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
晶片500還包括包覆面板級導電層的介電層129，最外層的介電層129將面板級導電層完全包覆。
如圖29c所示，金屬特徵為連接結構和散熱結構，連接結構體現為連接墊201，散熱結構體現為背面散熱片205，可選的，背面散熱片205透過導熱材料209施加在晶粒背面。晶片500透過至少一個連接墊201與外部電路進行連接。在一些實施例中，散熱結構可以為散熱墊207和背面散熱片205。
圖29c中示出，導電結構包括晶圓導電層130和面板級導電層，在圖中體現為面板級導電跡線125，面板級導電層也可以為面板級導電跡線125和面板級導電凸柱，面板級導電層可以為如圖所示出的一層，也可以為多層；晶圓導電層包括晶圓導電跡線106和晶圓導電凸柱111；至少一部分晶圓導電跡線106和電連接點103和/或散熱位置連接；至少一部分晶圓導電凸柱111形成於晶圓導電跡線106上；面板級導電層形成在保護層107表面和塑封層正面1231，至少一部分面板級導電層和晶圓導電凸柱111連接並和金屬單元連接，保護層107表面、塑封層正面1231以及金屬單元正面齊平。
在一些實施例中，至少一部分晶圓導電跡線106將電連接點103單獨引出；在另一些實施例中，至少一部分晶圓導電跡線106將多個電連接點103彼此互連並引出。
可選的，晶圓導電層為晶圓導電凸柱111，至少一部分晶圓導電凸柱和電連接點103和/或散熱位置連接。
圖29c僅是示例性的，導電結構也可以為包括導電填充通孔124以及面板級導電層，導電結構還可以為包括晶圓導電層130，導電填充通孔124以及面板級導電層。
可選的，根據電路的具體設計，可以利用導電結構將晶粒活性面上背面接地（back grounding）的電連接點103和背面散熱片20電連接，實現利用背面散熱片205背面接地。
晶粒背面1132和金屬單元背面，具體的為背面散熱片205背面，從塑封層背面1232暴露，從塑封層背面1232暴露出的部分具有表面處理層131。當沒有利用導電結構實現晶片背面接地（back grounding）時，可選的，表面處理層131還可以設置為能夠實現晶片500背面接地（back grounding），即表面處理層131根據電路的具體設計將背面散熱片205和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：透過導電結構和晶粒活性面上背面接地的電連接點連接的連接墊）。此時，背面散熱片205透過導熱材料209施加在晶粒背面的導熱材料209為可以導電的材料，例如金屬導熱膠。
晶片500還包括包覆面板級導電層的介電層129，最外層的介電層129將面板級導電層完全包覆。
根據例如圖29a和圖29b中所示出的結構，可選的，晶粒背面1132還可以為具有金屬層210，金屬層210表面從塑封層背面1232暴露。金屬特徵具有金屬特徵背面，金屬特徵背面從塑封層背面1232暴露。優選的，金屬層201表面和至少一個金屬特徵背面透過導電膠211連接。
在一些實施例中，導電膠211還可以設置為能夠實現晶片500背面接地（back grounding），即導電膠211根據電路的具體設計將晶粒背面的金屬層210和特定連接背面接地的連接墊201電連接在一起（特定連接背面接地的連接墊即為：連接墊透過導電結構和晶粒活性面上背面接地的電連接點連接）。
具有金屬層210和導電膠211的封裝結構的一些實施例如圖29d所示。
根據例如圖29a、圖29b和圖29c中所示出的結構，可選的，晶片結構中具有多個晶粒113，優選的，多個晶粒113為具有不同功能的晶粒113，多個晶粒113之間根據產品設計進行電連接。具有多個晶粒113的封裝結構的一個實施例如圖29e所示。
在晶片結構中，優選的，保護層107的楊氏模數為以下任一數值範圍或數值：1000~20000 MPa、1000~10000 MPa、4000~8000 MPa、1000~7000 MPa、4000~7000 MPa、5500 MPa。
該保護層107質軟，具有良好的柔韌性和彈性，對其表面形成的面板導電層具有足夠的支撐，尤其適用於對大電通量的薄型晶粒的封裝。
在一些實施例中，保護層107的材料為有機/無機複合材料。優選的，採用在有機材料中添加無機顆粒的有機/無機複合材料，會使有機材料的材料學性能得到改性，使材料兼具有機材料和無機材料的特點。
在一些實施例中，保護層107的厚度為以下任一數值範圍或數值：15~50μm、20~50μm、35μm、45μm、50μm。該厚度範圍保證了保護層107能夠提供足夠的緩衝和支撐。
在一些實施例中，保護層107的熱膨脹係數為以下任一數值範圍或數值：3~10 ppm/K、5 ppm/K、7 ppm/K、10 ppm/K。
在一些實施例中，塑封層123的熱膨脹係數為以下任一數值範圍或數值：3~10 ppm/K、5 ppm/K、7 ppm/K、10 ppm/K。
在一些實施例中，保護層107和塑封層123具有相同或相近的熱膨脹係數。免於在保護層107、塑封層123和晶粒113之間的介面積累介面疲勞，使封裝後的晶片具有耐久性，延長晶片使用壽命。
圖30為晶片500在使用時的一個示例性示意圖，在使用過程中透過至少一個金屬特徵，圖中體現為連接墊201，將晶片500連接到電路板或基板400上。
本公開中晶片結構可以取代打線接合（wire bonding）的結構。和打線接合的封裝結構相比，本公開具有封裝過程簡單，免除了打線接合結構中的引線之間信號的相互干擾，免除了引線在晶片工作的時候由於振動發出的噪音。並且利用連接結構取代引線結構，更適用於大電通量的晶片封裝。
以上所述的具體實施例，其目的是對本公開的技術方案和技術效果進行進一步的詳細說明，但是本領域技術人員將理解的是，以上所述具體實施例並不用於限制本公開，凡在本公開的發明思路之內所做的任何修改、等效置換、改進等，均應包含在本公開的保護範圍之內。
100‧‧‧晶圓 1001‧‧‧晶圓活性面 1002‧‧‧晶圓背面 103‧‧‧電連接點 105‧‧‧絕緣層 106‧‧‧晶圓導電跡線 107‧‧‧保護層 109‧‧‧保護層開口 109a‧‧‧保護層開口下表面 109b‧‧‧保護層開口上表面 109c‧‧‧保護層開口側壁 111‧‧‧導電凸柱 113‧‧‧晶粒 113a‧‧‧晶粒 113b‧‧‧晶粒 1131‧‧‧晶粒活性面 1132‧‧‧晶粒背面 117‧‧‧載板 1171‧‧‧載板正面 1172‧‧‧載板背面 121‧‧‧粘接層 123‧‧‧塑封層 1231‧‧‧塑封層正面 1232‧‧‧塑封層背面 124‧‧‧導電填充通孔 125‧‧‧面板級導電跡線 127‧‧‧導電凸柱 129‧‧‧介電層 130‧‧‧晶圓導電層 131‧‧‧表面處理層 150‧‧‧面板模組 200‧‧‧金屬框架 201‧‧‧連接墊 202‧‧‧空位 203‧‧‧連桿 205‧‧‧背面散熱片 207‧‧‧散熱墊 209‧‧‧導熱材料 300‧‧‧臨時支撐板 301‧‧‧粘接層 400‧‧‧基板 500‧‧‧晶片 S1-S9‧‧‧步驟
圖1是根據本公開示例性實施例提出的晶片封裝方法的流程圖； 圖2至圖15是根據本公開一示例性實施例提出的晶片封裝方法的流程示意圖； 圖16至圖20是根據本公開另一示例性實施例提出的晶片封裝方法的流程示意圖； 圖21至圖25是根據本公開再一示例性實施例提出的晶片封裝方法的流程示意圖； 圖26至圖28是根據本公開又一示例性實施例提出的晶片封裝方法的流程示意圖； 圖29a、29b、29c、29d、29e是根據本公開示例性實施例提供的利用上述封裝方法得到的晶片結構的示意圖； 圖30是根據本公開示例性實施例中封裝晶片在使用時的示意圖。
103‧‧‧電連接點
105‧‧‧絕緣層
107‧‧‧保護層
113‧‧‧晶粒
1131‧‧‧晶粒活性面
1132‧‧‧晶粒背面
123‧‧‧塑封層
1231‧‧‧塑封層正面
1232‧‧‧塑封層背面
124‧‧‧導電填充通孔
125‧‧‧面板級導電跡線
129‧‧‧介電層
131‧‧‧表面處理層
200‧‧‧金屬框架
201‧‧‧連接墊
500‧‧‧晶片

Claims (10)

  1. 一種晶片結構，包括： 至少一個晶粒； 一保護層； 一金屬單元，該金屬單元包括至少一個金屬特徵； 一塑封層，用於包封該晶粒和該金屬單元；及 其中該晶片結構透過至少一個該金屬特徵與外部電路進行連接。
  2. 如請求項1所述的晶片結構，該晶片結構還包括一導電結構，該金屬單元上的至少一個該金屬特徵透過該導電結構與該晶粒相連。
  3. 如請求項2所述的晶片結構，該導電結構包括導電填充通孔和面板級導電層；該導電填充通孔為利用導電材料填充保護層開口所形成，至少一部分該導電填充通孔和電連接點和/或散熱位置連接；該面板級導電層形成在保護層表面和塑封層正面，至少一部分該面板級導電層和導電填充通孔連接並和金屬單元連接，該保護層表面、該塑封層正面以及金屬單元正面齊平。
  4. 如請求項1-3任一項所述的晶片結構，該金屬特徵包括連接結構和/或散熱結構；該連接結構包括連接墊；該散熱結構包括散熱墊。
  5. 如請求項4所述的晶片結構，該散熱結構還包括背面散熱片，該背面散熱片透過導熱材料施加在晶粒背面。
  6. 如請求項1-3任一項所述的晶片結構，晶粒背面施加有金屬層，金屬層表面從塑封層背面暴露。
  7. 如請求項6所述的晶片結構，該金屬特徵具有金屬特徵背面，該金屬特徵背面從塑封層背面暴露，該金屬層表面和至少一個該金屬特徵背面透過導電膠連接。
  8. 如請求項1-3任一項所述的晶片結構，晶粒背面和金屬單元背面從塑封層背面暴露，所述從塑封層背面暴露出的部分具有表面處理層。
  9. 如請求項1-3任一項所述的晶片結構，該至少一個晶粒為多個晶粒，該多個晶粒為具有不同功能的晶粒，該多個晶粒之間根據產品設計進行電連接。
  10. 如請求項3所述的晶片結構，該晶片結構還包括包覆該面板級導電層的介電層，最外層的該介電層將該面板級導電層完全包覆。
TW108211203U 2019-03-11 2019-08-22 晶片結構 TWM589898U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
SG10201902149Q 2019-03-11
SG10201902149Q 2019-03-11
SG10201902426V 2019-03-19
SG10201902426V 2019-03-19
SG10201905499U 2019-06-14
SG10201905499U 2019-06-14

Publications (1)

Publication Number Publication Date
TWM589898U true TWM589898U (zh) 2020-01-21

Family

ID=69217112

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108211203U TWM589898U (zh) 2019-03-11 2019-08-22 晶片結構
TW108130128A TWI719600B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108130127A TWI772672B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108211204U TWM591703U (zh) 2019-03-11 2019-08-22 晶片結構
TW108130129A TWI783166B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108211205U TWM597984U (zh) 2019-03-11 2019-08-22 晶片結構

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW108130128A TWI719600B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108130127A TWI772672B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108211204U TWM591703U (zh) 2019-03-11 2019-08-22 晶片結構
TW108130129A TWI783166B (zh) 2019-03-11 2019-08-22 晶片封裝方法及晶片結構
TW108211205U TWM597984U (zh) 2019-03-11 2019-08-22 晶片結構

Country Status (2)

Country Link
CN (6) CN110729257A (zh)
TW (6) TWM589898U (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725183B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725180B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725181B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725182B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725091A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN113725086B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725089B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111739805B (zh) * 2020-06-30 2022-12-23 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111883437B (zh) * 2020-07-03 2023-04-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113937011A (zh) * 2020-07-13 2022-01-14 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
TWI829392B (zh) * 2020-10-24 2024-01-11 新加坡商Ｐｅｐ創新私人有限公司 晶片封裝方法及晶片結構
TWI768593B (zh) 2020-12-15 2022-06-21 華泰電子股份有限公司 半導體封裝件及其製法
WO2023004634A1 (zh) * 2021-07-28 2023-02-02 广东省科学院半导体研究所 扇出型封装及扇出型封装的制备方法
CN115692331A (zh) * 2021-07-30 2023-02-03 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN114512464B (zh) * 2022-04-19 2022-08-02 甬矽半导体(宁波)有限公司 扇出型封装结构和扇出型封装结构的制备方法
TWI808835B (zh) * 2022-07-20 2023-07-11 強茂股份有限公司 晶圓級晶片尺寸封裝件及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371841B (en) * 2007-10-31 2012-09-01 Chipmos Technologies Inc Cdim package structure with reticular structure and the forming method thereof
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
CN103337486B (zh) * 2013-05-31 2015-10-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TWI705539B (zh) * 2015-06-26 2020-09-21 新加坡商Ｐｅｐ創新私人有限公司 半導體封裝方法、半導體封裝和堆疊半導體封裝
US9793230B1 (en) * 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US10269720B2 (en) * 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
TWI708361B (zh) * 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
CN107507816A (zh) * 2017-08-08 2017-12-22 中国电子科技集团公司第五十八研究所 扇出型晶圆级多层布线封装结构

Also Published As

Publication number Publication date
CN110729257A (zh) 2020-01-24
CN110729258A (zh) 2020-01-24
CN210182362U (zh) 2020-03-24
TWI772672B (zh) 2022-08-01
CN210200700U (zh) 2020-03-27
TWI783166B (zh) 2022-11-11
TW202034472A (zh) 2020-09-16
TWI719600B (zh) 2021-02-21
TW202034481A (zh) 2020-09-16
TW202034491A (zh) 2020-09-16
CN210182361U (zh) 2020-03-24
CN110729256A (zh) 2020-01-24
TWM597984U (zh) 2020-07-01
TWM591703U (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
TWI772672B (zh) 晶片封裝方法及晶片結構
TWI728434B (zh) 晶片封裝方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US11233028B2 (en) Chip packaging method and chip structure
TWI829392B (zh) 晶片封裝方法及晶片結構
US11114315B2 (en) Chip packaging method and package structure
JP2016167577A (ja) 樹脂封止型半導体装置およびその製造方法
US11610855B2 (en) Chip packaging method and package structure
US20220102254A1 (en) Chip packaging method and chip structure
TW201732962A (zh) 半導體封裝結構及其製作方法