CN110729257A - 芯片封装方法及芯片结构 - Google Patents

芯片封装方法及芯片结构 Download PDF

Info

Publication number
CN110729257A
CN110729257A CN201910741612.9A CN201910741612A CN110729257A CN 110729257 A CN110729257 A CN 110729257A CN 201910741612 A CN201910741612 A CN 201910741612A CN 110729257 A CN110729257 A CN 110729257A
Authority
CN
China
Prior art keywords
layer
metal
conductive
wafer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910741612.9A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pep Innovation Pte Ltd
Original Assignee
Pep Innovation Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pep Innovation Pte Ltd filed Critical Pep Innovation Pte Ltd
Publication of CN110729257A publication Critical patent/CN110729257A/zh
Priority to US16/805,853 priority Critical patent/US11233028B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本公开提供了一种芯片封装方法及芯片结构，芯片封装方法包括：提供晶片，在晶片活性面形成保护层；切割分离所述晶片形成裸片；提供金属结构，所述金属结构包括至少一个金属单元；将所述裸片和金属结构贴装在载板上；形成塑封层。芯片结构包括：至少一个裸片；保护层；金属单元，所述金属单元包括至少一个金属特征；塑封层，用于包封所述裸片和金属单元；其中所述芯片结构通过至少一个金属特征与外部电路进行连接。本公开通过利用金属单元的多个金属特征取得了不同金属特征带来的封装性能的提高，并且本公开中在晶片活性面形成有保护层，省去了塑封层形成步骤后的绝缘层施加步骤。

Description

芯片封装方法及芯片结构
技术领域
本公开涉及半导体技术领域，尤其涉及芯片封装方法及芯片结构。
背景技术
面板级封装(panel-level package)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-level package)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。
发明内容
本公开旨在提供一种芯片封装方法，所述芯片封装方法包括：提供晶片，在晶片活性面形成保护层；切割分离所述晶片形成裸片；提供金属结构，所述金属结构包括至少一个金属单元；将所述裸片和金属结构贴装在载板上；形成塑封层。
本公开还提供一种芯片结构，所述芯片结构包括：至少一个裸片；保护层；金属单元，所述金属单元包括至少一个金属特征；塑封层，用于包封所述裸片和金属单元；其中所述芯片结构通过至少一个金属特征与外部电路进行连接。
本公开通过利用金属单元的多个金属特征取得了不同金属特征带来的封装性能的提高。
所述金属特征可以包括连接结构和散热结构，所述连接结构通过导电结构和芯片中裸片活性面上的电连接点连接，封装好的芯片结构通过此连接结构和外界电路元件，例如PCB板连接，从而取代引线键合(wirebonding)的结构。和引线键合的封装结构相比，本公开具有封装过程简单，免除了引线键合结构中的引线之间信号的相互干扰，免除了引线在芯片工作的时候由于振动发出的噪音。并且利用连接结构取代引线结构，更适用于大电通量的芯片封装。
进一步的，和金属结构一同排布在载板上的裸片为具有保护层的裸片，由于本公开中，排布在载板上的裸片已经具有保护层，所以在塑封层的形成步骤之后不需要先进行绝缘层的施加步骤就可以直接进行面板级导电层的形成步骤。特别是在大尺寸面板中，如果在面板整体上形成一层绝缘层，首先工艺难度相对于形成小面积的保护层要大很多，其次在整个面板上形成绝缘层也会使绝缘层材料的使用量增大。
更进一步的，本公开中所采用的保护层以及塑封层具有一定的材料特性，所述材料特性能够帮助减小面板封装过程中的翘曲并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。
附图说明
图1是根据本公开示例性实施例提出的芯片封装方法的流程图；
图2至图15是根据本公开一示例性实施例提出的芯片封装方法的流程示意图；
图16至图20是根据本公开另一示例性实施例提出的芯片封装方法的流程示意图；
图21至图25是根据本公开再一示例性实施例提出的芯片封装方法的流程示意图；
图26至图28是根据本公开又一示例性实施例提出的芯片封装方法的流程示意图；
图29a、29b、29c、29d、29e是根据本公开示例性实施例提供的利用上述封装方法得到的芯片结构的示意图；
图30是根据本公开示例性实施例中封装芯片在使用时的示意图。
具体实施方式
为使本公开的技术方案更加清楚，技术效果更加明晰，以下结合附图对本公开的优选实施例给出详细具体的描述和说明，不能理解为以下描述是本公开的唯一实现形式，或者是对本公开的限制。
图1是根据本公开实施例1的芯片封装方法的流程图。参照图1，本公开的方法包括步骤：
步骤S1，提供晶片100。
如图2所示，提供至少一个晶片100，该晶片100具有晶片活性面1001和晶片背面1002，晶片100包括多个裸片113，其中每一个裸片的活性表面构成了晶片活性面1001，晶片100中每一个裸片的活性面均通过掺杂、沉积、刻蚀等一系列工艺形成一系列主动部件和被动部件，主动部件包括二极管、三极管等，被动部件包括电压器、电容器、电阻器、电感器等，将这些主动部件和被动部件利用连接线连接形成功能电路，从而实现各种功能。晶片活性面1001还包括用于将功能电路引出的电连接点103以及用于保护该电连接点103的绝缘层105。
步骤S2，在晶片活性面1001施加保护层107。
图3a-3b示出了可选的在晶片活性面1001施加保护层107的工艺步骤：
如图3a所示，在晶片活性面1001上施加保护层107。
优选的，保护层107采用层压的方式施加到晶片活性面1001上。
可选的，在晶片活性面1001上施加保护层107的步骤前，对晶片活性面1001和/或保护层107施加于晶片100上的一面进行物理和/或化学处理，以使保护层107和晶片100之间的结合更为紧密。处理方法可选的为等离子表面处理使表面粗糙化增大粘接面积和/或化学促进改性剂处理，在晶片100和保护层107之间引入促进改性基团，例如同时带有亲和有机和亲和无机的基团的表面改性剂，增加有机/无机界面层之间的粘合力。
如图3b所示，在保护层107表面形成保护层开口109。
在保护层107与晶片活性面1001上的电连接点103相对应的位置处形成保护层开口109，将晶片活性面1001上的电连接点103暴露出来。
优选的，保护层开口109和晶片活性面1001上的电连接点103之间一一对应。
可选的，至少一部分保护层开口109中的每一个保护层开口109对应多个电连接点103。
可选的，至少一部分电连接点103对应多个保护层开口109。
可选的，至少一部分保护层开口109没有对应的电连接点103，或者，至少一部分电连接点103没有对应的保护层开口109。
采用激光图形化或者光刻图案化的方式形成保护层开口。
若采用激光图形化的方式形成保护层开口，优选的，在晶片活性面1001施加保护层107之前，在晶片活性面1001上进行化学镀工艺步骤，以在电连接点103上形成导电覆盖层。可选的，导电覆盖层为一层或多层的Cu、Ni、Pd、Au、Cr；优选的，导电保护层为Cu层；导电保护层的厚度优选为2-3μm。导电覆盖层并未在图中示出。导电覆盖层能够在后续的保护层开口形成步骤中保护晶片活性面1001上的电连接点103免受激光损害。
优选的，如图3b中的局部放大图所示，保护层开口下表面109a和绝缘层105之间具有空隙，优选的，保护层开口下表面109a处于电连接点103接近中央位置处。
在一优选实施例中，保护层开口109的形状为，保护层开口上表面109b的面积比保护层开口下表面109a的面积大，保护层开口下表面109a与保护层开口上表面109b面积之比为60％～90％。
此时，保护层开口侧壁109c的斜度可以使导电材料的填充容易进行，在填充过程中，导电材料会均匀连续形成在侧壁上。
可选的，可暂时不形成保护层开口109，在剥离载板的工序后再在保护层上形成保护层开口109。
可选的，在保护层开口109中填充导电介质，使得保护层开口109成为导电填充通孔124。至少一部分导电填充通孔111与晶片活性面1001上的电连接点103连接。使得导电填充通孔111，将晶片活性面1001上的电连接点103单一方面延伸至保护层表面，保护层围绕形成在导电填充通孔111四周。导电介质可以是金、银、铜、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD，CVD，溅射，电解电镀，无电级电镀工艺，或者其它合适的金属沉积工艺形成在保护层开口109形成导电填充通孔111。
图4a-4c示出了另一可选的在晶片活性面1001施加保护层107的工艺步骤：
如图4a所示，在晶片活性面1001上形成晶片导电层130。
晶片导电层130为晶片导电迹线(wafer trace)106。晶片导电迹线106可以是铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
至少一部分晶片导电迹线106与晶片活性面1001上的至少一部分电连接点103连接。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分中的多个电连接点103彼此互连并引出，由此形成的裸片参见图6b中裸片示意图A。
晶片导电迹线106的形成可以降低之后工艺中保护层开口109形成的个数，利用晶片导电迹线106按照电路设计首先将多个电连接点103彼此互联，省去了在每个电连接点103上形成保护层开口109的需求。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分电连接点103单独引出，由此形成的裸片参见图6b中裸片示意图B。
晶片导电迹线106的形成有助于降低之后的保护层开口109的形成工艺难度，由于晶片导电迹线106的存在，可以使保护层开口下表面109a具有更大的面积，相对应的，可以使保护层开口109具有更大的面积，尤其是在具有较小裸露出的电连接点103的晶片100上，使保护层开口的形成成为可能。
虽未在图中示出，但是可以理解的，晶片导电迹线106将晶片活性面1001上的一部分电连接点103单独引出并且将晶片活性面1001上的另一部分电连接点103彼此互连并引出。
如图4b所示，在晶片活性面1001和晶片导电层130上施加保护层107。
在一个实施例中，保护层107采用层压的方式施加。
可选的，在施加保护层107的步骤前，对晶片活性面1001和/或保护层107施加于晶片100上的一面进行物理和/或化学处理，以使保护层107和晶片100的之间的结合更为紧密。处理方法可选的为等离子表面处理使表面粗糙化增大粘接面积和/或化学促进改性剂处理，在晶片100和保护层107之间引入促进改性基团，例如同时带有亲和有机和亲和无机的基团的表面改性剂，增加有机/无机界面层之间的粘合力。
如图4c所示，在保护层107表面形成保护层开口109。
至少一部分保护层开口109位置为和晶片导电层130相对应，通过保护层开口109将晶片导电层130暴露出来；保护层开口109具有保护层开口下表面109a和保护层开口上表面109b。
在一优选实施例中，保护层开口109的形状为，保护层开口上表面109b的面积大于保护层开口下表面109a的面积，此时，保护层开口侧壁109c的斜度可以使导电材料的填充容易进行，在填充过程中，导电材料会均匀连续形成在侧壁上。
优选的，晶片导电层130与电连接点103的单个接触区域的接触面积小于晶片导电层130与保护层开口109的单个接触区域的接触面积。
当晶片100的种类为裸露出的电连接点103面积较小时，在晶片活性面1001形成导电层，然后再形成保护层开口，可以有效降低保护层开口的形成难度，避免由于保护层开口下表面109a过小，而使保护层开口109难以形成。
采用激光图形化或者光刻图案化的方式形成保护层开口。
可选的，可暂时不形成保护层开口109，在剥离载板的工序后再在保护层上形成保护层开口109。
可选的，在保护层开口109中填充导电介质，使得保护层开口109成为导电填充通孔124，至少一部分导电填充通孔124与晶片导电层130连接，保护层围绕在导电填充通孔124四周。
图5a至图5c示出了再一可选的在晶片活性面1001施加保护层107的工艺步骤。
如图5a所示，在晶片活性面1001上形成晶片导电迹线(wafer trace)106。
晶片导电迹线106可以是铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
所述至少一部分晶片导电迹线106可以为将至少一部分中的多个所述电连接点103彼此互连并引出。
所述至少一部分晶片导电迹线106也可以为将至少一部分电连接点103单独引出，由此形成的裸片参见图6c中裸片示意图B。
如图5b所示，在晶片导电迹线106的焊垫或连接点上形成晶片导电凸柱(waferstud)111。
晶片导电凸柱111的形状可以是圆的，也可以是其它形状如椭圆形、方形、线形等。晶片导电凸柱111可以是一层或多层的铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
可选的，晶片导电凸柱111也可以直接形成在晶片活性面1001上的电连接点103处，将电连接点103引出，由此形成的裸片参见图6c中裸片示意图C。
晶片导电迹线106和/或晶片导电凸柱111称为晶片导电层130。
如图5c所示，在晶片导电层130上施加保护层107。
保护层107施加于晶片导电层130之上，包覆住晶片导电层130。
在一个实施例中，保护层采用层压的方式施加。
在一个实施例中，保护层107的施加为保护层107将晶片导电层130完全包覆，在此情况下，在保护层107的施加过程过后，会有一个减薄保护层107厚度以露出晶片导电层表面。
在另一个实施例中，施加的保护层107厚度正好将晶片导电层130表面露出。
可选的，在施加保护层107的步骤前，对形成有晶片导电层130的晶片活性面1001和/或保护层107施加于晶片100上的一面进行物理和/或化学处理，以使保护层107和晶片100之间的结合更为紧密。处理方法可选的为等离子表面处理使表面粗糙化增大粘接面积和/或化学促进改性剂处理，在晶片100和保护层107之间引入促进改性基团，例如同时带有亲和有机和亲和无机的基团的表面改性剂，增加有机/无机界面层之间的粘合力。
步骤S2在晶片活性面1001施加保护层107过程中，保护层107可以保护裸片活性面1131不使塑封过程中塑封材料渗入从而保护裸片活性面1131免受破坏；同时，在塑封过程中，塑封压力不易导致裸片113在载板117上发生位置移动；另外，还可以降低之后的面板级导电层形成过程的对位精准度需求。
保护层107采用绝缘材料，可选的如BCB苯并环丁烯，PI聚酰亚胺，PBO聚苯并恶唑，聚合物基质介电膜，有机聚合物膜，或者其它具有相似绝缘和结构特性的材料，通过层压(lamination)、涂覆(coating)、印刷(printing)等方式形成。
优选的，保护层107的杨氏模量为在1000～20000MPa的范围内、更加优选的保护层107的杨氏模量为在1000～10000MPa范围内；进一步优选的保护层107的杨氏模量为在1000～7000、4000～7000或4000～8000MPa；在最佳实施例中保护层107的杨氏模量为5500MPa。
优选的，保护层107的厚度为在15～50μm的范围内；更加优选的保护层的厚度为在20～50μm的范围内；在一个优选实施例中，保护层107的厚度为35μm；在另一个优选实施例中，保护层107的厚度为45μm；在再一个优选实施例中，保护层107的厚度为50μm。
保护层107的杨氏模量数值范围在1000-20000MPa时，一方面，保护层107质软，具有良好的柔韧性和弹性；另一方面，保护层可以提供足够的支撑作用力，使保护层107对其表面形成的导电层具有足够的支撑。同时，保护层107的厚度在15-50μm时，保证了保护层107能够提供足够的缓冲和支撑。
特别是在一些种类的芯片中，既需要使用薄型裸片进行封装，又需要导电层达到一定的厚度值以形成大的电通量，此时，选择保护层107的厚度范围为15～50μm，保护层107杨氏模量的数值范围为1000-10000MPa。质软，柔韧性佳的保护层107可以在裸片113和在保护层表面形成的导电层之间形成缓冲层，以使在芯片的使用过程中，保护层表面的导电层不会过度压迫裸片113，防止厚重的导电层的压力使裸片113破碎。同时保护层107具有足够的材料强度，保护层107可以对厚重的导电层提供足够支撑。
当保护层107的杨氏模量为1000-20000MPa时，特别是保护层107的杨氏模量为4000-8000MPa时，保护层107的厚度为20～50μm时，由于保护层107的材料特性，使保护层107能够在之后的裸片转移过程中有效保护裸片对抗裸片转移设备的顶针压力。
裸片转移过程是将切割分离后的裸片113重新排布粘合在载板117的过程(reconstruction process)，裸片转移过程需要使用裸片转移设备(bonder machine)，裸片转移设备包括顶针，利用顶针将晶片100上的裸片113顶起，用吸头(bonder head)吸起被顶起的裸片113转移并粘合到载板117上。
在顶针顶起裸片113的过程中，裸片113尤其是薄型裸片113质脆，易于受到顶针的顶起压力而破碎，有材料特性的保护层107在此工艺中可以保护质脆的裸片113即使在较大的顶起压力下，也可以保持裸片113的完整。
优选的，保护层107为包括填料颗粒的有机/无机复合材料层。进一步的，填料颗粒为无机氧化物颗粒；进一步的，填料颗粒为SiO2颗粒；在一个实施例中，保护层107中的填料颗粒，为两种或两种以上不同种类的无机氧化物颗粒，例如SiO2混合TiO2颗粒。优选的，保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒，例如SiO2混合TiO2颗粒，为球型或类球型。在一个优选实施例中，保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒，例如SiO2混合TiO2颗粒，的填充量为50％以上。
有机材料具有易操作易施加的优点，待封装裸片113为无机材料如硅材质，当保护层107单独采用有机材料时，由于有机材料的材料学性质和无机材料的材料学性质之间的差异，会使封装工艺难度大，影响封装效果。采用在有机材料中添加无机颗粒的有机/无机复合材料，会使有机材料的材料学性能得到改性，使材料兼具有机材料和无机材料的特点。
特别是材料的热膨胀系数(CTE)，硅材质裸片113具有较低的热膨胀系数，通常为3ppm/K左右，保护层107为包括填料颗粒的有机/无机复合材料层可以使保护层的热膨胀系数降低，使封装结构中的有机层和无机层的性质差异减小。
在一个优选实施例中，当(T<Tg)时，保护层107的热膨胀系数的范围为3～10ppm/K；在一个优选实施例中，保护层107的热膨胀系数为5ppm/K；在一个优选实施例中；保护层107的热膨胀系数为7ppm/K；在一个优选实施例中，保护层107的热膨胀系数为10ppm/K。
在接下来的塑封工艺中，施加有保护层107的裸片113会在塑封过程的加热和冷却过程中相应的膨胀和收缩，当保护层107的热膨胀系数在3～10ppm/K的范围时，保护层107和裸片113之间的膨胀收缩程度保持相对一致，保护层107和裸片113的连接界面不易产生界面应力，不易破坏保护层107和裸片113之间的结合，使封装后的芯片结构更加稳定。
封装完成的芯片在使用过程中，常常需要经历冷热循环，保护层107的热膨胀系数范围为3～10ppm/K和裸片113具有相同或者相近的热膨胀系数，在冷热循环过程中，保护层107和裸片113保持相对一致的膨胀和收缩程度，免于在保护层107和裸片113之间的界面积累界面疲劳，使封装后的芯片具有耐久性，延长芯片使用寿命。
另一方面，保护层的热膨胀系数过小，需使保护层107的复合材料中填充过多的填料颗粒，在进一步减小热膨胀系数的同时也会增大材料的杨氏模量，使保护层材料的柔韧性减少，刚度过强，保护层107的缓冲作用欠佳。将保护层的热膨胀系数限定为5-10ppm/k为最优。
当包括采用激光图形化的方式形成保护层开口步骤时，优选的，保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒的直径为小于3μm，优选的保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒的直径为1～2μm之间。
控制填料颗粒的直径尺寸为小于3μm，有利于激光图案化制程中在保护层107上形成具有较平滑侧壁的保护层开口，从而在导电材料填充工艺中可以使材料填充充分，避免具有大尺寸凹凸的保护层开口侧壁109c在有凸起遮挡的侧壁后侧导电材料无法填充，影响导电填充通孔124的导电性能。
同时，1～2μm的填充尺寸会使激光图案化的过程中，将小粒径的填料暴露出来，使保护层开口侧壁109c具有一定粗糙度，此具有一定粗糙度的侧壁会和导电材料的接触面更大，接触更加紧密，形成导电性能好的导电填充通孔124。
以上所述填料的直径尺寸为颗粒直径的平均值。
可选的，保护层107的抗拉强度的数值范围为20～50MPa；在一个优选实施例中，保护层107的抗拉强度为37MPa。
可选的，在晶片活性面1001上施加保护层107流程后，对晶片背面1002进行研磨减薄晶片100至所需厚度。
现代电子设备小型轻量化，芯片具有薄型化趋势，在此步骤中，晶片100有时会需要被减薄到很薄的厚度，然而，薄型晶片100的加工和转移难度大，研磨减薄过程工艺难度大，往往很难将晶片100减薄到理想厚度。当晶片100表面具有保护层107时，具有材料特性的保护层107会对晶片100起到支撑作用，降低晶片100的加工，转移和减薄难度。
步骤S3，将施加有保护层109的晶片100切割形成具有保护层109的裸片113。
如图6a所示，将施加过保护层107的晶片100沿着切割道进行切割，得到多个形成有保护层的裸片113，裸片113具有裸片活性面1131和裸片背面1132。
如图6b所示，将形成有晶片导电层130，施加过保护层107形成有保护层开口109的晶片100沿着切割道进行切割，得到多个裸片113，裸片113具有裸片活性面1131和裸片背面1132。
其中，图6b中裸片示意图A为晶片导电迹线106将裸片活性面1131上的多个电连接点103彼此互连并引出。
图6b中裸片示意图B为晶片导电迹线106将裸片活性面1131上的电连接点103单独引出。
如图6c所示，将形成有晶片导电层130和施加过保护层107的晶片100沿着切割道进行切割，得到多个裸片113，裸片113具有裸片活性面1131和裸片背面1132。
其中，图6c中裸片示意图A为晶片导电迹线106将裸片活性面1131上的多个电连接点103彼此互连并引出。
图6c中裸片示意图B为晶片导电迹线106将裸片活性面1131上的电连接点103单独引出。
图6c中裸片示意图C为晶片导电凸柱111直接形成在晶片活性面1001上的电连接点103处，将电连接点103引出。
可选的，在切割晶片100分离出裸片113步骤之前，还包括对施加有保护层107的晶片100的具有保护层107的一面进行等离子表面处理，增大表面粗糙度，以使后续工艺中裸片113在载板117上的粘合性增大，不易产生裸片113在塑封压力下的裸片移动。
由于保护层的材料特性，使得在晶片100的切割工序中，分离出的裸片113没有毛刺和碎屑(die chip)。
可以理解的是，在工艺允许的情况下，根据具体的实际情况可选择的将晶片100切割成待封装裸片113后，在每个裸片113的裸片活性面1131上形成晶片导电层130和/或保护层107。晶片导电层130是指在将晶片100切割成的裸片113装贴到载板之前，所形成的导电层。
步骤S4，提供金属结构。
根据图7所示的实施例，金属结构为金属框架200，该金属框架200由金属单元阵列构成。金属框架200可以使用业界中现有的引线框架，也可是根据实际需求，通过对一片或/一块金属蚀刻或者机械冲压形成。被刻图的金属可以是单金属，例如铜，也可以是合金。可以在金属的表面部分或全部涂覆第二金属，例如镍和/或金，使金属片免于受到环境的侵蚀，例如是氧化。金属的厚度不小于裸片113的厚度。被刻图的金属可以为矩形，还可以是正方形或其他形状，如图7中所示该金属被刻图为包括相同的4个金属单元，每个金属单元的外轮廓为矩形，此处也是示例性的，金属单元的数量不限于4个，可以根据实际需要设置，金属单元的形状还可以为矩形或其他形状，金属单元中空白区域表示金属完全被蚀刻掉，保留的金属部分包括金属特征，不同的金属特征可带来不同的性能提高。
在图7中金属特征包括至少一个连接垫201，这些连接垫201排列在金属框架200的轮廓边缘内侧，根据实际需要也可排列在其他位置，连接垫201通过未被蚀刻掉的金属的连杆203连接。连接垫201相当于被封装裸片的引脚，根据本公开，裸片113在被封装完成之后，连接垫201是处于暴露状态，被封装的裸片113通过这些连接垫201焊接到电路板上，实现与其他电路元件的连接。在对金属进行刻图时保留连杆203，以确保在刻图形成的连接垫201以及其他一些特征与金属框架200的外轮廓线相连，这样在转移金属框架200的时候可以保证刻图在其上的特征不会掉落。可选的，可以先将金属片贴装到临时支撑物上进行刻图，刻图完成之后借助支撑物来转移金属框架的位置，该种方式不需要刻图连接线/连杆。
如图7所示金属框架200中每个金属单元都包括一空位202，该空位202在图中显示为空白区域，该空白区域是通过将部分金属完全蚀刻形成的，其面积大于裸片113的表面积，以方便在后面的步骤中将裸片113和金属框架200粘贴到载板时不接触到裸片113。根据图中的示例，每个金属单元包括一个空位202，在另外的示例中，一个金属单元也可以包括两个或以上空位202，每个空位202容纳一个或更多个裸片113。相邻的金属框架200有共同的外轮廓边，如图7所示，左上角的金属框架200，与其右侧及下侧的金属框架200各有一条共同的外轮廓边，从而使得所有的金属框架200相连成为一体。
如图7所示的本公开的金属框架200仅是示例性的，一整块金属的面积可以与载板117的表面积相同，形状也与载板117的形状相同，优选为矩形或者长方形，但也可以根据实际需要设计为其他形状。但是，在实验过程中发现，当载板117的面积比较大的时候，如果使用与载板117同样大的金属刻蚀金属框架200，由于金属比较薄，当其面积较大时，在转移过程中会容易造成变形，不易操作。因此，优选地，可以使用面积总和与载板117表面积相同的两块或多块金属，在每块金属上蚀刻一个或多个金属框架200，在制作过程中，将蚀刻后的每块金属依次设置到载板117上，拼在一起与载板117的表面积相同。
步骤S5，将具有保护层107的裸片113和金属结构设置到载板117上。
图8a-图9示出了步骤S5中将金属框架设置到载板上的优选实施方式。
由于金属框架200所使用的金属材料比较薄，特别是当面积比较大时，取放的时候容易表面弯曲变形，因此为了更加方便的将金属框架200在保持平面的状态下准确粘贴到载板117，可以采用以下方式：
如图8a和8b所示，提供一个临时支撑板300，在其表面形成一粘接层301，将被刻图的金属框架200通过粘贴的方式贴装到临时支撑板300上，可选的，也可以不使用临时支撑板300，而是将厚的粘接层301直接用作临时支撑板300来运送刻图的金属框架200。优选的，临时支撑板300和粘接层301和载板117的形状大小一致。
优选的，如图8a所示，在将金属框架200粘贴到临时支撑板300上后，切割连杆203，将金属框架200分开。可选的，切割每一个连接各个金属单元的连杆203，由此，粘贴到临时支撑板300上的各个金属单元都彼此分离开来；也可以为切割特定区域的连杆203，将整个临时支撑板300上的金属框架200分离为两部分、四部分、六部分、或者任意其它数量的部分。优选的，切割线沿着连杆203的中线。此方法的优点为：在封装过程中，常常需要经历加热和冷却步骤，将一整个金属框架200分离成面积较小的单位，或者直接分离成彼此分开的金属单元，这样在封装的加热冷却步骤中，面积较小的金属框架200或者金属单元彼此独立的膨胀和收缩，由于面积较小，每一个单位或者单元的膨胀和收缩的程度均较小，使封装过程更易控制和操作。
优选的，如图8b所示，在将金属框架200粘贴到临时支撑板300上后，将连杆203从金属框架200中分离去除，从而使金属框架200中的金属单元分离，图8b中体现为连接垫201成互相独立的部分。由于金属框架上的各特征(features)可以相互独立，使得可以在切割之前进行板级测试，可大幅减小测试成本和时间。
如图9所示，提供一个载板117，载板117具有载板正面1171和载板背面1172。载板117的形状为：圆形、三边形，四边形或其它任何形状，载板117的大小可以是小尺寸的晶圆衬底，也可以是各种尺寸特别是大尺寸的矩形载板，载板117的材质可以是金属、非金属、塑料、树脂、玻璃、不锈钢等。优选的，载板117为不锈钢材质的四边形大尺寸面板。
载板117具有载板正面113和载板背面115，载板正面113为一个平面。
利用粘接层121将裸片113粘合并固定在载板117上。
粘接层121可通过层压、印刷、喷涂、涂敷等方式形成在载板正面1171上。为了便于在之后的流程中将载板117和背部塑封完成的裸片113分离，粘接层121优选的采用易分离的材料，例如采用热分离材料作为粘接层121。
将临时支撑板300贴装有金属框架200的一面朝向载板正面1171，临时支撑板300的表面积与载板117的表面积相同，形状也相同，将二者对齐并接触，可将金属框架200贴装到粘接层121，随后将临时支撑板300剥离，并去除金属框架200上的粘接层301，即完成了金属框架200的贴装。
在该步骤中，优选的，通过在载板117和金属框架200上预先形成的对准标记(该标记在图中未示出)，将金属框架200对准到载板117上，通过粘接层301将金属框架200粘贴到载板117上。
另外，也可以通过临时支撑板300上的粘接层301将金属箔或者金属片贴装到临时支撑板300，然后将金属箔或者金属片蚀刻为希望的图案，形成被刻图的金属框架200，再将金属框架200转移到载板117上。
将金属框架200朝向载板117的一面定义为金属框架正面，朝离载板117的一面定义为金属框架背面。金属结构正面和金属结构背面、金属单元正面和金属单元背面、金属特征正面和金属特征背面也依此定义。
图10示出了步骤S5中将裸片113设置到载板117上的实施方式。
由于在载板正面1171上的粘接层121上已经粘贴了金属框架200，在图10中体现为连接垫201，所以继续粘贴裸片113的时候，要保证裸片113不接触到金属框架200，本公开中是将裸片113粘贴在金属框架200的空位202中，可选的一个空位202对应一个裸片113或一个空位202对应多个裸片113。优选的，在载板117上设置裸片113排布的位置标记，标识可采用激光、机械刻图等方式在载板117上形成，同时裸片113上也设置有对位标识，以在粘贴时与载板117上的粘贴位置瞄准对位。图10仅为示例图，图10中仅仅示出了粘贴在载板117的粘接层121上的裸片113的形式为如图6a所示出的具有保护层107和保护层开口的裸片113；粘贴在载板117的粘接层121上的裸片还可以为图6b中所示出的具有晶片导电层130和保护层107以及保护层开口109的裸片形式，也可以为图6c中所示出的具有晶片导电层130和保护层107的裸片形式。同时，粘贴在粘接层121上的金属框架200还可以为如图8a所示出的仅仅切割但未去除连杆203的金属框架200，也可以为具有完整的连杆203的金属框架200。
如图10所示，一个金属单元对应一个裸片113，载板117上的裸片113的数量与载板117上的金属单元数量相同，裸片113的排列方式与金属单元在载板117上的排列方式相对应。金属单元的数量和排列方式并不限于如图10所示的方式，而是可根据实际需要进行定制化设计。
此外，一个金属单元可对应多个裸片113，多个裸片113放置在预先确定的空位202中，特别是多个裸片为具有不同功能的多个裸片，按照实际产品的需求排布在载板117上的金属单元中，并进行封装，在完成封装后，再切割成多个封装体；由此一个封装体包括多个裸片以形成多芯片组件(multi-chip module，MCM)，而多个裸片的位置可以根据实际产品的需要进行自由设置。
图9-10中示出的安装顺序为，首先将金属框架200安装到载板117上，然后再安装裸片113到载板117上，但是这里仅是示例性的，也可以为首先将裸片113安装到载板117上，然后再安装金属框架200到载板117上。
步骤S6，在载板117上形成塑封层123。
如图11所示，塑封层123覆盖在整个载板117上，用于包封住全部裸片113和金属框架200，在图11中体现为连接垫201，以重新构造一平板结构，以便在将载板117剥离后，能够继续在重新构造的该平板结构上进行接下来的封装步骤。
将塑封层123与载板正面1171或粘接层121接触的一面定义为塑封层正面1231。将塑封层123背离载板正面1171或粘接层121的一面定义为塑封层背面1232。
优选的，塑封层正面1231和塑封层背面1232基本上呈平板状，且与载板正面1171平行。
塑封层123可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压、或其它合适的成型方式。塑封层123可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomotobuildup film)或具有合适填充物的其它聚合物。
在一实施例中，塑封层123采用有机/无机复合材料采用模压成型的方式形成。
可选地，在形成塑封层123之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗方式，将裸片113和金属框架200表面的杂质去除，以便塑封层123与裸片113、金属框架200以及载板117之间能够连接的更加密切，不会出现分层或开裂的现象。
优选的，塑封层123的热膨胀系数为3～10ppm/K；在一个优选实施例中塑封层123的热膨胀系数为5ppm/K；在另一个优选实施例中塑封层123的热膨胀系数为7ppm/K；在再一个优选实施例中塑封层123的热膨胀系数为10ppm/K。
优选的，塑封层123和保护层107具有相同或相近的热膨胀系数。
将塑封层123的热膨胀系数选定为3～10ppm/K且选定和保护层107具有相同或相近的热膨胀系数，塑封流程的加热和冷却过程中，保护层107，塑封层123之间的膨胀收缩程度保持一致，两种材料不易产生界面应力，低的热膨胀系数使塑封层，保护层和裸片的热膨胀系数接近，使塑封层123，保护层107以及裸片113的界面结合紧密，避免产生界面层分离。
封装完成的芯片在使用过程中，常常需要经历冷热循环，由于保护层107，塑封层123以及裸片113的热膨胀系数相近，在冷热循环过程中，保护层107和塑封层123以及裸片113的界面疲劳小，保护层107，塑封层123以及裸片113之间不易出现界面间隙，使芯片的使用寿命增长，芯片的可应用领域广泛。
裸片113和塑封层123热膨胀系数的差异还会使塑封后的面板组件产生翘曲，由于翘曲现象的产生，使得后续的导电层形成工艺中，难以定位裸片113在面板组件中的精确位置，对导电层形成工艺产生很大影响。
特别的，在大面板封装工艺中，由于面板的尺寸较大，即便是轻微的面板翘曲，也会使面板远离中心的外部四周围部分的裸片相对于模塑成型之前，产生较大尺寸的位置变化，所以，在大型面板封装工艺中，解决翘曲问题成为整个工艺的关键之一，翘曲问题甚至限制了面板尺寸的放大化发展，成为大尺寸面板封装中的技术壁垒。
将保护层107和塑封层123的热膨胀系数限定在3～10ppm/K的范围内，且优选塑封层123和保护层107具有相同或相近的热膨胀系数，可以有效避免面板组件翘曲的产生，实现采用大型面板的封装工艺。
同时，在塑封过程中，由于塑封压力会对裸片113背部产生方向朝向载板117的压力，此压力易于将裸片113压入粘接层121，从而使裸片113在形成塑封层123过程中陷入粘接层121中，在塑封层123形成后，裸片113和塑封层正面1231不处于同一平面，裸片113的表面为突出在塑封层正面1231之外，形成一个台阶状的结构，在后续面板级导电层形成过程中，面板级导电层也相应的会出现台阶状结构，使得封装结构不稳定。
当裸片活性面1131有具有材料特性的保护层107时，可以在塑封压力下起到缓冲作用，避免裸片113陷入粘接层121中，从而避免塑封层正面1231台阶状结构的产生。
为了暴露金属框架200，还需要将塑封层123打薄，可以通过对塑封层正面1231进行机械研磨或抛光来减薄，塑封层123的厚度减薄至金属框架200的背面，从而暴露金属框架200的表面的特征。如图12所示，当金属框架200的厚度比裸片113厚时，塑封层还可以被继续打薄至裸片113的背面，则金属框架200和裸片113的背面都被暴露。
步骤S7，剥离载板117形成面板组件150。
剥离载板117后，露出裸片活性面1131上的保护层107、金属框架200的下表面以及塑封层正面1231。
载板117分离后，将包覆有裸片113和金属框架200的塑封层123结构定义为面板组件150。
步骤S8，形成面板级导电层和介电层129。
在保护层107表面形成面板级导电层，面板级导电层通过晶片导电层130和/或导电填充通孔124与裸片活性面1131上的电连接点103连接，并与金属框架200连接。在面板级导电层上形成介电层129，介电层129用于包覆并保护面板级导电层。面板级导电层和介电层129可以为一层也可以为多层。
如图13所示，面板级导电层在图中体现为面板级导电迹线125(panel leveltrace)，由于图中示出的工艺流程中还没有形成导电填充通孔124，可选的，导电填充通孔124和面板级导电迹线125在同一导电层形成步骤中进行。利用图案化导电层的形成方法形成导电填充通孔124和面板级导电迹线125。导电填充通孔124和面板导电迹线125可以为铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
至少一部分面板级导电迹线125通过导电填充通孔124和裸片活性面103上的电连接点103连接并和连接垫201连接，通过面板级导电迹线125和导电填充通孔124将裸片活性面上的电连接点103引到连接垫201。
图13中面板级导电迹线125的图形轨迹仅仅是示例性的，面板级导电迹线125的图形轨迹根据具体的电路设计进行连接。
可选的，导电填充通孔124和面板级导电迹线125也可以分步骤形成，先形成导电填充通孔124再行成面板级导电迹线125。
当在前的施加保护层步骤中已经形成了导电填充通孔124，可直接进行面板级导电层的形成步骤。
当在前的施加保护层步骤中还未形成保护层开口109，还需要包括一个形成保护层开口109的步骤。
如图14所示，在面板级导电迹线125上形成介电层129。
使用层压，涂覆、喷涂、印刷、模塑以及其它等适合方法在面板级导电层表面形成介电层129。
介电层129可以为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF(AjinomotoBuild up Film)、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料。在一个优选实施例中介电层129为ABF。介电层129起到保护导电层和绝缘的作用。
如图14所示，介电层129的高度高于面板级导电迹线125的高度，介电层129将面板级导电迹线125完全包封起来。
由于保护层107的存在，可以在塑封工序结束后直接进行面板级导电层的形成步骤，免于在塑封工序结束后先形成绝缘层后才能进行面板级导电层的形成步骤。
图13和图14中示出的面板级导电层和介电层129只有一层，但是可选的，面板级导电层和介电层可以为多层。
面板级导电层和介电层为多层时，形成多层面板级导电层和介电层的步骤为：
在保护层表面形成第一层面板级导电迹线，在第一层面板级导电迹线的电连接点上形成第一层面板级导电凸柱用于和第一层面板级导电迹线连接并将其引出；
在第一层面板级导电迹线和第一层面板级导电凸柱上形成第一层介电层，将第一层面板级导电迹线和第一层面板级导电凸柱包覆住并露出第一层面板级导电凸柱的表面；
在第一层介电层的表面形成和第一层面板级导电凸柱连接的第二层面板级导电迹线，再通过第二层介电层将第二层面板级导电迹线完全包覆住。
此时形成了具有两层面板级导电层和介电层的封装结构。
以此类推可以形成多层面板级导电层和介电层的封装结构。
面板级导电层和介电层为多层时，形成多层面板级导电层和介电层的步骤还可以为：
在保护层表面形成第一层面板级导电迹线；
在第一层面板级导电迹线上形成第一层介电层，第一层介电层的厚度大于第一层面板级导电迹线的厚度，将其完全包覆起来；
在第一层介电层上利用激光图案化或者光刻的方式形成开口，开口形成在第一层面板级导电迹线的电连接点上，将第一层面板级导电迹线的电连接点裸露出来；
利用导电材料填充开口并在第一层介电层上和填充的开口的相应位置处形成第二层面板级导电迹线；
在第二层面板级导电迹线上形成第二层介电层，第二层介电层的厚度比第二层面板级导电迹线的厚度厚，通过第二层介电层将第二层面板级导电迹线完全包覆住。
此时形成了具有两层面板级导电层和介电层的封装结构。
以此类推可以形成多层面板级导电层和介电层的封装结构。
当金属框架200的每一个金属单元对应多个裸片113，特别是具有不同功能的多个裸片时，封装成为具有金属特征的多芯片封装组件，多个裸片的面板级导电层的图案化设计根据实际产品的电连接需要进行设计。封装成型的芯片结构如图29e所示。
在步骤S8，在裸片113的保护层107表面形成面板级导电层和介电层129的步骤中，图13和图14示出了，采用如图6a中所示的裸片113进行封装，可以理解的，也可以采用图6b中所示出的裸片进行封装，利用导电材料填充保护层开口109形成导电填充通孔124，至少一部分导电填充通孔124和晶片导电迹线106连接，将晶片导电迹线106从保护层107中引出，在保护层107表面形成面板级导电迹线125，优选的，导电填充通孔124和面板级导电迹线125在同一金属层形成步骤中形成。至少一部分面板级导电迹线125和至少一部分导电填充通孔124连接，并和至少一部分金属框架200的连接垫201连接，裸片活性面1131上的电连接点103通过晶片导电层130，导电填充通孔124以及面板级导电迹线125引至金属框架200的连接垫201，再通过连接垫201和外界实现电连接。可以理解的，也可以采用图6c中所示出的裸片进行封装，在保护层107表面形成面板级导电迹线125，至少一部分面板级导电迹线125与晶片导电凸柱111连接，并和至少一部分金属框架200连接，裸片活性面1131上的电连接点103通过晶片导电层130和面板级导电层引至金属框架200的连接垫201和外界实现电连接。
步骤S9，切割形成多个芯片500。
如图15所示，切割分离出封装单体形成封装完成的芯片，可以利用机械或激光进行切割。
当被塑封的金属框架200为如图8a所示出的包含连杆203的金属框架200时，切割分离时，需要在连杆203的外围进行切割以去除连杆203，使封装完成形成的封装芯片500中不包括连杆，从而使金属框架200的金属单元中各个金属特征都是独立的。
优选的，在切割分离步骤之前或者之后，在裸片背面1132和/或裸露出的金属框架表面可选的采用电镀、无电极电镀或其他合适的方法形成一层表面处理层131。例如采用镍钯金镀(ENEPIG)、锡镀(Tin)。
可选的，表面处理层131还可以设置为能够实现芯片500背面接地(backgrounding)，即表面处理层131根据电路的具体设计将裸片背面1132和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
本公开实施例2与实施例1的区别主要是金属框架200的结构，其他相同的部分不再赘述，在本实施例中仅描述与实施例1不同的部分。
图16示出了本公开实施例2中金属框架200的结构图，在实施例1中金属框架200的金属特征为连接垫201的基础上，实施例2中，金属框架200的金属特征还包括用于散热的散热结构，散热结构在图16中体现为散热垫207，散热垫207可在条件允许的情况下面积尽量大以提高散热效果，其形状也不仅仅限于如图所示的矩形，也可以使正方形或者其它形状，散热垫207的数量也不局限为一个，可以根据需要为两个或者更多个。为了使散热垫207不脱离金属框架200，散热垫207和与金属框架200的外轮廓保留一条或者多条连杆203，以保障在转移金属框架200过程中散热垫207与金属框架200相连在一起。如果按照实施例1所描述的方式，首先将金属固定到临时支撑板300后再形成金属框架200，则不需要形成连杆203，这在本实施例中也适用。
在转移金属框架200的时候，可以如实施例1中所描述的方式，利用临时支撑板300和/或粘接层301来运送金属框架200。在将金属框架200粘贴到临时支撑板300上后，可以切割连杆203，将金属框架200分开，或者将连杆203从金属框架200中分离去除，从而使金属框架200中的金属单元分离。
实施例2中保护层形成步骤为：参见图3a-3b，在晶片活性面1001上施加保护层107；在保护层107表面形成保护层开口109。至少一部分保护层开口109形成在晶片活性面1001上的电连接点103相对应的位置处和/或晶片活性面1001上的散热位置处，将电连接点103和散热位置暴露出来。散热位置可以为电连接点103处，因为电连接点处常常会有积累的热量需要散出，图3b仅仅示出了散热位置在电连接点103处的情况，但是，图3b仅是示例性的，散热位置也可以在除了电连接点103之外的其它需要散热的位置处。
优选的，保护层开口109和晶片活性面1001上的电连接点103和/或散热位置之间一一对应。
可选的，至少一部分保护层开口109中的每一个保护层开口109对应多个电连接点103和/或散热位置。
可选的，至少一部分电连接点103和/或散热位置对应多个保护层开口109。
可选的，在保护层开口109中填充导电材料形成导电填充通孔124，此步骤也可以塑封过程之后再进行。
保护层开口的形成步骤也可以在塑封过程之后再进行。
另一可选的在晶片活性面1001施加保护层107的工艺步骤参见图4a-4c：
如图4a所示，在晶片活性面1001上形成晶片导电层130。晶片导电层130在图4a中体现为晶片导电迹线106。
至少一部分晶片导电迹线106与晶片活性面1001上的至少一部分电连接点103连接。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分中的多个电连接点103彼此互连并引出。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分电连接点103单独引出。
虽未在图中示出，但是可以理解的，晶片导电迹线106将晶片活性面1001上的一部分电连接点103单独引出并且将晶片活性面1001上的另一部分电连接点103彼此互连并引出。
至少一部分晶片导电迹线106与晶片活性面1001上的至少一部分散热位置相对应。
图4a仅仅示出了散热位置在电连接点103处的情况，但是，图4a仅是示例性的，散热位置也可以在除了电连接点103之外的其它需要散热的位置处。
如图4b所示，在晶片活性面1001和晶片导电迹线106上施加保护层107。
如图4c所示，在保护层107表面形成保护层开口109。
至少一部分保护层开口109位置为和晶片导电迹线106相对应，通过保护层开口109将晶片导电迹线106暴露出来。
可选的，在保护层开口109中填充导电材料形成导电填充通孔124，此步骤也可以在塑封过程之后再进行。
保护层开口的形成步骤也可以在塑封过程之后再进行。
再一可选的在晶片活性面1001施加保护层107的工艺步骤参见图5a至图5c。
在晶片活性面1001上形成晶片导电层130，晶片导电层130为晶片导电迹线106和/或晶片导电凸柱111。
如图5a所示，在晶片活性面1001上形成晶片导电迹线106。
至少一部分晶片导电迹线106与晶片活性面1001上的至少一部分电连接点103连接。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分中的多个电连接点103彼此互连并引出。
可选的，晶片导电迹线106将晶片活性面1001上的至少一部分电连接点103单独引出。
虽未在图中示出，但是可以理解的，晶片导电迹线106将晶片活性面1001上的一部分电连接点103单独引出并且将晶片活性面1001上的另一部分电连接点103彼此互连并引出。
至少一部分晶片导电迹线106与晶片活性面1001上的至少一部分散热位置相对应。
图5a仅仅示出了散热位置在电连接点103处的情况，但是，图5a仅是示例性的，
如图5b所示，在晶片导电迹线106的焊垫或连接点上形成晶片导电凸柱111。
如图5c所示，在晶片导电层130上施加保护层107。
实施例2中的保护层形成步骤中导电层、保护层的形成方法以及材质，保护层开口的形状以及形成方法等都与实施例1中相同，在此不再赘述。
切割按照上述方法施加过保护层的晶片100形成裸片113。
图17中示出了在载板117上设置了裸片113、金属框架200，其设置的步骤与实施例1描述的方法类似。其中图17中的金属框架200的连杆203是经过切割处理，将金属框架200分离成若干部分，但并未去除金属框架200的连杆203，可选的，也可以将连杆203从金属框架200中去除。图17中示出的裸片113形式为图6b中的包括晶片导电层130和保护层开口109的裸片113形式。但是图17仅仅是示例性的，排布在载板117上的裸片113形式也可以为如图6a或如图6c所示的裸片形式。
图18示出了，在载板117上形成塑封层123包封住全部裸片113和金属框架200，并重新构造一平板结构，然后打薄塑封层123暴露金属框架200，剥离载板117形成面板组件150，其方法和步骤也和实施例1中描述的类似。
图19示出了形成面板级导电层和介电层129。
在保护层107表面形成面板级导电层，在图19中，面板级导电层体现为面板级导电迹线125，由于图中示出的工艺流程中还没有形成导电填充通孔124，故而需要利用导电填充材料填充保护层开口109形成和晶片导电迹线106连接的导电填充通孔124，可选的，导电填充通孔124和面板级导电迹线125在同一导电层形成步骤中进行。
至少一部分面板级导电迹线125通过导电填充通孔124和至少一部分晶片导电迹线106连接从而和裸片活性面1131上的电连接点1131进行连接，并和金属单元中的连接垫201连接，通过面板级导电迹线125和导电填充通孔124以及晶片导电层130将裸片活性面上的电连接点103连接到连接垫201。
至少一部分面板级导电迹线125通过导电填充通孔124和至少一部分晶片导电迹线106连接从而和裸片活性面1131上的散热位置进行连接，并和金属单元中的散热垫207进行连接，由于金属的导电材料也是热的良导体，热量可以通过晶片导电层130、导电填充通孔124以及面板级导电层传递到散热垫207，再通过散热垫207向外界散出。当然，可以理解的，也可以将散热位置处设置仅仅为导热材料，利用导热材料将热量传递到散热垫207。
图19中面板级导电迹线125的图形轨迹仅仅是示例性的，面板级导电迹线125的图形轨迹根据具体的电路设计进行连接。
当在前的施加保护层步骤中已经形成了导电填充通孔124，可直接进行面板级导电层的形成步骤。
当在前的施加保护层步骤中还未形成保护层开口109，还需要包括一个形成保护层开口109的步骤。
接下来，在面板级导电层上形成介电层129。
面板级导电层和介电层129可以为一层也可以为多层。
面板级导电层和介电层129的材料以及形成方法如实施例1中类似。
图19示出了，在面板级导电层和介电层129的形成步骤中，采用如图6b中所示的裸片113进行封装，可以理解的，也可以采用图6a中所示出的裸片进行封装，利用导电材料填充保护层开口109形成和电连接点103和/或散热位置连接的导电填充通孔124；在保护层107表面形成面板级导电迹线125，至少一部分面板级导电迹线125与电连接点103对应的导电填充通孔124连接，并和至少一部分金属框架200的连接垫201连接，裸片活性面1131上的电连接点103通过导电填充通孔124以及面板级导电迹线125引至金属框架200的连接垫201，再通过连接垫201和外界实现电连接。至少一部分面板级导电迹线125和至少一部分与散热位置对应的导电填充通孔124连接，散热位置可以为电连接点103的位置，也可以为除电连接点103以外的其他位置，并和至少一部分金属框架200的散热垫207连接，将热量通过散热垫207散至外界。可以理解的，也可以采用图6c中所示出的裸片进行封装。
如图20所示，切割分离出封装单体形成封装完成的芯片，可以利用机械或激光进行切割。
图20中的金属框架200包含连杆203，切割分离时，需要在连杆203的外围进行切割以去除连杆203，使封装完成形成的封装芯片500中不包括连杆，从而使金属框架200的金属单元中各个金属特征都是独立的。
优选的，在切割分离步骤之前或者之后，在裸片背面1132和/或裸露出的金属框架表面可选的采用电镀、无电极电镀或其他合适的方法形成一层表面处理层131。例如采用镍钯金镀(ENEPIG)、锡镀(Tin)。
可选的，表面处理层131还可以设置为能够实现芯片500背面接地(backgrounding)，即表面处理层131根据电路的具体设计将裸片背面1132和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
该实施例2的方案与实施例1相比，由于增加了散热结构散热垫207，可以借助散热垫207将芯片使用过程中产生的热量及时散出。
本公开实施例3与实施例1的区别主要是金属框架200的结构，其他相同的部分不再赘述，在本实施例中仅描述与实施例1不同的部分。
保护层107的形成步骤和实施例1中类似，在此不再赘述。
图21示出了本公开实施例3中金属框架200的结构图，在实施例1中金属框架200的金属特征为连接垫201的基础上，实施例3中，金属框架200的金属特征还包括用于散热的散热结构，散热结构在图21中体现为背面散热片205，虽未在图中示出，但是可选的，散热结构还可以体现为背面散热片外加散热垫。如图21所示，背面散热片205利用连杆203和金属框架200连为一个整体，以保障在转移金属框架200过程中背面散热片205与金属框架200相连在一起。背面散热片205是通过对金属进行半蚀刻(或冲压)形成，也可以理解为是从金属的下表面减薄一部分，由于在蚀刻(或冲压)过程中保留了上表面，即背面散热片507，去除了下表面，形成的空白区域，此空白区域为放置裸片113的空位202。将背面散热片205和金属框架200连接在一起的连杆203未经过半蚀刻(或冲压)处理，其厚度和金属片的厚度一样，连杆203除了将背面散热片205和金属框架200连接在一起以外，其还可以在背面散热片205施加到裸片背面1132时对背面散热面205起到支撑作用，使其保持水平，不易倾斜。图21中示出了与背面散热片205连接的连杆203数量为2，但是可选的数量还可以为4，即背面散热片205的四个角都与连杆203连接，也可以为其它任何数量。当裸片113被容纳到空位202中时，裸片背面1002和背面散热片205相接触，用于散热。
图22示出了将裸片113排布在载板117上，在裸片背面1132施加导热材料209，裸片113通过导热材料209与背面散热片相连接，导热材料209优选为液态物质或膏状位置，降低了传热的界面阻力。
图23示出了将金属框架200粘接到载板117上，裸片背面1132通过导热材料209与背面散热片205相连接，封装后形成的芯片在使用过程中产生的热量通过导热材料209和背面散热片205向外界散出。金属框架200施加到载板117的过程也可以如实施例1中通过临时支撑板转移。
图24示出了塑封层123的施加步骤和面板级导电层以及介电层129的形成步骤，其步骤与实施例1所描述类似，不再赘述。
可选的，根据电路的具体设计，可以利用导电结构，在图24中体现为晶片级导电层和面板级导电层，将裸片活性面上背面接地(back grounding)的电连接点103和背面散热片20电连接，实现利用背面散热片205背面接地。
图25示出了切割分离出封装单体形成封装完成的芯片。
优选的，在切割分离步骤之前或者之后，在裸片背面1132和/或裸露出的金属框架表面可选的采用电镀、无电极电镀或其他合适的方法形成一层表面处理层131。例如采用镍钯金镀(ENEPIG)、锡镀(Tin)。
当没有利用导电结构实现芯片背面接地(back grounding)时，可选的，表面处理层131还可以设置为能够实现芯片500背面接地(back grounding)，即表面处理层131根据电路的具体设计将背面散热片205和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：通过导电结构和裸片活性面上背面接地的电连接点连接的连接垫)。此时，背面散热片205通过导热材料209施加在裸片背面的导热材料209为可以导电的材料，例如金属导热胶。
本公开实施例4与实施例1的区别主要是在塑封步骤之前，在晶片的背面形成金属层，其他相同的部分不再赘述，在本实施例中仅描述与实施例1不同的部分。
图26示出了本公开实施例4中在晶片100的晶片背面1002形成金属层210，金属层210可选的为一层或多层的铝、锡、镍、金、银、铅、铋、铜，及其组合，优选为铜，利用电镀、无电级电镀、溅射或者其它合适的方式形成。
在晶片100的晶片活性面1001形成保护层，保护层107的形成步骤和实施例1中类似，在此不再赘述。将形成有金属层210和保护层107的晶片100切割分离成具有金属层210和保护层107的裸片113。
可选的，金属层210的形成步骤在保护层107形成步骤或者切割分离步骤之后进行。
接下来将裸片113和金属框架200排布在载板117上，在载板117上形成塑封层123。
图27示出了形成用于包封住载板117上的裸片113和金属框架200的塑封层123，以及形成面板级导电层和介电层129，所述步骤与实施例1所描述类似，不再赘述。图27仅为示例图，图27中仅仅示出了裸片113的形式为如图6a所示出的具有保护层107和保护层开口的裸片113；裸片113还可以为如图6b中所示出的具有晶片导电层130和保护层107以及保护层开口109的裸片形式，也可以为如图6c中所示出的具有晶片导电层130和保护层107的裸片形式。同时，金属框架200还可以为具有散热垫207的金属框架。将裸片背面1132的金属层表面和金属特征背面通过打薄塑封层从塑封层背面暴露出来。
优选的，根据设计，将裸片背面1132的金属层和至少一个金属特征通过导电材料电连接起来，所述材料可选的为导电胶211。此时，裸片背面1132的金属层和整个金属框架为电连接状态。接下来的步骤中当采用电镀形成表面处理层时，金属层和金属框架可以形成电流导通的电连接通路，从而不需要种子层就可以在金属层表面以及金属框架背面形成表面处理层。在这种情况下，金属框架中应当保留连杆203。
在一些实施例中，导电胶211还可以设置为能够实现芯片500背面接地(backgrounding)，即导电胶211根据电路的具体设计将裸片背面的金属层210和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
如图28所示，切割分离出封装单体形成封装完成的芯片。
优选的，在切割分离步骤之前或者之后，在裸片背面1132和/或裸露出的金属框架表面可选的采用电镀、无电极电镀或其他合适的方法形成一层表面处理层131。例如采用镍钯金镀(ENEPIG)、锡镀(Tin)。当采用电镀的方法形成表面处理层131时，由于导电胶211的存在将裸片背面的金属层和金属框架电连接为一体，形成电镀时电镀电流导通的整体，所以不用形成种子层就可以直接进行电镀步骤。
该实施例4的方案与实施例1相比，在裸片113背面增加了金属层210，金属层可以强化散热，使芯片使用过程中产生的热量及时散出；并且结合导电胶211使表面处理层的形成步骤更加简易。
根据本公开的另一方面，还提供一种芯片结构，该结构优选通过上面描述的本公开的方法进行制造，但并不仅仅局限于上述方法。
图29a、29b、29c、29d、29e是根据本公开示例性实施例提供的封装方法得到的芯片结构的示意图。如图所示，一种芯片500，包括：至少一个裸片113；保护层107；金属单元，金属单元包括至少一个金属特征；塑封层123，用于包封裸片113和金属单元；其中芯片结构通过至少一个金属特征与外部电路进行连接。
在一些实施例中，芯片500还包括导电结构，金属单元上的至少一个金属特征通过导电结构与裸片113相连。在一些实施例中，金属特征包括连接结构和/或散热结构。
具体的，如图29a所示，金属特征为连接结构，连接结构体现为连接垫201，芯片500通过至少一个连接垫201与外部电路进行连接。
图29a中示出，导电结构包括导电填充通孔124和面板级导电层，在图中体现为面板级导电迹线125，面板级导电层也可以为面板级导电迹线125和面板级导电凸柱，面板级导电层可以为如图所示出的一层，也可以为多层；导电填充通孔124为利用导电材料填充保护层开口所形成，至少一部分导电填充通孔124和电连接点103连接；面板级导电层形成在保护层107表面和塑封层正面1231，至少一部分面板级导电层和导电填充通孔124连接并和连接垫201连接，保护层107表面、塑封层正面1231以及连接垫201正面齐平。
在一些实施例中，导电填充通孔124具有导电填充通孔下表面和导电填充通孔上表面，导电填充通孔下表面与导电填充通孔上表面的面积之比为60％-90％。
在一些实施例中，导电填充通孔下表面和绝缘层105之间具有空隙，优选的，导电填充通孔下表面处于电连接点103接近中央位置处。
在一些实施例中，电连接点103上形成有导电覆盖层。
图29a仅是示例性的，导电结构也可以为包括晶片导电层130，导电填充通孔124以及面板级导电层，导电结构还可以为包括晶片导电层130和面板级导电层。
裸片背面1132和金属单元背面，具体的为连接垫背面，从塑封层背面1232暴露，从塑封层背面1232暴露出的部分具有表面处理层131。可选的，表面处理层131还可以设置为能够实现芯片500背面接地(backgrounding)，即表面处理层131根据电路的具体设计将裸片背面1132和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
芯片500还包括包覆面板级导电层的介电层129，最外层的介电层129将面板级导电层完全包覆。
如图29b所示，金属特征为连接结构和散热结构，连接结构体现为连接垫201，芯片500通过至少一个连接垫201与外部电路进行连接；散热结构体现为散热垫207。
图29b中示出，导电结构包括晶片导电层130，在图中体现为晶片导电迹线106，导电填充通孔124以及面板级导电层，面板级导电层在图中体现为面板级导电迹线125，面板级导电层也可以为面板级导电迹线125和面板级导电凸柱，面板级导电层可以为如图所示出的一层，也可以为多层；至少一部分晶片导电层130和电连接点103和/或散热位置连接；导电填充通孔124为利用导电材料填充保护层开口109所形成；至少一部分导电填充通孔124和晶片导电层连接；面板级导电层形成在保护层107表面和塑封层正面1231，至少一部分面板级导电层和导电填充通孔124连接并和金属单元连接，保护层107表面、塑封层正面1231以及金属单元正面齐平。
在一些实施例中，至少一部分晶片导电层130将多个电连接点103彼此互连并引出，在另一些实施例中，至少一部分晶片导电层130将电连接点103单独引出。
可选的，晶片导电层130与电连接点103的单个接触区域的接触面积小于晶片导电层130与导电填充通孔124的单个接触区域的接触面积。
导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，可选的，导电填充通孔下表面的面积小于导电填充通孔上表面的面积。
图29b仅是示例性的，导电结构也可以为包括导电填充通孔124以及面板级导电层；导电结构还可以为包括晶片导电层130和面板级导电层。
裸片背面1132和金属单元背面，具体的为连接垫背面和散热垫背面，从塑封层背面1232暴露，从塑封层背面1232暴露出的部分具有表面处理层131。可选的，表面处理层131还可以设置为能够实现芯片500背面接地(back grounding)，即表面处理层131根据电路的具体设计将裸片背面1132和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
芯片500还包括包覆面板级导电层的介电层129，最外层的介电层129将面板级导电层完全包覆。
如图29c所示，金属特征为连接结构和散热结构，连接结构体现为连接垫201，散热结构体现为背面散热片205，可选的，背面散热片205通过导热材料209施加在裸片背面。芯片500通过至少一个连接垫201与外部电路进行连接。在一些实施例中，散热结构可以为散热垫207和背面散热片205。
图29c中示出，导电结构包括晶片导电层130和面板级导电层，在图中体现为面板级导电迹线125，面板级导电层也可以为面板级导电迹线125和面板级导电凸柱，面板级导电层可以为如图所示出的一层，也可以为多层；晶片导电层包括晶片导电迹线106和晶片导电凸柱111；至少一部分晶片导电迹线106和电连接点103和/或散热位置连接；至少一部分晶片导电凸柱111形成于晶片导电迹线106上；面板级导电层形成在保护层107表面和塑封层正面1231，至少一部分面板级导电层和晶片导电凸柱111连接并和金属单元连接，保护层107表面、塑封层正面1231以及金属单元正面齐平。
在一些实施例中，至少一部分晶片导电迹线106将电连接点103单独引出；在另一些实施例中，至少一部分晶片导电迹线106将多个电连接点103彼此互连并引出。
可选的，晶片导电层为晶片导电凸柱111，至少一部分晶片导电凸柱和电连接点103和/或散热位置连接。
图29c仅是示例性的，导电结构也可以为包括导电填充通孔124以及面板级导电层，导电结构还可以为包括晶片导电层130，导电填充通孔124以及面板级导电层。
可选的，根据电路的具体设计，可以利用导电结构将裸片活性面上背面接地(backgrounding)的电连接点103和背面散热片20电连接，实现利用背面散热片205背面接地。
裸片背面1132和金属单元背面，具体的为背面散热片205背面，从塑封层背面1232暴露，从塑封层背面1232暴露出的部分具有表面处理层131。当没有利用导电结构实现芯片背面接地(back grounding)时，可选的，表面处理层131还可以设置为能够实现芯片500背面接地(back grounding)，即表面处理层131根据电路的具体设计将背面散热片205和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：通过导电结构和裸片活性面上背面接地的电连接点连接的连接垫)。此时，背面散热片205通过导热材料209施加在裸片背面的导热材料209为可以导电的材料，例如金属导热胶。
芯片500还包括包覆面板级导电层的介电层129，最外层的介电层129将面板级导电层完全包覆。
根据例如图29a和图29b中所示出的结构，可选的，裸片背面1132还可以为具有金属层210，金属层210表面从塑封层背面1232暴露。金属特征具有金属特征背面，金属特征背面从塑封层背面1232暴露。优选的，金属层201表面和至少一个金属特征背面通过导电胶211连接。
在一些实施例中，导电胶211还可以设置为能够实现芯片500背面接地(backgrounding)，即导电胶211根据电路的具体设计将裸片背面的金属层210和特定连接背面接地的连接垫201电连接在一起(特定连接背面接地的连接垫即为：连接垫通过导电结构和裸片活性面上背面接地的电连接点连接)。
具有金属层210和导电胶211的封装结构的一些实施例如图29d所示。
根据例如图29a、图29b和图29c中所示出的结构，可选的，芯片结构中具有多个裸片113，优选的，多个裸片113为具有不同功能的裸片113，多个裸片113之间根据产品设计进行电连接。具有多个裸片113的封装结构的一个实施例如图29e所示。
在芯片结构中，优选的，保护层107的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。
该保护层107质软，具有良好的柔韧性和弹性，对其表面形成的面板导电层具有足够的支撑，尤其适用于对大电通量的薄型裸片的封装。
在一些实施例中，保护层107的材料为有机/无机复合材料。优选的，采用在有机材料中添加无机颗粒的有机/无机复合材料，会使有机材料的材料学性能得到改性，使材料兼具有机材料和无机材料的特点。
在一些实施例中，保护层107的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。该厚度范围保证了保护层107能够提供足够的缓冲和支撑。
在一些实施例中，保护层107的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些实施例中，塑封层123的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些实施例中，保护层107和塑封层123具有相同或相近的热膨胀系数。免于在保护层107、塑封层123和裸片113之间的界面积累界面疲劳，使封装后的芯片具有耐久性，延长芯片使用寿命。
图30为芯片500在使用时的一个示例性示意图，在使用过程中通过至少一个金属特征，图中体现为连接垫201，将芯片500连接到电路板或基板400上。
本公开中芯片结构可以取代引线键合(wire bonding)的结构。和引线键合的封装结构相比，本公开具有封装过程简单，免除了引线键合结构中的引线之间信号的相互干扰，免除了引线在芯片工作的时候由于振动发出的噪音。并且利用连接结构取代引线结构，更适用于大电通量的芯片封装。
以上所述的具体实施例，其目的是对本公开的技术方案和技术效果进行进一步的详细说明，但是本领域技术人员将理解的是，以上所述具体实施例，并不用于限制本公开，凡在本公开的发明思路之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (19)

1.一种芯片结构，其特征在于，包括：
至少一个裸片；
保护层；
金属单元，所述金属单元包括至少一个金属特征；
塑封层，用于包封所述裸片和金属单元；
其中所述芯片结构通过至少一个金属特征与外部电路进行连接。
2.根据权利要求1所述的芯片结构，其特征在于，所述芯片结构还包括导电结构，所述金属单元上的至少一个金属特征通过导电结构与裸片相连。
3.根据权利要求2所述的芯片结构，其特征在于，所述导电结构包括导电填充通孔和面板级导电层；所述导电填充通孔为利用导电材料填充保护层开口所形成，至少一部分所述导电填充通孔和电连接点和/或散热位置连接；所述面板级导电层形成在保护层表面和塑封层正面，至少一部分所述面板级导电层和导电填充通孔连接并和金属单元连接，所述保护层表面、所述塑封层正面以及所述金属单元正面齐平。
4.根据权利要求1-3任一项所述的芯片结构，其特征在于，所述金属特征包括连接结构和/或散热结构；所述连接结构包括连接垫；所述散热结构包括散热垫。
5.根据权利要求4所述的芯片结构，其特征在于，所述散热结构还包括背面散热片，所述背面散热片通过导热材料施加在裸片背面。
6.根据权利要求1-3任一项所述的芯片结构，其特征在于，裸片背面施加有金属层，所述金属层表面从塑封层背面暴露。
7.根据权利要求6所述的芯片结构，其特征在于，所述金属特征具有金属特征背面，所述金属特征背面从塑封层背面暴露，所述金属层表面和至少一个所述金属特征背面通过导电胶连接。
8.根据权利要求1-3任一项所述的芯片结构，其特征在于，裸片背面和金属单元背面从塑封层背面暴露，所述从塑封层背面暴露出的部分具有表面处理层。
9.根据权利要求1-3任一项所述的芯片结构，其特征在于，所述至少一个裸片为多个裸片，所述多个裸片为具有不同功能的裸片，所述多个裸片之间根据产品设计进行电连接。
10.根据权利要求3所述的芯片结构，其特征在于，所述芯片结构还包括包覆所述面板级导电层的介电层，最外层的所述介电层将面板级导电层完全包覆。
11.一种芯片封装方法，其特征在于，包括：
提供晶片，在晶片活性面形成保护层；
切割分离所述晶片形成裸片；
提供金属结构，所述金属结构包括至少一个金属单元；
将所述裸片和金属结构贴装在载板上；
形成塑封层。
12.根据权利要求11所述的芯片封装方法，其特征在于，还包括形成导电结构，所述裸片和所述金属单元的至少一个金属特征通过导电结构连接。
13.根据权利要求12所述的芯片封装方法，其特征在于，形成导电结构的步骤包括：
在晶片活性面上的保护层中形成保护层开口，至少一部分所述保护层开口形成在电连接点和/或散热位置处；在保护层开口中填充导电材料形成导电填充通孔并形成面板级导电层，所述面板级导电层形成在保护层表面和塑封层正面，至少一部分所述面板级导电层和导电填充通孔连接并和金属单元连接，所述保护层表面、所述塑封层正面以及所述金属单元正面齐平。
14.根据权利要求12或13所述的芯片封装方法，其特征在于，所述金属特征包括连接结构和/或散热结构；所述连接结构包括连接垫；所述散热结构包括散热垫。
15.根据权利要求14所述的芯片封装方法，其特征在于，所述散热结构还包括背面散热片，所述背面散热片通过导热材料施加在裸片背面。
16.根据权利要求11-13任一项所述的芯片封装方法，其特征在于，还包括在所述裸片背面施加金属层，并将所述金属层表面和至少一个金属特征背面通过导电胶连接的步骤。
17.根据权利要求13所述的芯片封装方法，其特征在于，还包括形成包覆所述面板级导电层的介电层的步骤，最外层的所述介电层将面板级导电层完全包覆。
18.根据权利要求11-13任一项所述的芯片封装方法，其特征在于，所述金属结构是金属框架，所述金属框架通过临时支撑板转移至载板，在所述金属框架设置到所述临时支撑板上后还包括切割分开连杆从而使金属框架中的金属单元相互独立的步骤。
19.根据权利要求11-13任一项所述的芯片封装方法，其特征在于，所述金属结构是金属框架，所述金属框架通过临时支撑板转移至载板，在所述金属框架设置到所述临时支撑板上后还包括从金属框架中去除连杆从而使金属框架中的金属单元相互独立的步骤。
CN201910741612.9A 2017-11-29 2019-08-12 芯片封装方法及芯片结构 Pending CN110729257A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/805,853 US11233028B2 (en) 2017-11-29 2020-03-02 Chip packaging method and chip structure

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
SG10201902149Q 2019-03-11
SG10201902149Q 2019-03-11
SG10201902426V 2019-03-19
SG10201902426V 2019-03-19
SG10201905499U 2019-06-14
SG10201905499U 2019-06-14

Publications (1)

Publication Number Publication Date
CN110729257A true CN110729257A (zh) 2020-01-24

Family

ID=69217112

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201921299462.2U Active CN210200700U (zh) 2019-03-11 2019-08-12 芯片结构
CN201921300430.XU Active CN210182362U (zh) 2019-03-11 2019-08-12 芯片结构
CN201910741612.9A Pending CN110729257A (zh) 2017-11-29 2019-08-12 芯片封装方法及芯片结构
CN201910741613.3A Pending CN110729258A (zh) 2019-03-11 2019-08-12 芯片封装方法及芯片结构
CN201910740982.0A Pending CN110729256A (zh) 2019-03-11 2019-08-12 芯片封装方法及芯片结构
CN201921299478.3U Active CN210182361U (zh) 2019-03-11 2019-08-12 芯片结构

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201921299462.2U Active CN210200700U (zh) 2019-03-11 2019-08-12 芯片结构
CN201921300430.XU Active CN210182362U (zh) 2019-03-11 2019-08-12 芯片结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201910741613.3A Pending CN110729258A (zh) 2019-03-11 2019-08-12 芯片封装方法及芯片结构
CN201910740982.0A Pending CN110729256A (zh) 2019-03-11 2019-08-12 芯片封装方法及芯片结构
CN201921299478.3U Active CN210182361U (zh) 2019-03-11 2019-08-12 芯片结构

Country Status (2)

Country Link
CN (6) CN210200700U (zh)
TW (6) TWM589898U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725086B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725180B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725091A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
CN113725096A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725183B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113725181B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN113725088B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725182B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构
CN111739805B (zh) * 2020-06-30 2022-12-23 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN111883437B (zh) * 2020-07-03 2023-04-25 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113937011A (zh) * 2020-07-13 2022-01-14 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN217035634U (zh) * 2020-10-24 2022-07-22 Pep创新私人有限公司 芯片封装结构及芯片结构
TWI768593B (zh) * 2020-12-15 2022-06-21 華泰電子股份有限公司 半導體封裝件及其製法
CN113785393A (zh) * 2021-07-28 2021-12-10 广东省科学院半导体研究所 扇出型封装及扇出型封装的制备方法
CN115692331A (zh) * 2021-07-30 2023-02-03 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN114512464B (zh) * 2022-04-19 2022-08-02 甬矽半导体(宁波)有限公司 扇出型封装结构和扇出型封装结构的制备方法
TWI808835B (zh) * 2022-07-20 2023-07-11 強茂股份有限公司 晶圓級晶片尺寸封裝件及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI371841B (en) * 2007-10-31 2012-09-01 Chipmos Technologies Inc Cdim package structure with reticular structure and the forming method thereof
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
CN103337486B (zh) * 2013-05-31 2015-10-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN205984953U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
US9793230B1 (en) * 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US10269720B2 (en) * 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
TWI708361B (zh) * 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
CN107507816A (zh) * 2017-08-08 2017-12-22 中国电子科技集团公司第五十八研究所 扇出型晶圆级多层布线封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725089A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725089B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Also Published As

Publication number Publication date
CN210182361U (zh) 2020-03-24
TW202034472A (zh) 2020-09-16
CN210200700U (zh) 2020-03-27
TWM597984U (zh) 2020-07-01
CN110729256A (zh) 2020-01-24
CN110729258A (zh) 2020-01-24
TW202034491A (zh) 2020-09-16
TWI772672B (zh) 2022-08-01
TWM589898U (zh) 2020-01-21
TW202034481A (zh) 2020-09-16
TWM591703U (zh) 2020-03-01
TWI719600B (zh) 2021-02-21
TWI783166B (zh) 2022-11-11
CN210182362U (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN210182362U (zh) 芯片结构
CN210006732U (zh) 芯片封装结构
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
TWI528465B (zh) 半導體元件和形成具有嵌入半導體晶粒的預先製備散熱框之方法
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
US11233028B2 (en) Chip packaging method and chip structure
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN217035634U (zh) 芯片封装结构及芯片结构
EP2513968B1 (en) Panel based lead frame packaging method and device
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US20090243079A1 (en) Semiconductor device package
US20210183799A1 (en) Ultra-thin multichip power devices
US20220102254A1 (en) Chip packaging method and chip structure
WO2018033587A1 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination