CN115692331A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN115692331A
CN115692331A CN202110873529.4A CN202110873529A CN115692331A CN 115692331 A CN115692331 A CN 115692331A CN 202110873529 A CN202110873529 A CN 202110873529A CN 115692331 A CN115692331 A CN 115692331A
Authority
CN
China
Prior art keywords
layer
conductive
chip
redistribution
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110873529.4A
Other languages
English (en)
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110873529.4A priority Critical patent/CN115692331A/zh
Priority to PCT/CN2022/089780 priority patent/WO2023005308A1/zh
Publication of CN115692331A publication Critical patent/CN115692331A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构及其制作方法，芯片封装结构至少包括：裸片、塑封层以及第一再分布层；裸片包括若干焊盘与保护层；塑封层包覆裸片；塑封层的正面暴露保护层，且塑封层的正面低于保护层的上表面；第一再分布层位于保护层的上表面且与焊盘电连接，第一再分布层的第一类型金属图案块至少在厚度方向的一个截面上连续覆盖保护层的上表面与侧表面。根据本发明的实施例，第一再分布层的第一类型金属图案块至少在厚度方向的一个截面上连续覆盖保护层的上表面与侧表面，形成锁扣结构，可提高第一类型金属图案块在上下方向上相对于保护层的抗变形能力，防止第一类型金属图案块脱离焊盘，从而提高芯片封装结构的良率。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。
芯片封装结构中，一般通过再分布层提高产品的集成度。然而，芯片封装结构的可靠性测试中，发现封装产品的良率较低。
发明内容
本发明的发明目的是提供一种芯片封装结构及其制作方法，以提高产品良率。
为实现上述目的，本发明的第一方面提供一种芯片封装结构，至少包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述裸片的活性面设有保护层，所述保护层具有暴露所述焊盘的开口；
塑封层，包覆所述裸片；所述塑封层的正面暴露所述保护层，且所述塑封层的正面低于所述保护层的上表面；
第一再分布层，位于所述保护层的上表面与所述塑封层的正面上且与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面。
可选地，所述塑封层的正面与所述保护层的上表面的高度差占所述保护层的厚度的比值范围为：0.12～0.16。
可选地，所述芯片封装结构还包括：
导电凸块，位于所述第一再分布层上且与所述第一再分布层电连接；
第一介电层，包覆所述第一再分布层与所述导电凸块，所述导电凸块作为正面对外电连接端暴露在所述第一介电层外。
可选地，所述芯片封装结构还包括：
第一介电层，包覆所述第一再分布层；
导电凸块，位于所述第一介电层上，所述导电凸块通过位于所述第一介电层内的第一导电插塞与所述第一再分布层电连接。
可选地，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述芯片封装结构包括导电柱与第二再分布层，所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第二再分布层位于所述塑封层的背面，连接所述导电柱的第二端与所述背电极，用于将所述背电极电引至所述塑封层的正面；所述导电凸块还电连接于所述导电柱的第一端。
可选地，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述塑封层的背面还设有第一散热电极，所述第一散热电极通过位于所述塑封层内的一个或多个第二导电插塞连接于所述背电极；所述散热电极为背面对外电连接端。
可选地，所述焊盘中的至少一个为散热焊盘；所述芯片封装结构包括导电柱，所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第一再分布层还连接于所述导电柱的第一端与所述散热焊盘，所述导电柱用于将所述第二散热焊盘电引至所述塑封层的背面；所述塑封层的背面还设有散热电极，所述第二散热电极连接于所述导电柱的第二端。
可选地，所述导电柱的第一端与所述塑封层的正面高度齐平，或所述导电柱的第一端突伸于所述塑封层的正面。
可选地，所述芯片封装结构还包括：
多个导电柱，位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第一再分布层连接所述导电柱；
第二再分布层，所述第二再分布层位于所述塑封层的背面，连接所述导电柱的第二端，用于将所述焊盘电引至所述塑封层的背面；
第一介电层，包覆所述第一再分布层；
导电凸块，位于所述第二再分布层上且与所述第二再分布层电连接；
第二介电层，包覆所述第二再分布层与所述导电凸块，所述导电凸块作为背面对外电连接端暴露在所述第二介电层外。
可选地，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述芯片封装结构包括第三导电插塞与第二再分布层，所述第三导电插塞位于所述裸片的侧边，所述第三导电插塞包括相对的第一端与第二端；所述第二再分布层位于所述塑封层的背面，连接所述第三导电插塞的第二端与所述背电极，所述第三导电插塞用于将所述背电极电引至所述塑封层的正面；所述导电凸块还电连接于所述第三导电插塞的第一端。
可选地，所述裸片的数目为两个及其以上；所述第一再分布层与多个所述裸片的所述焊盘电连接。
可选地，所述裸片的背面距所述塑封层的背面的距离与所述第一类型金属图案块的厚度之比的范围为：1.5～6。
可选地，位于所述开口的侧壁的所述保护层与所述焊盘的上表面之间的夹角范围为：75°～79°，所述焊盘被所述开口所暴露的部分的尺寸范围为：30μm～60μm。
本发明的第二方面提供一种芯片封装结构的制作方法，包括：
提供载板与至少一组待塑封件，每组所述待塑封件至少包括裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述裸片的活性面设有保护层，所述保护层具有暴露所述焊盘的开口；在所述载板的承载面上设置可分离胶，将所述裸片的保护层嵌入所述可分离胶内；
在所述载板上形成塑封层，以包覆各组所述待塑封件；使所述可分离胶失去粘性以去除所述载板，暴露所述塑封层的正面与所述保护层，且所述塑封层的正面低于所述保护层的上表面；
在所述保护层的上表面与所述塑封层的正面上形成第一再分布层，所述第一再分布层与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面；
切割形成芯片封装结构，每个所述芯片封装结构包括一组所述待塑封件。
可选地，所述可分离胶为热分离胶或UV分离胶。
可选地，所述提供的裸片中，所述保护层具有暴露所述焊盘的开口；或所述形成第一再分布层步骤前，在所述保护层内形成暴露所述焊盘的开口。
可选地，所述裸片的保护层嵌入所述可分离胶内的深度与所述保护层的厚度的比值范围为：0.12～0.16。
可选地，所述形成第一再分布层步骤后，所述切割形成芯片封装结构前，还包括：
在所述第一再分布层上形成导电凸块，所述导电凸块与所述第一再分布层电连接；
形成包覆所述第一再分布层与所述导电凸块的第一介电层，所述导电凸块作为正面对外电连接端暴露在所述第一介电层外。
所述形成第一再分布层步骤后，所述切割形成芯片封装结构前，还包括：
形成包覆所述第一再分布层的第一介电层；
可选地，在所述第一介电层上形成导电凸块，所述导电凸块通过位于所述第一介电层内的第一导电插塞与所述第一再分布层电连接。
本发明的第三方面提供一种芯片封装结构的制作方法，包括：
提供载板与至少一组待塑封件，每组所述待塑封件包括裸片与导电柱，所述裸片包括背电极与若干焊盘，所述焊盘位于所述裸片的活性面，所述背电极位于所述裸片的背面；所述裸片的活性面设有保护层；所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；在所述载板的承载面上设置可分离胶，至少将所述裸片的保护层嵌入所述可分离胶内；
在所述载板上形成塑封层，以包覆各组所述待塑封件；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的活性面朝向相同；自所述塑封层的背面减薄所述塑封层，直至露出所述导电柱的第二端与所述裸片的背面；在所述塑封层的背面一侧形成第二再分布层，所述第二再分布层至少连接所述导电柱的第二端与所述背电极，用于将所述背电极电引至所述塑封层的正面；使所述可分离胶失去粘性以去除所述载板，暴露所述塑封层的正面、所述保护层以及所述导电柱的第一端，且所述塑封层的正面低于所述保护层的上表面；
在所述保护层的上表面与所述塑封层的正面上形成第一再分布层，所述第一再分布层与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面；
切割形成芯片封装结构，每个所述芯片封装结构包括一组所述待塑封件。
可选地，将所述裸片的保护层嵌入所述可分离胶内时，还将所述导电柱的第一端嵌入所述可分离胶内。
经发明人分析，芯片封装结构的良率低的一个原因在于：裸片的活性面一般设有保护层，保护层具有暴露焊盘的开口，裸片封装后，塑封层的正面与保护层的上表面齐平；在保护层的上表面与塑封层的正面上形成第一再分布层后，第一再分布层的第一金属图案块位于保护层的上表面；芯片工作后发热，第一金属图案块与保护层的热膨胀系数差异较大，两者之间存在应力不匹配问题，会造成第一金属图案块在上下方向上相对于保护层翘曲变形，进而脱离焊盘，引起断路等可靠性问题。
基于上述分析，本发明在塑封裸片时，将裸片的活性面朝向载板，使保护层嵌入载板承载面的可分离胶。
与现有技术相比，本发明的有益效果在于：塑封后，塑封层的正面会低于保护层的上表面，第一再分布层的第一类型金属图案块至少在厚度方向的一个截面上会连续覆盖保护层的上表面与侧表面，形成锁扣结构，提高第一类型金属图案块在上下方向上相对于保护层的抗变形能力，防止第一类型金属图案块脱离焊盘，从而提高芯片封装结构的良率。
附图说明
图1是本发明第一实施例的芯片封装结构的截面结构示意图；
图2是图1中的芯片封装结构的制作方法的流程图；
图3至图8是图2中的流程对应的中间结构示意图；
图9是本发明第二实施例的芯片封装结构的截面结构示意图；
图10是本发明第三实施例的芯片封装结构的截面结构示意图；
图11至图13是图10中的芯片封装结构的制作方法对应的中间结构示意图；
图14是本发明第四实施例的芯片封装结构的截面结构示意图；
图15是本发明第五实施例的芯片封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
芯片封装结构1、3、4、6、7 裸片11
焊盘111 保护层110
裸片的活性面11a 裸片的背面11b
塑封层12 塑封层的正面12a
塑封层的背面12b 第一再分布层13
第一类型金属图案块13a 导电凸块14
第一介电层15 待塑封件2、5
载板20 支撑板30
可分离胶21 第一导电插塞16
第二再分布层18 背电极112
第二导电插塞22 导电柱17
导电柱的第一端17a 导电柱的第二端17b
第一散热电极181 第二散热电极182
第二介电层19 第二金属图案块18a
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
参照图1所示，芯片封装结构1包括：
裸片11，裸片11包括若干焊盘111，焊盘111位于裸片11的活性面11a；裸片11的活性面11a设有保护层110，保护层110具有暴露焊盘111的开口110a；
塑封层12，包覆裸片11；塑封层12的正面12a暴露保护层110，且塑封层12的正面12a低于保护层110的上表面；
第一再分布层13，位于保护层110的上表面与塑封层12的正面12a上且与焊盘111电连接，第一再分布层13包括第一类型金属图案块13a，第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面；
导电凸块14，位于第一再分布层13上且与第一再分布层13电连接；
第一介电层15，包覆第一再分布层13与导电凸块14，导电凸块14作为正面对外电连接端暴露在第一介电层15外。
裸片11可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图1所示，裸片11包括相对的活性面11a与背面11b。焊盘111暴露于活性面11a。裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
本实施例中，裸片11的活性面11a设置有保护层110。
保护层110为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
塑封层12的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层12的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
塑封层12包括相对的正面12a与背面12b。本实施例中，塑封层12的正面12a暴露保护层110与焊盘111。
图1所示实施例中，第一再分布层13包括若干第一类型金属图案块13a与若干第二类型金属图案块(未图示)。第一类型金属图案块13a位于裸片活性面11a的边缘区域，第二类型金属图案块位于裸片活性面11a的中心区域。第一类型金属图案块13a与第二类型金属图案块具有一层。部分数目的第一类型金属图案块13a与部分数目的第二类型金属图案块分别选择性电连接多个焊盘111，以实现该些焊盘111的电路布局或电导通。
第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面是指：在芯片封装结构1的俯视图上，a)第一类型金属图案块13a的宽度可以较窄，仅覆盖一个焊盘111的宽度以及该焊盘111长度方向邻接的保护层110的上表面与侧表面；或b)第一类型金属图案块13a的宽度可以较宽，覆盖一个焊盘111的宽度以及该焊盘111长度与宽度方向邻接的保护层110的上表面与侧表面。
第一再分布层13的布局可根据预设电路布局而定。
参照图1所示，本实施例中，第一再分布层13上的导电凸块14充当芯片封装结构1的正面对外连接端。芯片封装结构1的正面对外连接端与裸片11的活性面11a朝向一致。
其它实施例中，导电凸块14上还可以具有抗氧化层。
抗氧化层可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。导电凸块14的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
第一介电层15的材料可以为有机高分子聚合物绝缘材料或无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止芯片封装结构1表面出现翘曲。
芯片工作后发热，第一类型金属图案块13a与保护层110的热膨胀系数差异较大，两者之间存在应力不匹配问题，会导致第一类型金属图案块13a与保护层110分离。本实施例中，第一再分布层13的第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面，形成了锁扣结构。上述锁扣结构可提高第一类型金属图案块13a在上下方向上相对于保护层110的抗变形能力，防止第一类型金属图案块13a脱离焊盘111，从而提高芯片封装结构1的良率。
本发明一实施例提供了图1中的芯片封装结构1的一种制作方法。图2是制作方法的流程图。图3至图8是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3与图4所示，提供载板20与多组待塑封件2，每组待塑封件2至少包括裸片11，裸片11包括若干焊盘111，焊盘111位于裸片11的活性面11a；裸片11的活性面11a设有保护层110，保护层110具有暴露焊盘111的开口110a；在载板20的承载面上设置可分离胶21，将裸片11的保护层110嵌入可分离胶21内。其中，图3是载板和多组待塑封件的俯视图；图4是沿着图3中的AA线的剖视图。
裸片11可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图4所示，裸片11包括相对的活性面11a与背面11b。裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于裸片11的活性面11a的焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
本实施例中，裸片11的活性面11a设置有保护层110。
裸片11为分割晶圆形成。晶圆包括晶圆活性面与晶圆背面，晶圆活性面暴露焊盘111和保护焊盘111的绝缘层(未示出)。晶圆切割后形成裸片11，相应地，裸片11包括活性面11a与背面11b。
在裸片11的活性面11a上施加保护层110，保护层110的施加过程可以为：在晶圆切割为裸片11之前在晶圆活性面上施加保护层110，切割具有保护层110的晶圆形成具有保护层110的裸片11，也可以为：在晶圆切割为裸片11之后，在裸片11的活性面11a上施加保护层110。
保护层110为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在裸片11的活性面11a上，或b)先涂布或印刷在裸片11的活性面11a上、后固化，或c)通过注塑工艺固化在裸片11的活性面11a上。
保护层110的材料为二氧化硅或氮化硅等无机材料时，可通过沉积工艺形成在焊盘111以及相邻焊盘111之间的绝缘层上。
保护层110可以包括一层或多层。
本实施例中，参照图4所示，还在保护层110内开设暴露焊盘111的开口110a。对于保护层110的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成开口110a。对于保护层110的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成开口110a。对于保护层110的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成开口110a。
位于开口110a的侧壁的保护层110与焊盘111的上表面之间的夹角范围可以为：75°～79°，焊盘111被开口110a暴露的部分的尺寸范围可以为：30μm～60μm。开口110a在垂直焊盘111厚度方向的截面可以呈圆形。上述夹角过大、开口110a过小，会造成开口110a的填充效果变差，容易出现孔洞，导通能力也会变差；上述夹角过小、开口110a过大，会造成开口110a填充后，第一再分布层13的第一类型金属图案块13a与第二类型金属图案块的上表面出现凹坑，平坦化需去除的厚度较大，多个裸片11上的第一类型金属图案块13a与第二类型金属图案块去除量不等，电连接可靠性变差。
本实施例中的范围均包括端点值。
晶圆在切割前可以自背面减薄厚度，以降低裸片11的厚度。
载板20为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
载板20的承载面涂布的可分离胶21为易剥离的材料，例如可以采用通过加热能够使其失去粘性的热分离胶或通过紫外照射能够使其失去粘性的UV分离胶。
可分离胶21具有一定粘度或可经半固化。例如可通过预加热使热分离胶或UV分离胶半固化。热分离胶的半固化温度可以为50℃～70℃，热分离胶失去粘性的温度可以为210℃。
保护层110朝向载板20，嵌入可分离胶21内。保护层110嵌入可分离胶21内的深度与保护层110的厚度的比值范围可以为：0.12～0.16。需要说明的是，上述比值范围忽略了后续步骤S2形成塑封层12时由于热胀冷缩等工艺原因引起的比值偏移。
具体地，保护层110嵌入可分离胶21内的深度可通过控制芯片贴装过程中吸头的按压力大小实现。按压力过大，会造成裸片11破碎；按压力过小，会造成保护层110嵌入深度过小或无法嵌入。
一个可选方案中，可分离胶21的厚度范围为20μm～30μm；保护层110嵌入可分离胶21内的深度范围为3μm～6μm。
可分离胶21降低至室温后，硬度加大，使得保护层110的嵌入深度固定。
一组待塑封件2位于载板20承载面的一块区域，便于后续切割。载板20的承载面固定多组待塑封件2，以同时制作多个芯片封装结构1，有利于批量化生产、降低成本。其它实施例中，载板20的承载面也可以固定一组待塑封件2。
接着，参照图2中的步骤S2与图5所示，在载板20上形成塑封层12，以包覆多组待塑封件2；参照图6所示，使可分离胶21失去粘性以去除载板20，暴露塑封层12的正面12a与保护层110，且塑封层12的正面12a低于保护层110的上表面。
塑封层12的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层12的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个第一裸片11之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层12也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层12可以包括相对的正面12a与背面12b。
塑封层12可自背面12b进行减薄，减薄可采用机械研磨例如采用砂轮研磨，以减小芯片封装结构1的厚度。
在形成塑封层12以及研磨塑封层12过程中，保护层110可对焊盘111进行应力缓冲。
载板20的去除方式可以为激光剥离、UV照射等现有去除方式。
参照图6所示，载板20去除后，塑封层12的正面12a低于保护层110的上表面。
去除载板20后，可以在塑封层12的背面12b设置一支撑板30。
支撑板30为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
支撑板30与塑封层12的背面12b之间可以设置易剥离的材料，例如可以采用通过加热能够使其失去粘性的热分离胶或通过紫外照射能够使其失去粘性的UV分离胶。
之后，参照图2中的步骤S3与图7所示，在保护层110的上表面与塑封层12的正面12a上形成第一再分布层13，第一再分布层13与焊盘111电连接，第一再分布层13包括第一类型金属图案块13a，第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面；在第一再分布层13上形成导电凸块14，导电凸块14与第一再分布层13电连接；形成包覆第一再分布层13与导电凸块14的第一介电层15，导电凸块14作为正面对外电连接端暴露在第一介电层15外。
其它实施例中，步骤S1中，保护层110也可以覆盖焊盘111，步骤S3，在形成第一再分布层13前，在保护层110内开设暴露焊盘111的开口110a。
本实施例中，形成第一再分布层13包括如下步骤S311～S314。
步骤S311：在各个裸片11的保护层110、保护层110暴露出的焊盘111以及塑封层12的正面12a上形成光刻胶层。
本步骤S311中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个裸片11的保护层110、保护层110暴露出的焊盘111以及塑封层12的正面12a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S312：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一再分布层13的第一类型金属图案块13a与第二类型金属图案块所在区域互补。
步骤S313：在第一预定区域的互补区域形成金属层以形成第一再分布层13的第一类型金属图案块13a与第二类型金属图案块。
第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面，使得第一类型金属图案块13a与保护层110之间形成锁扣结构。一个可选方案中，裸片11的背面11b距塑封层12的背面12b的距离与第一类型金属图案块13a的厚度之比的范围可以为：1.5～6，以防止第一类型金属图案块13a与塑封层12厚度不匹配引起整个面板级封装结构出现翘曲。
部分数目的第一类型金属图案块13a与部分数目的第二类型金属图案块分别选择性电连接多个焊盘111，以实现该些焊盘111的电路布局或电导通。
本步骤S313可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S311形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个裸片11的保护层110、保护层110暴露出的焊盘111以及塑封层12的正面12a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成导第一类型金属图案块13a与第二类型金属图案块。
步骤S314：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一再分布层13的第一类型金属图案块13a与第二类型金属图案块可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S3中的第一再分布层13的第一类型金属图案块13a与第二类型金属图案块根据设计需要进行布置，不同组待塑封件2上的第一再分布层13的分布可以相同，也可以不同。
形成导电凸块14以及第一介电层15可以包括步骤S321-S325。
步骤S321：在第一类型金属图案块13a、第二类型金属图案块、保护层110以及塑封层12的正面12a上形成光刻胶层。
本步骤S321中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在第一类型金属图案块13a、第二类型金属图案块、保护层110以及塑封层12的正面12a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S322：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成导电凸块14的区域互补。
本步骤S322对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S323：在第二预定区域的互补区域填充金属层以形成导电凸块14。
本步骤S323可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S324：灰化去除第二预定区域剩余的光刻胶层。
导电凸块14可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S325：参照图7所示，在导电凸块14、第一类型金属图案块13a、第二类型金属图案块、保护层110以及塑封层12的正面12a上形成第一介电层15；减薄第一介电层15，直至暴露出导电凸块14。
第一介电层15为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一再分布层13、导电凸块14、保护层110以及塑封层12的正面12a上，或b)先涂布在第一再分布层13、导电凸块14、保护层110以及塑封层12的正面12a上、后固化，或c)通过注塑工艺固化在第一再分布层13、导电凸块14、保护层110以及塑封层12的正面12a上。
第一介电层15的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一再分布层13、导电凸块14、保护层110以及塑封层12的正面12a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止第一介电层15大面积形成时引发塑封体出现翘曲。
第一介电层15可以包括一层或多层。
当第一介电层15包覆导电凸块14时，抛光第一介电层15直至暴露出导电凸块14。
暴露出导电凸块14后，a)可选方案中，参照图7所示，导电凸块14充当芯片封装结构1的正面对外连接端。
b)可选方案中，暴露出导电凸块14后，还在导电凸块14上形成抗氧化层。
抗氧化层可以包括：a1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。导电凸块14的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
暴露出导电凸块14后，参照图8所示，去除支撑板30。
支撑板30的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S4、图8与图1所示，切割形成多个芯片封装结构1，每个芯片封装结构1中包括一组待塑封件2。
本实施例中，塑封层正面12a与保护层110的上表面的高度差占保护层110的厚度的比值范围可以为：0.12～0.16。
为验证上述方案的有益效果，表1示出了13组测试例的测试结果。其中，MSL：湿气敏感性等级(Moisture Sensitivity Level，MSL)被用来定义芯片封装结构在吸湿及保存期限的等级，若芯片封装结构超过保存期限，则无法保证不会因吸收太多湿气而在SMT(Surface Mounted Technology,表面贴装技术)回流焊时发生爆米花(POPCORN)现象。TC500(Temperature cycle 500)：温度循环500次(-18℃～65℃)，是用来考核产品信赖性的常见测试。
表1
Figure BDA0003189931300000161
Figure BDA0003189931300000171
根据上述测试结果，可以看出，若塑封层正面12a与保护层110的上表面的高度差占保护层110的厚度的比值过小，第一类型金属图案块13a的锁扣能力不强，外界水汽则会沿着保护层110的上表面与第一类型金属图案块13a之间的间隙进入焊盘111等裸片活性面11a的结构，引起第一再分布层13与保护层110分离。若塑封层正面12a与保护层110的上表面的高度差占保护层110的厚度的比值过大，在高温高湿的冲击下，第一再分布层13易与塑封层12分离。
此外，第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面的好处还在于：形成导电凸块14时，可防止显影光刻胶层的显影液经保护层110的上表面与第一类型金属图案块13a之间的间隙进入焊盘111等裸片活性面11a的结构，腐蚀上述结构。
图9是本发明第二实施例的芯片封装结构的截面结构示意图。参照图9所示，本实施例中的芯片封装结构3与前述实施例的芯片封装结构1的区别仅在于：导电凸块14位于第一介电层15上，导电凸块14通过位于第一介电层15内的第一导电插塞16与第一再分布层13电连接。
相应地，对于制作方法，与前述实施例的制作方法的区别在于：步骤S3中，形成包覆第一再分布层13的第一介电层15；在第一介电层15上形成导电凸块14，导电凸块14通过位于第一介电层15内的第一导电插塞16与第一再分布层13电连接。
具体地，导电凸块14可以通过：在第一介电层15内形成窗口，暴露第一再分布层13；在暴露的第一再分布层13处形成与其电连接并填充于第一介电层窗口的第一导电插塞16及凸出于第一介电层15的导电凸块14。
除了上述区别，本实施例中的芯片封装结构3的其它结构及其制作方法的其它步骤可参照前述实施例的芯片封装结构1的其它结构及其制作方法的其它步骤。
图10是本发明第三实施例的芯片封装结构的截面结构示意图。参照图10所示，本实施例中的芯片封装结构4与前述实施例的芯片封装结构1、3的区别仅在于：裸片11包括背电极112，背电极112位于裸片11的背面12b；芯片封装结构4包括导电柱17与第二再分布层18，导电柱17位于裸片11的侧边，导电柱17包括相对的第一端17a与第二端17b；第二再分布层18位于塑封层12的背面12b，第二再分布层18包括第二金属图案块18a，至少部分第二金属图案块18a连接导电柱17的第二端17b与背电极112，用于将背电极112电引至塑封层12的正面12a；导电凸块14还电连接于导电柱17的第一端17a。
芯片封装结构4还可以包括第二介电层19，第二介电层19包覆第二再分布层18。
图11至图13是图10中的芯片封装结构的制作方法对应的中间结构示意图。
相应地，对于制作方法，与前述实施例的制作方法的区别在于：步骤S1、步骤S2与步骤S3。
具体地，步骤S1中，参照图11与图12所示，每组待塑封件5包括裸片11与导电柱17，裸片11包括背电极112与若干焊盘111，焊盘111位于裸片11的活性面11a，背电极112位于裸片11的背面11b；裸片11的活性面11a设有保护层110，保护层110具有暴露焊盘111的开口110a；导电柱17位于裸片11的侧边，导电柱17包括相对的第一端17a与第二端17b；在载板20的承载面上设置可分离胶21，将裸片11的保护层110与导电柱17的第一端17a嵌入可分离胶21内。其中，图11是载板和多组待塑封件的俯视图；图12是沿着图11中的BB线的剖视图。
本实施例中的裸片11可以为垂直沟道型MOS晶体管。
导电柱17的高度大于裸片11的厚度。
导电柱17的分布可根据设计需要进行布置，不同组待塑封件5的导电柱17的分布可以相同，也可以不同。
步骤S2中，参照图13所示，在载板20上形成塑封层12后，自背面12b减薄塑封层12，直至露出导电柱17的第二端17b与裸片11的背面11b；在导电柱17的第二端17b、背电极112以及塑封层12的背面12b上形成第二再分布层18。第二再分布层18连接导电柱17的第二端17b与背电极112，用于将背电极112电引至塑封层12的正面12a；形成包埋第二再分布层18的第二介电层19。
第二再分布层18的形成方法可以参照第一再分布层13的形成方法。
第二介电层19的形成方法可以参照第一介电层15的形成方法。
步骤S3中，第一再分布层13还连接导电柱17的第一端17a。
本实施例中，导电柱17的第一端17a也嵌入可分离胶21，且嵌入深度可与保护层110的嵌入深度不同，因而，导电柱17的第一端17a突伸于塑封层12的正面12a。其它实施例中，导电柱17的第一端17a也可以不嵌入可分离胶21，因而，导电柱17的第一端17a与塑封层12的正面12a高度齐平。
除了上述区别，本实施例中的芯片封装结构4的其它结构及其制作方法的其它步骤可参照前述实施例的芯片封装结构1、3的其它结构及其制作方法的其它步骤。
图14是本发明第四实施例的芯片封装结构的截面结构示意图。参照图14所示，本实施例中的芯片封装结构6与前述实施例的芯片封装结构4的区别仅在于：导电柱17具有多个，第二再分布层18的部分第二金属图案块18a连接导电柱17的第二端17b，用于将焊盘111电引至塑封层12的背面12b，部分第二金属图案块18a连接背电极112；导电凸块14位于第二再分布层18上且与第二再分布层18电连接；第二介电层19包覆第二再分布层18与导电凸块14，导电凸块14作为背面对外电连接端暴露在第二介电层19外。换言之，芯片封装结构4通过正面对外电连接端实现外部电路连接，芯片封装结构6通过背面对外电连接端实现外部电路连接。芯片封装结构6的背面对外电连接端与裸片11的背面11b朝向相同。
通过背面对外电连接端实现外部电路连接的方案也可以与芯片封装结构1、3结合，换言之，即使裸片11的背面11b无背电极112，也可以通过导电柱17将焊盘111电引至塑封层12的背面12b，之后通过第二再分布层18对多个导电柱17进行电路布局，通过位于第二再分布层18上的导电凸块14实现外部电路连接。
其它实施例中，导电柱17可以替换为第三导电插塞。相应地，第三导电插塞通过在塑封层12内开设通孔，在通孔内填充金属层形成第三导电插塞。
除了上述区别，本实施例中的芯片封装结构6的其它结构及其制作方法的其它步骤可参照前述实施例的芯片封装结构1、3、4的其它结构及其制作方法的其它步骤。
图15是本发明第五实施例的芯片封装结构的截面结构示意图。参照图15所示，本实施例中的芯片封装结构7与前述实施例的芯片封装结构1、3的区别仅在于：裸片11包括背电极112，背电极112位于裸片11的背面11b；塑封层12的背面12b还设有第一散热电极181，第一散热电极181通过位于塑封层12内的第二导电插塞22连接于背电极112；第一散热电极181为背面对外电连接端。
第二导电插塞22可以具有一个或多个，以提高散热性能。
此外，焊盘111中的至少一个为散热焊盘。芯片封装结构7包括导电柱17，导电柱17位于裸片11的侧边，导电柱17包括相对的第一端17a与第二端17b；第一再分布层13连接导电柱17的第一端17a与散热焊盘，用于将散热焊盘电引至塑封层12的背面12b；塑封层12的背面12b还设有第二散热电极182，第二散热电极182连接于导电柱17的第二端17b。
第一散热电极181与第二散热电极182可以择一使用。
换言之，芯片封装结构7通过正面对外电连接端与背面对外电连接端实现外部电路连接。
其它实施例中，导电柱17可以替换为第三导电插塞。相应地，第三导电插塞通过在塑封层12内开设通孔，在通孔内填充金属层形成第三导电插塞。
换言之，本发明中的第一类型金属图案块13a至少在厚度方向的一个截面上连续覆盖保护层110的上表面与侧表面，形成锁扣结构，不仅适用于芯片封装结构的单面布线，还适用于双面布线，且不限制芯片封装结构的对外电连接端的设置位置。
其它实施例中，裸片11的数目还可以为两个及其以上；第一再分布层13与多个裸片11的焊盘111电连接。换言之，一个芯片封装结构包括多个电连接在一起的裸片11。
除了上述区别，本实施例中的芯片封装结构7的其它结构及其制作方法的其它步骤可参照前述实施例的芯片封装结构1、3、4、6的其它结构及其制作方法的其它步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种芯片封装结构，其特征在于，至少包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述裸片的活性面设有保护层，所述保护层具有暴露所述焊盘的开口；
塑封层，包覆所述裸片；所述塑封层的正面暴露所述保护层，且所述塑封层的正面低于所述保护层的上表面；
第一再分布层，位于所述保护层的上表面与所述塑封层的正面上且与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封层的正面与所述保护层的上表面的高度差占所述保护层的厚度的比值范围为：0.12～0.16。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
导电凸块，位于所述第一再分布层上且与所述第一再分布层电连接；
第一介电层，包覆所述第一再分布层与所述导电凸块，所述导电凸块作为正面对外电连接端暴露在所述第一介电层外。
4.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
第一介电层，包覆所述第一再分布层；
导电凸块，位于所述第一介电层上，所述导电凸块通过位于所述第一介电层内的第一导电插塞与所述第一再分布层电连接。
5.根据权利要求3或4所述的芯片封装结构，其特征在于，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述芯片封装结构包括导电柱与第二再分布层，所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第二再分布层位于所述塑封层的背面，连接所述导电柱的第二端与所述背电极，用于将所述背电极电引至所述塑封层的正面；所述导电凸块还电连接于所述导电柱的第一端。
6.根据权利要求1至4任一项所述的芯片封装结构，其特征在于，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述塑封层的背面还设有第一散热电极，所述第一散热电极通过位于所述塑封层内的一个或多个第二导电插塞连接于所述背电极；所述第一散热电极为背面对外电连接端。
7.根据权利要求1至4任一项所述的芯片封装结构，其特征在于，所述焊盘中的至少一个为散热焊盘；所述芯片封装结构包括导电柱，所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第一再分布层连接于所述导电柱的第一端与所述散热焊盘，所述导电柱用于将所述散热焊盘电引至所述塑封层的背面；所述塑封层的背面还设有第二散热电极，所述第二散热电极连接于所述导电柱的第二端。
8.根据权利要求5所述的芯片封装结构，其特征在于，所述导电柱的第一端与所述塑封层的正面高度齐平，或所述导电柱的第一端突伸于所述塑封层的正面。
9.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
多个导电柱，位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；所述第一再分布层连接所述导电柱；
第二再分布层，所述第二再分布层位于所述塑封层的背面，连接所述导电柱的第二端，用于将所述焊盘电引至所述塑封层的背面；
第一介电层，包覆所述第一再分布层；
导电凸块，位于所述第二再分布层上且与所述第二再分布层电连接；
第二介电层，包覆所述第二再分布层与所述导电凸块，所述导电凸块作为背面对外电连接端暴露在所述第二介电层外。
10.根据权利要求3或4所述的芯片封装结构，其特征在于，所述裸片包括背电极，所述背电极位于所述裸片的背面；所述芯片封装结构包括第三导电插塞与第二再分布层，所述第三导电插塞位于所述裸片的侧边，所述第三导电插塞包括相对的第一端与第二端；所述第二再分布层位于所述塑封层的背面，连接所述第三导电插塞的第二端与所述背电极，用于将所述背电极电引至所述塑封层的正面；所述导电凸块还电连接于所述第三导电插塞的第一端。
11.根据权利要求1所述的芯片封装结构，其特征在于，所述裸片的背面距所述塑封层的背面的距离与所述第一类型金属图案块的厚度之比的范围为：1.5～6。
12.根据权利要求1所述的芯片封装结构，其特征在于，位于所述开口的侧壁的所述保护层与所述焊盘的上表面之间的夹角范围为：75°～79°，所述焊盘被所述开口所暴露的部分的尺寸范围为：30μm～60μm。
13.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板与至少一组待塑封件，每组所述待塑封件至少包括裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述裸片的活性面设有保护层；在所述载板的承载面上设置可分离胶，将所述裸片的保护层嵌入所述可分离胶内；
在所述载板上形成塑封层，以包覆各组所述待塑封件；使所述可分离胶失去粘性以去除所述载板，暴露所述塑封层的正面与所述保护层，且所述塑封层的正面低于所述保护层的上表面；
在所述保护层的上表面与所述塑封层的正面上形成第一再分布层，所述第一再分布层与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面；
切割形成芯片封装结构，每个所述芯片封装结构包括一组所述待塑封件。
14.根据权利要求13所述的芯片封装结构的制作方法，其特征在于，所述裸片的保护层嵌入所述可分离胶内的深度与所述保护层的厚度的比值范围为：0.12～0.16。
15.根据权利要求13所述的芯片封装结构的制作方法，其特征在于，所述形成第一再分布层步骤后，所述切割形成芯片封装结构前，还包括：
在所述第一再分布层上形成导电凸块，所述导电凸块与所述第一再分布层电连接；
形成包覆所述第一再分布层与所述导电凸块的第一介电层，所述导电凸块作为正面对外电连接端暴露在所述第一介电层外。
16.根据权利要求13所述的芯片封装结构的制作方法，其特征在于，所述形成第一再分布层步骤后，所述切割形成芯片封装结构前，还包括：
形成包覆所述第一再分布层的第一介电层；
在所述第一介电层上形成导电凸块，所述导电凸块通过位于所述第一介电层内的第一导电插塞与所述第一再分布层电连接。
17.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板与至少一组待塑封件，每组所述待塑封件包括裸片与导电柱，所述裸片包括背电极与若干焊盘，所述焊盘位于所述裸片的活性面，所述背电极位于所述裸片的背面；所述裸片的活性面设有保护层；所述导电柱位于所述裸片的侧边，所述导电柱包括相对的第一端与第二端；在所述载板的承载面上设置可分离胶，至少将所述裸片的保护层嵌入所述可分离胶内；
在所述载板上形成塑封层，以包覆各组所述待塑封件；所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的活性面朝向相同；自所述塑封层的背面减薄所述塑封层，直至露出所述导电柱的第二端与所述裸片的背面；在所述塑封层的背面一侧形成第二再分布层，所述第二再分布层至少连接所述导电柱的第二端与所述背电极，用于将所述背电极电引至所述塑封层的正面；使所述可分离胶失去粘性以去除所述载板，暴露所述塑封层的正面、所述保护层以及所述导电柱的第一端，且所述塑封层的正面低于所述保护层的上表面；
在所述保护层的上表面与所述塑封层的正面上形成第一再分布层，所述第一再分布层与所述焊盘电连接，所述第一再分布层包括第一类型金属图案块，所述第一类型金属图案块至少在厚度方向的一个截面上连续覆盖所述保护层的上表面与侧表面；
切割形成芯片封装结构，每个所述芯片封装结构包括一组所述待塑封件。
18.根据权利要求17所述的芯片封装结构的制作方法，其特征在于，将所述裸片的保护层嵌入所述可分离胶内时，还将所述导电柱的第一端嵌入所述可分离胶内。
CN202110873529.4A 2021-07-30 2021-07-30 芯片封装结构及其制作方法 Pending CN115692331A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110873529.4A CN115692331A (zh) 2021-07-30 2021-07-30 芯片封装结构及其制作方法
PCT/CN2022/089780 WO2023005308A1 (zh) 2021-07-30 2022-04-28 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110873529.4A CN115692331A (zh) 2021-07-30 2021-07-30 芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115692331A true CN115692331A (zh) 2023-02-03

Family

ID=85059229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110873529.4A Pending CN115692331A (zh) 2021-07-30 2021-07-30 芯片封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN115692331A (zh)
WO (1) WO2023005308A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191297A1 (en) * 2007-02-12 2008-08-14 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of the same
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
US10770795B2 (en) * 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
US10163801B2 (en) * 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
CN110729272A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构
CN110729258A (zh) * 2019-03-11 2020-01-24 Pep创新私人有限公司 芯片封装方法及芯片结构
CN215299231U (zh) * 2021-07-30 2021-12-24 矽磐微电子(重庆)有限公司 芯片封装结构

Also Published As

Publication number Publication date
WO2023005308A1 (zh) 2023-02-02

Similar Documents

Publication Publication Date Title
US20200258826A1 (en) Semiconductor package and semiconductor manufacturing process
TW577160B (en) Semiconductor device and manufacturing method thereof
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN210607192U (zh) 面板组件、晶圆封装体以及芯片封装体
CN112151466A (zh) 芯片封装结构及其制作方法
CN215299231U (zh) 芯片封装结构
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
CN113871307A (zh) Ipm封装结构及其制作方法
US11398455B2 (en) Semiconductor devices and related methods
US11961775B2 (en) Semiconductor devices and related methods
CN113611615A (zh) 芯片封装结构的制作方法
CN115692331A (zh) 芯片封装结构及其制作方法
CN113725088B (zh) 芯片封装结构的制作方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN114446918A (zh) Mcm封装结构及其制作方法
US9786515B1 (en) Semiconductor device package and methods of manufacture thereof
CN113725089B (zh) 芯片封装结构的制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN113725182B (zh) 芯片封装结构
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725183B (zh) 芯片封装结构及其制作方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN113725181B (zh) 芯片封装结构
CN113937012A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination