CN112151466A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112151466A
CN112151466A CN202010931356.2A CN202010931356A CN112151466A CN 112151466 A CN112151466 A CN 112151466A CN 202010931356 A CN202010931356 A CN 202010931356A CN 112151466 A CN112151466 A CN 112151466A
Authority
CN
China
Prior art keywords
lead
layer
chip
back electrode
bottom wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010931356.2A
Other languages
English (en)
Other versions
CN112151466B (zh
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202010931356.2A priority Critical patent/CN112151466B/zh
Publication of CN112151466A publication Critical patent/CN112151466A/zh
Application granted granted Critical
Publication of CN112151466B publication Critical patent/CN112151466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构及其制作方法，封装结构中，包括：引线槽、裸片、塑封层、第一引脚以及多个第二引脚；引线槽，包括底壁、若干侧壁以及底壁与各个侧壁围合成的容纳槽；裸片包括背电极与若干焊盘，背电极位于裸片的背面，焊盘位于裸片的正面；至少裸片的背电极位于容纳槽内，且通过导电胶与引线槽电连接；塑封层包覆裸片与引线槽，塑封层的正面暴露焊盘与引线槽的至少一个侧壁的顶端，塑封层的背面暴露引线槽的底壁；第一引脚位于引线槽的侧壁的顶端与塑封层的正面上，用于将背电极电引出；多个第二引脚位于焊盘与塑封层的正面上，用于将焊盘电引出。通过引线槽的设置，可降低封装结构的高度以及实现封装结构的双面散热。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高集成度、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
现有芯片封装中，打线为一种常见的封装工艺，即利用金线将芯片上的焊盘电连接至引线框架上的引脚。然而，一方面金线大致呈抛物线型，最高处高于芯片的上表面，这造成封装高度较高，不利于降低芯片封装结构的厚度；另一方面，芯片被塑封层包覆，散热效果较差。
有鉴于此，本发明提供一种新的芯片封装结构及芯片封装方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种芯片封装结构及其制作方法，以降低封装结构的高度以及提高散热性能。
为实现上述目的，本发明的第一方面提供一种芯片封装结构，包括：
引线槽，包括底壁、若干侧壁以及所述底壁与各个所述侧壁围合成的容纳槽；
裸片，包括背电极与若干焊盘，所述背电极位于所述裸片的背面，所述焊盘位于所述裸片的正面；至少所述裸片的背电极位于所述容纳槽内，且通过导电胶与所述引线槽电连接；
塑封层，包覆所述裸片与所述引线槽，所述塑封层的正面暴露所述焊盘与所述引线槽的至少一个侧壁的顶端，所述塑封层的背面暴露所述引线槽的底壁；
第一引脚，位于所述引线槽的侧壁的顶端与所述塑封层的正面上，用于将所述背电极电引出；以及
多个第二引脚，位于所述焊盘与所述塑封层的正面上，用于将所述焊盘电引出。
可选地，所述裸片的正面覆盖有保护层，所述保护层暴露所述焊盘；所述塑封层的正面还暴露所述保护层；所述第二引脚还位于所述保护层上。
可选地，所述裸片为MOSFET裸片或IGBT裸片。
可选地，所述引线槽为一体结构。
可选地，所述导电胶包括纳米铜/导电聚合物复合材料。
可选地，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
可选地，所述保护层的材料为有机高分子聚合物绝缘材料或无机绝缘材料。
本发明的第二方面提供一种芯片封装结构的制作方法，包括：
与现有技术相比，本发明的有益效果在于：提供载板与承载于所述载板的至少一组待封装件，每组所述待封装件包括：引线槽与裸片，所述引线槽包括底壁、若干侧壁以及所述底壁与各个所述侧壁围合成的容纳槽；所述引线槽的底壁固定于所述载板；所述裸片包括背电极与若干焊盘，所述背电极位于所述裸片的背面，所述焊盘位于所述裸片的正面；至少所述裸片的背电极位于所述容纳槽内，且通过导电胶与所述引线槽电连接；
在所述载板的表面形成包埋所述引线槽与所述裸片的塑封层；减薄所述塑封层，直至露出所述引线槽的至少一个侧壁的顶端；
在所述塑封层内形成开口，以暴露所述焊盘；在所述引线槽的侧壁的顶端与所述塑封层的正面上形成第一引脚，以将所述背电极电引出；以及在所述焊盘与所述塑封层的正面上形成多个第二引脚，以将所述焊盘电引出；
去除所述载板，暴露所述引线槽的底壁；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
可选地，所述待封装件中，所述裸片的正面覆盖有保护层；减薄所述塑封层步骤中，直至露出所述引线槽的至少一个侧壁的顶端与所述保护层；在所述塑封层内形成开口替换为：在所述保护层内形成开口，以暴露所述焊盘；所述第二引脚还形成在所述保护层上。
可选地，通过机械加工法、和/或化学腐蚀法形成所述引线槽。
可选地，一组所述待封装件的形成方法包括：
在所述容纳槽内设置液态导电胶；
对所述液态导电胶半固化形成半固态导电胶，所述裸片的背面朝向所述引线槽的底壁，至少所述背电极置于所述半固态导电胶内；
固化所述半固态导电胶，以将所述背电极与所述引线槽电连接以形成一组所述待封装件。
可选地，一组所述待封装件的形成方法包括：
将所述裸片的背面朝向所述引线槽的底壁，设置在所述容纳槽内；所述背电极与所述底壁之间设置有固态导电胶；
加热使所述固态导电胶形成液态导电胶；
固化所述液态导电胶，以将所述背电极与所述引线槽电连接以形成一组所述待封装件。
可选地，所述导电胶包括纳米铜/导电聚合物复合材料。
可选地，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
可选地，承载于所述载板的所述待封装件为多组；所述切割步骤中，形成多个芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
本发明的芯片封装结构中，通过引线槽的设置，引线槽包括底壁、若干侧壁以及底壁与各个侧壁围合成的容纳槽，第一方面，容纳槽容纳导电胶，使得裸片的背电极可通过导电胶与引线槽电连接；第二方面，至少一个侧壁可将背电极引至塑封层的正面，后通过塑封层正面的第一引脚电引出，可降低封装结构的高度；第三方面，底壁暴露在塑封层的背面，结合正面的第一引脚与第二引脚，可实现封装结构的双面散热。
附图说明
图1是本发明第一实施例的芯片封装结构的截面结构示意图；
图2是图1中的芯片封装结构的制作方法的流程图；
图3至图10是图2中的流程对应的中间结构示意图；
图11是本发明第二实施例的芯片封装结构的截面结构示意图；
图12是图11中的芯片封装结构的制作方法的流程图；
图13至图16是图12中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
芯片封装结构1、4 引线槽11
底壁111 侧壁112
容纳槽11a 裸片12
背电极121 焊盘122
裸片的背面12b 裸片的正面12a
导电胶13 塑封层14
塑封层的正面14a 塑封层的背面14b
第一引脚15a 第二引脚15b
导电凸柱16 抗氧化层17
载板2 待封装件3
保护层120 开口120a
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
参照图1所示，芯片封装结构1包括：
引线槽11，包括底壁111、若干侧壁112以及底壁111与各个侧壁112围合成的容纳槽11a；
裸片12，包括背电极121与若干焊盘122，背电极121位于裸片12的背面12b，焊盘122位于裸片12的正面12a；至少裸片12的背电极121位于容纳槽11a内，且通过导电胶13与引线槽11电连接；
塑封层14，包覆裸片12与引线槽11，塑封层14的正面14a暴露焊盘122与引线槽11的至少一个侧壁112的顶端，塑封层14的背面14b暴露引线槽11的底壁111；
第一引脚15a，位于引线槽11的侧壁112的顶端与塑封层14的正面14a上，用于将背电极121电引出；以及
多个第二引脚15b，位于焊盘122与塑封层14的正面14a上，用于将焊盘122电引出。
本实施例中，引线槽11为一体结构，底壁111与各个侧壁112的材料相同。
其它实施例中，引线槽11的底壁111与各个侧壁112的材料也可以不同，例如通过焊接工艺固定在一起。
本实施例中，裸片12可以为MOSFET裸片，例如功率MOSFET裸片。背电极121为漏极。焊盘122包括两个，其中一个焊盘122为源极，另一个焊盘122为栅极。
一些实施例中，裸片12也可以为IGBT裸片。背电极121为漏极。焊盘122包括三个，其中两个焊盘122为源极，另一个焊盘122为栅极。
其它实施例中，裸片12也可以为其它类型的裸片，焊盘122的数目根据裸片的功能而定，本实施例对此不加以限定。
一些实施例中，导电胶13可以包括：液体金导电胶和/或液体碳导电胶。
一些实施例中，导电胶13可以包括：纳米铜/导电聚合物复合材料。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。
塑封层14包括相对的正面14a与背面14b。本实施例中，塑封层14的正面14a暴露引线槽11的侧壁112的顶端。
本实施例中，第一引脚15a为一个，第二引脚15b为两个。
a)可选方案中，参照图1所示，第一引脚15a由位于引线槽11的侧壁112的顶端与塑封层14的正面14a上的导电凸柱16充当；第二引脚15b由位于焊盘122与塑封层14的正面14a上的导电凸柱16充当。
b)可选方案中，仍参照图1所示，第一引脚15a与第二引脚15b由导电凸柱16与包覆导电凸柱16的抗氧化层17充当。
抗氧化层17可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层17可以采用电镀工艺形成。导电凸柱16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
一些实施例中，可以仅第一引脚15a由导电凸柱16与包覆导电凸柱16的抗氧化层17充当，或仅第二引脚15b由导电凸柱16与包覆导电凸柱16的抗氧化层17充当。
c)可选方案中，导电凸柱16上具有焊球，焊球充当第一引脚15a与第二引脚15b，用于芯片封装结构1(参见图1所示)的倒装。
一些实施例中，可以仅焊球充当第一引脚15a，或仅焊球充当第二引脚15b。
一些实施例中，相邻导电凸柱16之间具有介电层，导电凸柱16的上表面与介电层的上表面齐平。介电层的材料可以为无机绝缘材料或有机高分子聚合物绝缘材料。
一些实施例中，焊盘122、引线槽11的侧壁112的顶端以及塑封层14的正面14a上具有一层或多层再布线层，导电凸柱16位于顶层再布线层上。
参照图1所示，本实施例中的芯片封装结构1，通过引线槽11的设置，第一方面，容纳槽11a容纳导电胶13，使得裸片12的背电极121可通过导电胶13与引线槽11电连接；第二方面，至少一个侧壁112可将背电极121引至塑封层14的正面14a，后通过塑封层正面14a的第二引脚15b电引出，可降低封装结构1的高度；第三方面，底壁111暴露在塑封层14的背面14b，结合正面14a的第一引脚15a与第二引脚15b，可实现封装结构1的双面散热。
本发明一实施例提供了图1中的芯片封装结构1的制作方法。图2是制作方法的流程图。图3至图10是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3与图4所示，提供载板2与承载于载板2的至少一组待封装件3，每组待封装件3包括：引线槽11与裸片12，引线槽11包括底壁111、若干侧壁112以及底壁111与各个侧壁112围合成的容纳槽11a；引线槽11的底壁111固定于载板2；裸片12包括背电极121与若干焊盘122，背电极121位于裸片12的背面12b，焊盘122位于芯12片的正面12a；至少裸片12的背电极121位于容纳槽11a内，且通过导电胶13与引线槽11电连接。其中，图3是载板和多组待封装件的俯视图；图4是沿着图3中的AA线的剖视图。
图5是一种引线槽的立体结构示意图。
本实施例中，参照图5所示，引线槽11为一体结构，可以通过机械加工法、和/或化学腐蚀法形成。
具体地，引线槽11的一种形成方法可以包括：
提供金属板，腐蚀金属板形成凹陷区；
将凹陷区周边的金属板朝向凹陷区的开口弯折，以围合凹陷区成一容纳槽11a。
凹陷区一边的金属板的长度可以大于其余任一边的金属板的长度。
金属板的材料可以为铜。
其它实施例中，引线槽11的底壁111与各个侧壁112的材料也可以不同，例如通过焊接工艺形成。
本实施例中，裸片12可以为MOSFET裸片，例如功率MOSFET裸片。背电极121为漏极。焊盘122包括两个，其中一个焊盘122为源极，另一个焊盘122为栅极。
一些实施例中，裸片12也可以为IGBT裸片。背电极121为漏极。焊盘122包括三个，其中两个焊盘122为源极，另一个焊盘122为栅极。
其它实施例中，裸片12也可以为其它类型的裸片，焊盘122的数目根据裸片的功能而定，本实施例对此不加以限定。
裸片12可以为分割晶圆形成。晶圆包括晶圆正面与晶圆背面，晶圆正面设置有焊盘122和保护焊盘122的绝缘层(未示出)。晶圆切割后形成裸片12，相应地，裸片12包括正面12a与背面12b，正面12a设置有焊盘122和电绝缘相邻焊盘122的绝缘层。
晶圆在切割前可以自背面减薄厚度，以降低裸片12的厚度。
具体地，一组待封装件3的一种形成方法可以包括：
在容纳槽11a内设置液态导电胶；
对液态导电胶半固化形成半固态导电胶，裸片12的背面12b朝向引线槽11的底壁111，至少背电极121置于半固态导电胶内；
固化半固态导电胶，以将背电极121与引线槽111电连接以形成一组待封装件3。
上述待封装件3的形成方法中，可先将各个引线槽11的底壁111固定于载板2。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
底壁111与载板2之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2表面涂布一整面粘结层，将各个引线槽11的底壁111置于该粘结层上。
粘结层可以采用易剥离的材料，以便将载板2剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
液态导电胶可以包括：液体金导电胶和/或液体碳导电胶。
裸片12置于半固态导电胶内前，可以对半固态导电胶的上表面进行平整化，例如采用刮板进行平整。
一组待封装件3的另一种形成方法可以包括：
将裸片12的背面12b朝向引线槽11的底壁111，设置在容纳槽11内；背电极121与底壁111之间设置有固态导电胶；
加热使固态导电胶形成液态导电胶；
固化液态导电胶，以将背电极121与引线槽11电连接以形成一组待封装件3。
固态导电胶可以包括纳米铜/导电聚合物复合材料。纳米铜/导电聚合物复合材料为导电聚合物中添加纳米铜颗粒，并使纳米铜均匀分散在导电聚合物中形成的复合材料。此复合材料为固体的扁片状结构，形状和大小优选与裸片背面12b的形状和大小相同。
加热载板2上的引线槽11，纳米铜/导电聚合物复合材料、裸片12，至导电聚合物材料的玻璃化温度以上；此时，导电聚合物材料由固体变成具有一定粘度的半液体，将裸片12的背电极121与引线槽11粘结在一起。
纳米铜/导电聚合物复合材料中，导电聚合物可以为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种。导电聚合物是由具有共扼π-键的高分子经化学或电化学“掺杂”使其由绝缘体转变为导体，其本身就具有很好的导电特性，在添加纳米铜后导电性进一步增强。
铜材料为导电性最为优良的金属材料之一，并且当铜的尺度降低到纳米级时，其由于材料比表面积大，表面活性能高，具有更为优良的导电导热特性。优选地，纳米铜为球状，粒径小于800nm；进一步优选地，纳米铜的粒径的范围为200nm～500nm。这是因为：纳米铜材料的比表面积随着材料的粒径减小而增大，材料的导电导热特性随之增强；当粒径减小到800nm以下时，材料具有优良的导电导热特性；然而，当粒径继续减小到200nm以下时，纳米材料的造价提高显著，会影响封装的经济效益，并且纳米铜的粒径减小到200nm以下时，纳米铜颗粒的表面能增大，颗粒之间容易团聚形成更大的颗粒，会有损于复合材料的导电导热性能。
优选地，纳米铜/导电聚合物复合材料中，纳米铜的添加量大于5wt％。
引线槽11的一个侧壁112的高度可以大于其余任一侧壁112的高度。
一组待封装件3位于载板2表面的一块区域，便于后续切割。载板2表面固定多组待封装件3，以同时制作多个芯片封装结构1，有利于批量化生产、降低成本。一些实施例中，载板2表面也可以固定一组待封装件3。
接着，参照图2中的步骤S2与图6所示，在载板2的表面形成包埋引线槽11与裸片12的塑封层14；参照图7所示，减薄塑封层14，直至露出引线槽11的至少一个侧壁112的顶端。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层14的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个裸片12与引线槽11之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层14也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层14可以包括相对的正面14a与背面14b。
参照图6所示，塑封层14的减薄自正面14a进行，可采用机械研磨例如采用砂轮研磨。
本步骤形成了待封装件3的塑封体。
之后，参照图2中的步骤S3与图8所示，在塑封层14内形成开口120a，以暴露焊盘122；参照图9所示，在引线槽11的侧壁112的顶端以及塑封层14的正面14a上形成第一引脚15a，以将背电极121电引出；以及在焊盘122与塑封层14的正面14a上形成多个第二引脚15b，以将焊盘122电引出。
本实施例中，形成第一引脚15a与第二引脚15b包括如下步骤S31～S38。
步骤S31：在各个引线槽11的侧壁112的顶端与塑封层14的正面14a上形成光刻胶层。
本步骤S31中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个引线槽11的侧壁112的顶端与塑封层14的正面14a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S32：曝光显影光刻胶层，以形成图形化的光刻胶层。
本步骤S32对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S33：以图形化的光刻胶层为掩膜，干法刻蚀、湿法刻蚀或激光烧灼塑封层14形成若干开口120a，以暴露出各个焊盘122的部分区域。一个开口120a暴露一个焊盘122的部分区域。
步骤S34：灰化去除剩余的光刻胶层。
步骤S35：在暴露出的各个焊盘122、各个引线槽11的侧壁112的顶端以及塑封层14的正面14a上形成光刻胶层。
光刻胶层的形成方法可以参照步骤S31中的光刻胶层的形成方法。
步骤S36：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一引脚15a与第二引脚15b所在区域互补。
步骤S37：在第一预定区域的互补区域填充金属层以形成各个导电凸柱16。
部分数目的导电凸柱16的位置使得能电连接裸片12的焊盘122。部分数目的导电凸柱16的位置使得能与引线槽11的侧壁112的顶端电连接，以实现将裸片12的背电极121的电信号引至塑封层14的正面14a。
本步骤S37可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S35形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在暴露出的各个焊盘122、各个引线槽11的侧壁112的顶端以及塑封层14的正面14a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成第一引脚15a与第二引脚15b。
步骤S38：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
导电凸柱16可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
可以看出，本实施例中，第一引脚15a与第二引脚15b在同一工序中形成。一些实施例中，第一引脚15a与第二引脚15b也可以在不同工序中形成。
一些实施例中，形成导电凸柱16前，可以在焊盘122、引线槽11的侧壁112的顶端以及塑封层14的正面14a上形成一层或多层再布线层。
导电凸柱16制作完毕后，a)可选方案中，参照图9所示，导电凸柱16充当第一引脚15a与第二引脚15b。
b)可选方案中，还在导电凸柱16上包覆抗氧化层17。参照图10所示，导电凸柱16与抗氧化层17充当第一引脚15a与第二引脚15b。
抗氧化层17可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层17可以采用电镀工艺形成。导电凸柱16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
一些实施例中，可以仅第一引脚15a由导电凸柱16与包覆导电凸柱16的抗氧化层17充当，或仅第二引脚15b由导电凸柱16与包覆导电凸柱16的抗氧化层17充当。
c)可选方案中，还在导电凸柱16上形成焊球，用于芯片封装结构1(参见图1所示)的倒装。焊球充当第一引脚15a与第二引脚15b。
一些实施例中，可以仅焊球充当第一引脚15a，或仅焊球充当第二引脚15b。
一些实施例中，形成导电凸柱16后，可以还在导电凸柱16以及塑封层14的正面14a上形成介电层；减薄介电层，直至暴露出导电凸柱16。
介电层的材料可以为二氧化硅或氮化硅等无机绝缘材料。
一些实施例中，形成导电凸柱16后，可以还在导电凸柱16以及塑封层14的正面14a上形成有机介电层，有机介电层的上表面与导电凸柱16的上表面齐平。
有机介电层的材料可以为有机高分子聚合物绝缘材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。
一些实施例中，形成开口120a前，也可以先在各个引线槽11的侧壁112的顶端与塑封层14的正面14a上形成介电层；图形化介电层与塑封层14，形成暴露出各个焊盘122与各个引线槽11的侧壁112的顶端的开口，在开口内填充金属层以形成各个导电凸柱16。
介电层的材料可以为无机绝缘材料或有机高分子聚合物绝缘材料。
再接着，参照图2中的步骤S4与图10所示，去除载板2，暴露引线槽11的底壁111。
载板2的去除方式可以为激光剥离、UV照射等现有去除方式。
引线槽11的底壁111暴露在塑封层14之外，有利于提高散热性能。
之后，参照图2中的步骤S5、图10与图1所示，切割形成多个芯片封装结构1，每个芯片封装结构1中包含一组待封装件3。
经过上述各步骤，一组待封装件3中的裸片12的背电极121通过引线槽11引至塑封层14的正面14a，后通过塑封层正面14a的第一引脚15a电引出，可降低封装结构1的高度。此外，引线槽11的底壁111暴露在塑封层14的背面14b，结合正面14a的第一引脚15a与第二引脚15b，可实现封装结构1的双面散热。
图11是本发明第二实施例的芯片封装结构的截面结构示意图。参照图11所示，本实施例中的芯片封装结构4与图1所示实施例一的芯片封装结构1大致相同，区别仅在于：裸片12的正面12a覆盖有保护层120，保护层120暴露焊盘122；塑封层14的正面14a还暴露保护层120；第二引脚15b还位于保护层120上。
本发明一实施例提供了图11中的芯片封装结构4的制作方法。图12是制作方法的流程图。图13至图16是图12中的流程对应的中间结构示意图。
首先，参照图12中的步骤S1'与图13所示，提供载板2与承载于载板2的至少一组待封装件3，每组待封装件3包括：引线槽11与裸片12，引线槽11包括底壁111、若干侧壁112以及底壁111与各个侧壁112围合成的容纳槽11a；引线槽11的底壁111固定于载板2；裸片12包括背电极121与若干焊盘122，背电极121位于裸片12的背面12b，焊盘122位于芯12片的正面12a；裸片12的正面12a覆盖有保护层120；至少裸片12的背电极121位于容纳槽11a内，且通过导电胶13与引线槽11电连接。
可以看出，步骤S1'与实施例一中的步骤S1大致相同，区别仅在于：裸片12的正面12a覆盖有保护层120。
步骤S1'中，可以在裸片12的正面12a上施加保护层120，保护层120的施加过程可以为：在晶圆切割为裸片12之前在晶圆正面上施加保护层120，切割具有保护层120的晶圆形成具有保护层120的裸片12，也可以为：在晶圆切割为裸片12之后，在裸片12的正面12a上施加保护层120。
保护层120为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildupfilm)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在焊盘122以及相邻焊盘122之间的绝缘层上，或b)先涂布或印刷在焊盘122以及相邻焊盘122之间的绝缘层上、后固化，或c)通过注塑工艺固化在焊盘122以及相邻焊盘122之间的绝缘层上。
保护层120的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在焊盘122以及相邻焊盘122之间的绝缘层上。
保护层120可以包括一层或多层。
对于本实施例二与实施例一的制作方法中各步骤中的相同或相似结构、制作方法请参照前述实施例对应部分，本实施例重点介绍区别之处。
接着，参照图12中的步骤S2'与图14所示，在载板2的表面形成包埋引线槽11与裸片12的塑封层14；参照图15所示，减薄塑封层14，直至露出引线槽11的至少一个侧壁112的顶端与保护层120。
本步骤S2'与实施例一中的步骤S2大致相同，区别仅在于：减薄塑封层14时，设置在裸片12的正面12a的保护层120暴露出时，引线槽11的侧壁112已被去除部分高度，以确保该侧壁112的顶端暴露在塑封层14的正面14a。
在形成塑封层14以及研磨塑封层14过程中，保护层120可以防止焊盘122受损坏。
再接着，参照图12中的步骤S3'与图16所示，在保护层120内形成开口120a，以暴露焊盘122；在引线槽11的侧壁112的顶端与塑封层14的正面14a上形成第一引脚15a，以将背电极121电引出；以及在保护层120、焊盘122以及塑封层14的正面14a上形成多个第二引脚15b，以将焊盘122电引出。
本步骤S3'与实施例一中的步骤S3大致相同，区别仅在于：在塑封层14内形成开口120a替换为：在保护层120内形成开口120a，以暴露焊盘122；第二引脚15b还形成在保护层120上。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种芯片封装结构，其特征在于，包括：
引线槽，包括底壁、若干侧壁以及所述底壁与各个所述侧壁围合成的容纳槽；
裸片，包括背电极与若干焊盘，所述背电极位于所述裸片的背面，所述焊盘位于所述裸片的正面；至少所述裸片的背电极位于所述容纳槽内，且通过导电胶与所述引线槽电连接；
塑封层，包覆所述裸片与所述引线槽，所述塑封层的正面暴露所述焊盘与所述引线槽的至少一个侧壁的顶端，所述塑封层的背面暴露所述引线槽的底壁；
第一引脚，位于所述引线槽的侧壁的顶端与所述塑封层的正面上，用于将所述背电极电引出；以及
多个第二引脚，位于所述焊盘与所述塑封层的正面上，用于将所述焊盘电引出。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述裸片的正面覆盖有保护层，所述保护层暴露所述焊盘；所述塑封层的正面还暴露所述保护层；所述第二引脚还位于所述保护层上。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述裸片为MOSFET裸片或IGBT裸片。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述引线槽为一体结构。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述导电胶包括纳米铜/导电聚合物复合材料。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述保护层的材料为有机高分子聚合物绝缘材料或无机绝缘材料。
8.一种芯片封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的至少一组待封装件，每组所述待封装件包括：引线槽与裸片，所述引线槽包括底壁、若干侧壁以及所述底壁与各个所述侧壁围合成的容纳槽；所述引线槽的底壁固定于所述载板；所述裸片包括背电极与若干焊盘，所述背电极位于所述裸片的背面，所述焊盘位于所述裸片的正面；至少所述裸片的背电极位于所述容纳槽内，且通过导电胶与所述引线槽电连接；
在所述载板的表面形成包埋所述引线槽与所述裸片的塑封层；减薄所述塑封层，直至露出所述引线槽的至少一个侧壁的顶端；
在所述塑封层内形成开口，以暴露所述焊盘；在所述引线槽的侧壁的顶端与所述塑封层的正面上形成第一引脚，以将所述背电极电引出；以及在所述焊盘与所述塑封层的正面上形成多个第二引脚，以将所述焊盘电引出；
去除所述载板，暴露所述引线槽的底壁；
切割形成芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
9.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述待封装件中，所述裸片的正面覆盖有保护层；减薄所述塑封层步骤中，直至露出所述引线槽的至少一个侧壁的顶端与所述保护层；在所述塑封层内形成开口替换为：在所述保护层内形成开口，以暴露所述焊盘；所述第二引脚还形成在所述保护层上。
10.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，通过机械加工法、和/或化学腐蚀法形成所述引线槽。
11.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，一组所述待封装件的形成方法包括：
在所述容纳槽内设置液态导电胶；
对所述液态导电胶半固化形成半固态导电胶，所述裸片的背面朝向所述引线槽的底壁，至少所述背电极置于所述半固态导电胶内；
固化所述半固态导电胶，以将所述背电极与所述引线槽电连接以形成一组所述待封装件。
12.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，一组所述待封装件的形成方法包括：
将所述裸片的背面朝向所述引线槽的底壁，设置在所述容纳槽内；所述背电极与所述底壁之间设置有固态导电胶；
加热使所述固态导电胶形成液态导电胶；
固化所述液态导电胶，以将所述背电极与所述引线槽电连接以形成一组所述待封装件。
13.根据权利要求12所述的芯片封装结构的制作方法，其特征在于，所述导电胶包括纳米铜/导电聚合物复合材料。
14.根据权利要求13所述的芯片封装结构的制作方法，其特征在于，所述纳米铜/导电聚合物复合材料中，所述导电聚合物为：聚吡咯、聚噻吩、聚苯胺、聚苯硫醚中的至少一种，和/或所述纳米铜的粒径小于800nm。
15.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，承载于所述载板的所述待封装件为多组；所述切割步骤中，形成多个芯片封装结构，每个所述芯片封装结构中包含一组所述待封装件。
CN202010931356.2A 2020-09-07 2020-09-07 芯片封装结构及其制作方法 Active CN112151466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010931356.2A CN112151466B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010931356.2A CN112151466B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112151466A true CN112151466A (zh) 2020-12-29
CN112151466B CN112151466B (zh) 2023-06-27

Family

ID=73890789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010931356.2A Active CN112151466B (zh) 2020-09-07 2020-09-07 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112151466B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599426A (zh) * 2021-03-05 2021-04-02 成都先进功率半导体股份有限公司 一种芯片刷胶方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
CN115547852A (zh) * 2022-12-01 2022-12-30 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺
WO2023005307A1 (zh) * 2021-07-29 2023-02-02 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法
EP4187578A3 (en) * 2021-11-26 2023-08-16 Tohoku University Power semiconductor device and power semiconductor module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048413A1 (en) * 2002-09-09 2004-03-11 Semiconductor Components Industries, Llc. Structure and method of direct chip attach
CN1685504A (zh) * 2002-09-30 2005-10-19 费查尔德半导体有限公司 包含漏极夹的半导体管芯封装
US20070108585A1 (en) * 2005-11-10 2007-05-17 Mark Pavier Semiconductor package including a semiconductor die having redistributed pads
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
TW201521158A (zh) * 2013-11-22 2015-06-01 Alpha & Omega Semiconductor Cayman Ltd 超薄半導體器件及製備方法
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048413A1 (en) * 2002-09-09 2004-03-11 Semiconductor Components Industries, Llc. Structure and method of direct chip attach
CN1685504A (zh) * 2002-09-30 2005-10-19 费查尔德半导体有限公司 包含漏极夹的半导体管芯封装
US20070108585A1 (en) * 2005-11-10 2007-05-17 Mark Pavier Semiconductor package including a semiconductor die having redistributed pads
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
TW201521158A (zh) * 2013-11-22 2015-06-01 Alpha & Omega Semiconductor Cayman Ltd 超薄半導體器件及製備方法
CN104617002A (zh) * 2014-12-31 2015-05-13 杰群电子科技（东莞）有限公司 一种半导体封装方法及结构
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
CN105206592A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装的结构和制作方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599426A (zh) * 2021-03-05 2021-04-02 成都先进功率半导体股份有限公司 一种芯片刷胶方法
CN112599426B (zh) * 2021-03-05 2021-05-25 成都先进功率半导体股份有限公司 一种芯片刷胶方法
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法
WO2023005307A1 (zh) * 2021-07-29 2023-02-02 矽磐微电子(重庆)有限公司 Mcm封装结构及其制作方法
EP4187578A3 (en) * 2021-11-26 2023-08-16 Tohoku University Power semiconductor device and power semiconductor module
CN115547852A (zh) * 2022-12-01 2022-12-30 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺
CN115547852B (zh) * 2022-12-01 2023-03-07 合肥矽迈微电子科技有限公司 一种高功率芯片的半成品结构、器件及其封装工艺

Also Published As

Publication number Publication date
CN112151466B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN112151466B (zh) 芯片封装结构及其制作方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN210607192U (zh) 面板组件、晶圆封装体以及芯片封装体
CN111883521B (zh) 多芯片3d封装结构及其制作方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
CN112117251B (zh) 芯片封装结构及其制作方法
CN210467768U (zh) 晶圆级芯片封装结构
CN113725088B (zh) 芯片封装结构的制作方法
WO2023005307A1 (zh) Mcm封装结构及其制作方法
CN215299231U (zh) 芯片封装结构
CN113871307A (zh) Ipm封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN211045375U (zh) 晶圆级芯片封装结构
CN210224005U (zh) 一种扇出型天线封装结构
CN113725181B (zh) 芯片封装结构
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725183B (zh) 芯片封装结构及其制作方法
CN113725182B (zh) 芯片封装结构
CN113725089B (zh) 芯片封装结构的制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN211088268U (zh) 晶圆级sip模组结构
WO2023005308A1 (zh) 芯片封装结构及其制作方法
CN115483178A (zh) 焊球、倒装芯片结构、堆叠式封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant