CN113571461A - 芯片封装结构的形成方法 - Google Patents

芯片封装结构的形成方法 Download PDF

Info

Publication number
CN113571461A
CN113571461A CN202110751187.9A CN202110751187A CN113571461A CN 113571461 A CN113571461 A CN 113571461A CN 202110751187 A CN202110751187 A CN 202110751187A CN 113571461 A CN113571461 A CN 113571461A
Authority
CN
China
Prior art keywords
layer
chip
forming
stretchable
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110751187.9A
Other languages
English (en)
Inventor
谭富耀
谢雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110751187.9A priority Critical patent/CN113571461A/zh
Publication of CN113571461A publication Critical patent/CN113571461A/zh
Priority to PCT/CN2022/089778 priority patent/WO2023273582A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构的形成方法，包括：提供承载于可拉伸层的多个裸片，各个裸片在可拉伸层上的排布保持晶圆切割后的排布；拉伸可拉伸层至相邻裸片之间的距离为预设距离；将拉伸后的可拉伸层以及所承载的各个裸片整体转移至载板；去除拉伸后的可拉伸层；在载板上形成塑封层，以包覆各个裸片；去除载板，在各个裸片的活性面与塑封层上形成电连接结构；切割形成多个芯片封装结构，每个芯片封装结构至少包括一个裸片。根据本发明的实施例，1)利用可拉伸层可将晶圆切割后的多个裸片一次完成转移，贴装效率高；不需要芯片装贴设备，贴装成本低。2)转移至载板的裸片保留了晶圆原本的布局，可使用简单的良率测试技术进行不良追溯。

Description

芯片封装结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片封装结构的形成方法。
背景技术
近年来，在封装过程中，为了提高封装效率，行业内发展了面板级封装技术。
面板级封装技术中，需采用吸头将各个裸片转移至载板上，后进行封装。
吸头转移裸片时，需逐一抓取，且需参照载板上的对位标记逐一对位，贴装成本高且效率低。
发明内容
本发明的发明目的是提供一种芯片封装结构的形成方法，降低贴装成本、提高贴装效率。
为实现上述目的，本发明提供一芯片封装结构的形成方法，包括：
提供承载于可拉伸层的多个裸片，各个所述裸片在所述可拉伸层上的排布保持晶圆切割后的排布；
拉伸所述可拉伸层至相邻所述裸片之间的距离为预设距离；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至所述载板；去除拉伸后的所述可拉伸层；
在所述载板上形成塑封层，以包覆各个所述裸片；去除所述载板，在各个所述裸片的活性面与所述塑封层上形成电连接结构；
切割形成多个芯片封装结构，每个所述芯片封装结构至少包括一个所述裸片。
可选地，提供承载于可拉伸层的多个裸片包括：在晶圆的背面黏附可拉伸层，切割所述晶圆形成各个所述裸片；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至所述载板时，各个所述裸片的活性面朝向所述载板；在所述载板上形成塑封层后，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的活性面朝向相同，所述塑封层的背面与所述裸片的背面朝向相同；去除所述载板后，暴露各个所述裸片的活性面与所述塑封层的正面。
可选地，在所述晶圆的背面黏附可拉伸层前，先在所述晶圆的背面黏附中间承载层，所述中间承载层的硬度大于所述可拉伸层的硬度；切割所述晶圆的同时，切割所述中间承载层；整体转移拉伸后的所述可拉伸层以及所承载的各个所述裸片的同时，转移所述中间承载层；形成的所述塑封层包覆所述中间承载层。
可选地，提供承载于可拉伸层的多个裸片包括：切割晶圆形成各个裸片；各个所述裸片的活性面朝向可拉伸层，保持所述晶圆切割后的排布，将各个所述裸片整体转移至所述可拉伸层；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至所述载板时，各个所述裸片的背面朝向所述载板；在所述载板上形成塑封层后，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的背面朝向相同，所述塑封层的背面与所述裸片的活性面朝向相同；去除所述载板前，自所述塑封层的背面减薄所述塑封层，直至露出各个所述裸片的活性面。
可选地，所述可拉伸层在垂直厚度方向的拉伸系数呈线性。
可选地，所述可拉伸层的材料为弹性高分子薄膜材料，或弹性的共聚物薄膜材料。
可选地，所述可拉伸层的材料为聚乙烯、聚氯乙烯、聚丙烯、聚酰胺和聚酰胺中的至少一种。
可选地，所述中间承载层的材料为聚氯乙烯。
可选地，一个所述裸片包括多个焊盘，多个所述焊盘暴露在所述活性面；
在所述各个裸片的活性面与所述塑封层上形成电连接结构包括：
在所述焊盘以及所述塑封层上形成第一再分布层；
在所述第一再分布层上形成导电凸块与第一介电层，所述导电凸块暴露在所述第一介电层外，所述导电凸块为所述芯片封装结构的对外电连接结构。
可选地，所述裸片包括背电极，所述背电极暴露在所述裸片的背面；
所述形成电连接结构步骤后，所述切割形成多个芯片封装结构步骤前，还包括：
减薄所述塑封层，直至露出每个所述裸片的所述背电极；
在所述塑封层内形成多个导电插塞，所述导电插塞位于所述裸片的侧边；所述导电插塞的第一端连接所述第一再分布层，所述导电插塞的第二端暴露在所述塑封层外；
在各个所述背电极、所述导电插塞的第二端与所述塑封层上形成第二再分布层，用于通过所述导电插塞将所述裸片的背电极电引至所述裸片的活性面；形成包埋所述第二再分布层的第二介电层。
可选地，切割所述晶圆前，对所述晶圆进行测试，生成良率图；所述良率图用于所述芯片封装结构的良率追踪。
与现有技术相比，本发明的有益效果在于：1)利用可拉伸层可将晶圆切割后的多个裸片一次完成转移，贴装效率高。2)不需要芯片装贴设备，贴装成本低。3)转移至载板的多个裸片保留了晶圆原本的布局，可以使用简单的良率测试技术进行不良追溯。4)可通过选择拉伸系数不同的可拉伸层承载膜，控制拉伸尺寸不同，以满足封装结构的不同尺寸需求。
附图说明
图1是本发明第一实施例的芯片封装结构的形成方法的流程图；
图2至图10是图1中的流程对应的中间结构示意图；
图11至图13是本发明第二实施例的芯片封装结构的形成方法对应的中间结构示意图；
图14是本发明第三实施例的芯片封装结构对应的中间结构示意图；
图15是本发明第四实施例的芯片封装结构对应的中间结构示意图；
图16是本发明第五实施例的芯片封装结构的形成方法的流程图；
图17至图25是图16中的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
晶圆10 晶圆的活性面10a
晶圆的背面10b 可拉伸层11
裸片12 裸片的活性面12a
裸片的背面12b 焊盘121
保护层120 开口120a
载板20 塑封层13
塑封层的背面13b 塑封层的正面13a
第一支撑板30 第一再分布层14
金属图案块14a、23a 导电凸块15
第一介电层16 芯片封装结构1a
中间承载层21 背电极122
第二支撑板31 导电插塞22
导电插塞的第一端22a 导电插塞的第二端22b
第二再分布层23 第二介电层24
导电柱25 导电柱的第一端25a
导电柱的第二端25b
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的形成方法的流程图；图2至图10是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1、图2、图3与图4所示，提供晶圆10，在晶圆10的背面10b黏附可拉伸层11；切割晶圆10形成多个裸片12。其中，图2是晶圆和可拉伸层的俯视图；图3是沿着图2中的AA线的剖视图。
晶圆10包括相对的活性面10a与背面10b，活性面10a可以暴露若干焊盘(未标示)。
晶圆10的背面10b与可拉伸层11之间可以设置粘结层，以此实现两者之间的固定。
粘结层可以采用易剥离的材料，以便将可拉伸层11剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
本实施例中，可拉伸层11在垂直厚度方向的拉伸系数呈线性。其它实施例中，可拉伸层11在垂直厚度方向的拉伸系数可以呈非线性，拉伸长度随拉伸力的变化曲线固定即可。
可拉伸层11的材料可以为弹性高分子薄膜材料，或弹性的共聚物薄膜材料，例如聚乙烯、聚氯乙烯、聚丙烯、聚酰胺和聚酰胺中的至少一种，也可以为改性后的聚乙烯、聚氯乙烯、聚丙烯、聚酰胺或聚酰胺，以增强拉伸性能。
切割晶圆10时，可通过切割深度控制切割停留在可拉伸层11上方。
裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图4所示，裸片12包括相对的活性面12a与背面12b。焊盘121暴露于活性面12a。裸片12内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。焊盘121与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
本实施例中，裸片12的活性面12a设置有保护层120。其它实施例中，裸片12的活性面也可以省略保护层120。
保护层120为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
本实施例中，参照图4所示，保护层120内开设有暴露焊盘121的开口120a。
接着，参照图1中的步骤S2与图5所示，拉伸可拉伸层11至相邻裸片12之间的距离为预设距离L。
拉伸可拉伸层11可带动裸片12相互散开。根据拉伸长度随拉伸力的变化曲线，通过控制拉伸力，可实现相邻裸片12之间距离的控制。
需要说明的是，相邻裸片12之间的距离包括上下方向距离与左右方向距离。上下方向距离与左右方向距离可以相同或不同。
之后，参照图1中的步骤S3与图6所示，裸片12的活性面12a朝向载板20，将拉伸后的可拉伸层11以及所承载的各个裸片12整体转移至载板20；参照图7所示，去除拉伸后的可拉伸层11。
利用可拉伸层11可将晶圆10切割后的多个裸片12一次完成转移，贴装效率高。此外，不需要芯片装贴设备，贴装成本低。
可拉伸层11的去除方式可以为激光剥离、UV照射等现有去除方式。
载板20为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
裸片12的活性面12a与载板20之间可以设置粘结层，以此实现两者之间的固定。
粘结层可以采用易剥离的材料，以便将载板20剥离下来，例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
接着，参照图1中的步骤S4与图8所示，在载板20上形成塑封层13，以包覆各个裸片12，塑封层13包括相对的正面13a与背面13b，塑封层13的正面13a与裸片12的活性面12a朝向相同，塑封层13的背面13b与裸片12的背面12b朝向相同；参照图9所示，去除载板20，暴露各个裸片12的活性面12a与塑封层13的正面13a；在各个裸片12的活性面12a与塑封层13的正面13a上形成电连接结构。
塑封层13的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层13的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个裸片12之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层13也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层13包括相对的正面13a与背面13b。本实施例中，塑封层13的正面13a暴露保护层120与焊盘121。
载板20的去除方式可以为激光剥离、UV照射等现有去除方式。
载板20去除后，可在塑封层13的背面13b设置第一支撑板30。
第一支撑板30为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
参照图9所示，本实施例中，在各个裸片12的活性面12a与塑封层13的正面13a上形成电连接结构包括如下步骤S41～S43。
步骤S41：在焊盘121以及塑封层13的正面13a上形成第一再分布层14。
具体地，步骤S41包括如下步骤S411～S414。
步骤S411：在各个裸片12的保护层120、保护层120暴露出的焊盘121以及塑封层13的正面13a上形成光刻胶层。
本步骤411中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个裸片12的保护层120、保护层120暴露出的焊盘121以及塑封层13的正面13a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S412：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一再分布层14的金属图案块14a所在区域互补。
步骤S413：在第一预定区域的互补区域填充金属层以形成第一再分布层14的金属图案块14a。
本步骤S413可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S411形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个裸片12的保护层120、保护层120暴露出的焊盘121以及塑封层13的正面13a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成与金属图案块14a。
步骤S414：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一再分布层14的金属图案块14a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S41中的第一再分布层14的金属图案块14a根据设计需要进行布置，不同裸片12上的第一再分布层14的分布可以相同，也可以不同。
步骤S42：在第一再分布层14上形成导电凸块15，导电凸块15为对外电连接结构。
具体地，步骤S42包括如下步骤S421～S424。
步骤S421：在金属图案块14a、金属图案块14a暴露出的保护层120以及塑封层13的正面13a上形成光刻胶层。
本步骤S421中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在金属图案块14a、金属图案块14a暴露出的保护层120以及塑封层13的正面13a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S422：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成导电凸块15的区域互补。
本步骤S422对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S423：在第二预定区域的互补区域填充金属层以形成导电凸块15。
本步骤S423可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S424：灰化去除第二预定区域剩余的光刻胶层。
导电凸块15可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S43：形成包埋第一再分布层14与导电凸块15的第一介电层16，使导电凸块15暴露在第一介电层16外。
具体地：在导电凸块15、金属图案块14a、金属图案块14a暴露出的保护层120以及塑封层13的正面13a上形成第一介电层16；减薄第一介电层16，直至暴露出导电凸块15。
第一介电层16为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一再分布层14、导电凸块15、未覆盖第一再分布层14的保护层120以及塑封层13的正面13a上，或b)先涂布在第一再分布层14、导电凸块15、未覆盖第一再分布层14的保护层120以及塑封层13的正面13a上、后固化，或c)通过注塑工艺固化在第一再分布层14、导电凸块15、未覆盖第一再分布层14的保护层120以及塑封层13的正面13a上。
第一介电层16的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一再分布层14、导电凸块15、未覆盖第一再分布层14的保护层120以及塑封层13的正面13a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止第一介电层16大面积形成时引发塑封体出现翘曲。
第一介电层16可以包括一层或多层。
当第一介电层16包覆导电凸块15时，抛光第一介电层16直至暴露出导电凸块15。
第一介电层16形成完后，去除第一支撑板30。
其它实施例中，步骤S42与S43可以替换为：先在第一再分布层14上整面形成第一介电层16，再在第一介电层16内形成导电凸块15，导电凸块15连接第一再分布层14。例如在第一介电层16内形成暴露第一再分布层14的窗口，在窗口内填充金属层以形成导电凸块15。换言之，在第一再分布层14上形成导电凸块15与第一介电层16，导电凸块15暴露在第一介电层16外即可。
之后，参照图1中的步骤S5与图10所示，切割形成多个芯片封装结构1a，每个芯片封装结构1a包括一个裸片12。
参照图10所示，芯片封装结构1a中，塑封层13与裸片12的水平间距(塑封层13的侧墙厚度)等于步骤S2中拉伸可拉伸层11至相邻裸片12之间的预设距离L的一半。因而，可根据塑封层13的侧墙厚度需求，设定步骤S2中的预设距离L。
其它实施例中，步骤S4中的第一再分布层14可以电连接相邻的两个或两个以上数目的裸片12，因而，步骤S5切割后，每个芯片封装结构1a包括两个或两个数目以上的裸片12。
此外，步骤S1切割晶圆10前，可对晶圆10进行测试，生成良率图；该良率图用于芯片封装结构1a的良率追踪。例如，可判断芯片封装结构1a的不合格产品是由于裸片12的质量问题还是步骤S4再布线对位问题。
图11至图13是本发明第二实施例的芯片封装结构的形成方法对应的中间结构示意图。参照图11至图13、图3至图5所示，本实施例中的芯片封装结构的形成方法与图1所示实施例一的芯片封装结构的形成方法大致相同，区别仅在于：步骤S1中，参照图11所示，在晶圆10的背面10b黏附可拉伸层11前，先在晶圆背面10b黏附中间承载层21，中间承载层21的硬度大于可拉伸层11的硬度；步骤S2中，参照图12所示，切割晶圆10的同时，切割中间承载层21；参照图13所示，拉伸可拉伸层11时，中间承载层21不随可拉伸层11散开。
此外，步骤S3中，裸片12整体转移的同时，转移中间承载层21；步骤S3中，形成的塑封层13包覆中间承载层21。换言之，中间承载层21保留在芯片封装结构1a中。
中间承载层21可以在切割晶圆10时，防止拉伸可拉伸层11变形。对应地，中间承载层21的材料可以为聚氯乙烯。
图14是本发明第三实施例的芯片封装结构对应的中间结构示意图。参照图14所示，本实施例中的芯片封装结构的形成方法与前述实施例的芯片封装结构的形成方法大致相同，区别仅在于：裸片12包括背电极122，背电极122暴露在裸片12的背面12b。例如，裸片12可以为IGBT集成其它功能的裸片，若干焊盘121中的两个可以分别为源极与栅极。背电极122可以为漏极。
对应地，步骤S4形成电连接结构步骤后，步骤S5切割形成多个芯片封装结构1a步骤前，还包括如下步骤S431至S433。
步骤S431：减薄塑封层13，直至露出每个裸片12的背电极122。
步骤S43进行前，可在第一介电层16上设置第二支撑板31。
步骤S432：经塑封层13的背面13b在塑封层13内形成多个导电插塞22，导电插塞22位于裸片12的侧边；导电插塞22的第一端22a连接第一再分布层14，导电插塞22的第二端22b暴露在塑封层13的背面13b。
步骤S433：在各个背电极122、导电插塞22的第二端22b与塑封层13的背面13b上形成第二再分布层23，用于通过导电插塞22将裸片12的背电极122电引至裸片12的活性面12a；形成包埋第二再分布层23的第二介电层24。
本实施例中，第二再分布层23包括一层金属图案块23a。其它实施例中，第二再分布层23可以包括两层及两层以上的金属图案层。
第二再分布层23与第二介电层24的形成方法可以参照第一再分布层14与第一介电层16的形成方法。
其它实施例中，导电凸块15也可以形成在第二再分布层23上，导电凸块15暴露在第二介电层24外。换言之，导电柱25将裸片12的焊盘121电引至裸片12的背面12b，对外电连接结构靠近裸片12的背面12b。
换言之，利用可拉伸层11将晶圆10切割后的多个裸片12一次完成转移的方案，不仅可以用于芯片封装结构1a中的单面布线，也可以用于双面布线。
图15是本发明第四实施例的芯片封装结构对应的中间结构示意图。参照图15所示，本实施例中的芯片封装结构的形成方法与第三实施例的芯片封装结构的形成方法大致相同，区别仅在于：采用导电柱25替换导电插塞22。
具体地，步骤S3之后，步骤S4形成塑封层13前，在载板20上排布多个导电柱25，导电柱25位于裸片12的侧边；导电柱25的第一端25a朝向载板20。
导电柱25的材料可以为铜等导电性优良的金属。
导电柱25的数目及位置可根据预设电路布局而定。
导电柱25的高度可以大于裸片12的厚度，至少导电柱25的高度等于裸片12的厚度。
步骤S4形成的第一再分布层14还位于导电柱25的第一端25a。
对应地，步骤S4形成电连接结构步骤后，步骤S5切割形成多个芯片封装结构1a步骤前，还包括如下步骤S431'至S432'。
步骤S431'：减薄塑封层13，直至露出每个裸片12的背电极122与导电柱25的第二端25b；
步骤S432'：在各个背电极122、导电柱25的第二端25b与塑封层13的背面13b上形成第二再分布层23，用于通过导电柱25将裸片12的背电极122电引至裸片12的活性面12a；形成包埋第二再分布层23的第二介电层24。
图16是本发明第五实施例的芯片封装结构的形成方法的流程图；图17至图25是图16中的流程对应的中间结构示意图。
首先，参照图16中的步骤S1'、图17与图18所示，切割晶圆10形成各个裸片12；各个裸片12的活性面12a朝向可拉伸层11，保持晶圆10切割后的排布，将各个裸片12整体转移至可拉伸层11。
本实施例的步骤S1'与实施例一的步骤S1大致相同，区别仅在于：先切割晶圆10形成裸片12，后转移至可拉伸层11。
接着，参照图16中的步骤S2与图19所示，拉伸可拉伸层11至相邻裸片12之间的距离为预设距离L。
本实施例的步骤S2可以参照实施例一的步骤S2。
之后，参照图16中的步骤S3'与图20所示，各个裸片12的背面12b朝向载板20，将拉伸后的可拉伸层11以及所承载的各个裸片12整体转移至载板20；参照图21所示，去除拉伸后的可拉伸层11。
本实施例的步骤S3'与实施例一的步骤S3大致相同，区别仅在于：由于裸片12的活性面12a贴附于可拉伸层11，因而，各个裸片12整体转移时，裸片12的背面12b朝向载板20。
之后，参照图16中的步骤S4'与图22所示，在载板20上形成塑封层13，以包覆各个裸片12，塑封层13包括相对的正面13a与背面13b，塑封层13的正面13a与裸片12的背面12b朝向相同，塑封层13的背面13b与裸片12的活性面12a朝向相同；参照图23所示，自塑封层13的背面13b减薄塑封层13，直至露出各个裸片12的活性面12a；参照图24所示，在各个裸片12的活性面12a与塑封层13的背面13b上形成电连接结构。
本实施例的步骤S4'与实施例一的步骤S4大致相同，区别仅在于：由于裸片12的背面12b朝向载板20，因而在各个裸片12的活性面12a上形成电连接结构时，需减薄塑封层13直至露出各个裸片12的活性面12a。
再接着，参照图16中的步骤S5'与图25所示，去除载板20，切割形成多个芯片封装结构1a，每个芯片封装结构1a包括一个裸片12。
本实施例的步骤S5'与实施例一的步骤S5大致相同。载板20可以在步骤S5'中去除，也可以在步骤S4'减薄塑封层13后去除。减薄塑封层13后去除载板20的方案中，可以在各个裸片12的背面12b与塑封层13的正面13a上形成第一支撑板30。
相应地，对于第三实施例的双面布线的芯片封装结构的形成方法，本实施例可以省略步骤S431。
相应地，对于第四实施例的双面布线的芯片封装结构的形成方法，本实施例中，一方面，步骤S3之后，步骤S4形成塑封层13前，在载板20上排布多个导电柱25，导电柱25位于裸片12的侧边；导电柱25的第二端25b朝向载板20。步骤S4形成的第一再分布层14还位于导电柱25的第二端25b。
第二方面，省略步骤S431'。
第三方面，步骤S432'：在各个背电极122、导电柱25的第一端25a与塑封层13的背面13b上形成第二再分布层23，用于通过导电柱25将裸片12的背电极122电引至裸片12的活性面12a；形成包埋第二再分布层23的第二介电层24。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种芯片封装结构的形成方法，其特征在于，包括：
提供承载于可拉伸层的多个裸片，各个所述裸片在所述可拉伸层上的排布保持晶圆切割后的排布；
拉伸所述可拉伸层至相邻所述裸片之间的距离为预设距离；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至载板；去除拉伸后的所述可拉伸层；
在所述载板上形成塑封层，以包覆各个所述裸片；去除所述载板，在各个所述裸片的活性面与所述塑封层上形成电连接结构；
切割形成多个芯片封装结构，每个所述芯片封装结构至少包括一个所述裸片。
2.根据权利要求1所述的芯片封装结构的形成方法，其特征在于，提供承载于可拉伸层的多个裸片包括：在晶圆的背面黏附可拉伸层，切割所述晶圆形成各个所述裸片；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至所述载板时，各个所述裸片的活性面朝向所述载板；在所述载板上形成塑封层后，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的活性面朝向相同，所述塑封层的背面与所述裸片的背面朝向相同；去除所述载板后，暴露各个所述裸片的活性面与所述塑封层的正面。
3.根据权利要求2所述的芯片封装结构的形成方法，其特征在于，在所述晶圆的背面黏附可拉伸层前，先在所述晶圆的背面黏附中间承载层，所述中间承载层的硬度大于所述可拉伸层的硬度；切割所述晶圆的同时，切割所述中间承载层；整体转移拉伸后的所述可拉伸层以及所承载的各个所述裸片的同时，转移所述中间承载层；形成的所述塑封层包覆所述中间承载层。
4.根据权利要求1所述的芯片封装结构的形成方法，其特征在于，提供承载于可拉伸层的多个裸片包括：切割晶圆形成各个裸片；各个所述裸片的活性面朝向可拉伸层，保持所述晶圆切割后的排布，将各个所述裸片整体转移至所述可拉伸层；
将拉伸后的所述可拉伸层以及所承载的各个所述裸片整体转移至所述载板时，各个所述裸片的背面朝向所述载板；在所述载板上形成塑封层后，所述塑封层包括相对的正面与背面，所述塑封层的正面与所述裸片的背面朝向相同，所述塑封层的背面与所述裸片的活性面朝向相同；去除所述载板前，自所述塑封层的背面减薄所述塑封层，直至露出各个所述裸片的活性面。
5.根据权利要求1至4任一项所述的芯片封装结构的形成方法，其特征在于，所述可拉伸层在垂直厚度方向的拉伸系数呈线性。
6.根据权利要求1至4任一项所述的芯片封装结构的形成方法，其特征在于，所述可拉伸层的材料为弹性高分子薄膜材料，或弹性的共聚物薄膜材料。
7.根据权利要求1至4任一项所述的芯片封装结构的形成方法，其特征在于，所述可拉伸层的材料为聚乙烯、聚氯乙烯、聚丙烯、聚酰胺和聚酰胺中的至少一种。
8.根据权利要求1所述的芯片封装结构的形成方法，其特征在于，一个所述裸片包括多个焊盘，多个所述焊盘暴露在所述活性面；
在所述各个裸片的活性面与所述塑封层上形成电连接结构包括：
在所述焊盘以及所述塑封层上形成第一再分布层；
在所述第一再分布层上形成导电凸块与第一介电层，所述导电凸块暴露在所述第一介电层外，所述导电凸块为所述芯片封装结构的对外电连接结构。
9.根据权利要求8所述的芯片封装结构的形成方法，其特征在于，所述裸片包括背电极，所述背电极暴露在所述裸片的背面；
所述形成电连接结构步骤后，所述切割形成多个芯片封装结构步骤前，还包括：
在所述塑封层内形成多个导电插塞，所述导电插塞位于所述裸片的侧边；所述导电插塞的第一端连接所述第一再分布层，所述导电插塞的第二端暴露在所述塑封层外；
在各个所述背电极、所述导电插塞的第二端与所述塑封层上形成第二再分布层，用于通过所述导电插塞将所述裸片的背电极电引至所述裸片的活性面；形成包埋所述第二再分布层的第二介电层。
10.根据权利要求1所述的芯片封装结构的形成方法，其特征在于，切割所述晶圆前，对所述晶圆进行测试，生成良率图；所述良率图用于所述芯片封装结构的良率追踪。
CN202110751187.9A 2021-07-02 2021-07-02 芯片封装结构的形成方法 Pending CN113571461A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110751187.9A CN113571461A (zh) 2021-07-02 2021-07-02 芯片封装结构的形成方法
PCT/CN2022/089778 WO2023273582A1 (zh) 2021-07-02 2022-04-28 芯片封装结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110751187.9A CN113571461A (zh) 2021-07-02 2021-07-02 芯片封装结构的形成方法

Publications (1)

Publication Number Publication Date
CN113571461A true CN113571461A (zh) 2021-10-29

Family

ID=78163492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110751187.9A Pending CN113571461A (zh) 2021-07-02 2021-07-02 芯片封装结构的形成方法

Country Status (2)

Country Link
CN (1) CN113571461A (zh)
WO (1) WO2023273582A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273582A1 (zh) * 2021-07-02 2023-01-05 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582639A (ja) * 1991-09-19 1993-04-02 Nec Kansai Ltd 紫外線硬化型粘着シート
CN108321113A (zh) * 2018-01-29 2018-07-24 合肥矽迈微电子科技有限公司 扇出型封装方法
CN108803103A (zh) * 2018-05-30 2018-11-13 上海中航光电子有限公司 一种液晶显示装置及其制作方法
TW201843269A (zh) * 2017-04-17 2018-12-16 日商日東電工股份有限公司 切晶黏晶膜
CN109378294A (zh) * 2018-10-08 2019-02-22 合肥矽迈微电子科技有限公司 半导体结构的封装方法
CN110676183A (zh) * 2019-10-10 2020-01-10 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装方法
CN110838452A (zh) * 2019-03-26 2020-02-25 Pep创新私人有限公司 封装方法、面板组件、晶圆封装体以及芯片封装体
CN111883521A (zh) * 2020-07-13 2020-11-03 矽磐微电子(重庆)有限公司 多芯片3d封装结构及其制作方法
CN112151466A (zh) * 2020-09-07 2020-12-29 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6580447B2 (ja) * 2015-10-16 2019-09-25 リンテック株式会社 粘着シート及び半導体装置の製造方法
JPWO2018003312A1 (ja) * 2016-06-30 2019-04-18 リンテック株式会社 半導体加工用シート
WO2018216621A1 (ja) * 2017-05-22 2018-11-29 日立化成株式会社 半導体装置の製造方法及びエキスパンドテープ
CN113571461A (zh) * 2021-07-02 2021-10-29 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582639A (ja) * 1991-09-19 1993-04-02 Nec Kansai Ltd 紫外線硬化型粘着シート
TW201843269A (zh) * 2017-04-17 2018-12-16 日商日東電工股份有限公司 切晶黏晶膜
CN108321113A (zh) * 2018-01-29 2018-07-24 合肥矽迈微电子科技有限公司 扇出型封装方法
CN108803103A (zh) * 2018-05-30 2018-11-13 上海中航光电子有限公司 一种液晶显示装置及其制作方法
CN109378294A (zh) * 2018-10-08 2019-02-22 合肥矽迈微电子科技有限公司 半导体结构的封装方法
CN110838452A (zh) * 2019-03-26 2020-02-25 Pep创新私人有限公司 封装方法、面板组件、晶圆封装体以及芯片封装体
CN110676183A (zh) * 2019-10-10 2020-01-10 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装方法
CN111883521A (zh) * 2020-07-13 2020-11-03 矽磐微电子(重庆)有限公司 多芯片3d封装结构及其制作方法
CN112151466A (zh) * 2020-09-07 2020-12-29 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273582A1 (zh) * 2021-07-02 2023-01-05 矽磐微电子(重庆)有限公司 芯片封装结构的形成方法

Also Published As

Publication number Publication date
WO2023273582A1 (zh) 2023-01-05

Similar Documents

Publication Publication Date Title
TW200834840A (en) Semiconductor image device package with die receiving through-hole and method of the same
CN111883521B (zh) 多芯片3d封装结构及其制作方法
TWI796522B (zh) 半導體器件封裝方法及半導體器件
US11121052B2 (en) Integrated fan-out device, 3D-IC system, and method
WO2023273582A1 (zh) 芯片封装结构的形成方法
TW201913899A (zh) 積體電路封裝及其製作方法
CN113871307A (zh) Ipm封装结构及其制作方法
CN113327880B (zh) 靶点芯片及其制作方法、芯片封装结构的制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN111668108B (zh) 半导体封装方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN108962766B (zh) 封装结构及其形成方法
CN112117250A (zh) 芯片封装结构及其制作方法
CN113725088A (zh) 芯片封装结构的制作方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN113725089B (zh) 芯片封装结构的制作方法
WO2023005308A1 (zh) 芯片封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN113725183B (zh) 芯片封装结构及其制作方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体
CN113725182B (zh) 芯片封装结构
CN115148710A (zh) Mcm封装结构及其制作方法
CN114446920A (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination