CN113327880B - 靶点芯片及其制作方法、芯片封装结构的制作方法 - Google Patents

靶点芯片及其制作方法、芯片封装结构的制作方法 Download PDF

Info

Publication number
CN113327880B
CN113327880B CN202110594847.7A CN202110594847A CN113327880B CN 113327880 B CN113327880 B CN 113327880B CN 202110594847 A CN202110594847 A CN 202110594847A CN 113327880 B CN113327880 B CN 113327880B
Authority
CN
China
Prior art keywords
layer
chip
transparent material
metal pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110594847.7A
Other languages
English (en)
Other versions
CN113327880A (zh
Inventor
周文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110594847.7A priority Critical patent/CN113327880B/zh
Publication of CN113327880A publication Critical patent/CN113327880A/zh
Application granted granted Critical
Publication of CN113327880B publication Critical patent/CN113327880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Abstract

本发明提供了一种靶点芯片及其制作方法、芯片封装结构的制作方法，靶点芯片包括：金属图案层以及覆盖金属图案层的透明材料层，金属图案层分布于垂直透明材料层的厚度方向的平面上。本发明的靶点芯片中，金属图案层的反光与透明材料层的反光完全不同，因而，明暗相间结构的明暗交接界限明显，机器视觉的辨识度高，定位精准。此外，透明材料层使得可借助金属图案层的图案实现正面与背面的定位。

Description

靶点芯片及其制作方法、芯片封装结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种靶点芯片及其制作方法、芯片封装结构的制作方法。
背景技术
在面板级芯片封装工艺中，经常用到靶点芯片作为待封装芯片的对位基准。对位出现偏差，可能造成后续电互连工艺出现短路或断路等可靠性问题。
相关技术中的靶点芯片通常通过在材料层内开设凹槽，利用凹槽内的反光程度与凹槽外的反光程度不同所形成明暗相间结构来定位。然而，一方面，明暗相间结构的明暗交接界限不明显，造成机器视觉的辨识度不高，影响定位精度；另一方面，若材料层设置在不透光基底上，则造成靶点芯片仅能进行正面定位。当靶点芯片处于倒置状态时，无法利用背面进行定位。
发明内容
本发明的发明目的是提供一种靶点芯片及其制作方法、芯片封装结构的制作方法，以解决相关技术中的不足。
本发明的第一方面提供一种靶点芯片，包括：
金属图案层以及覆盖所述金属图案层的透明材料层，所述金属图案层分布于垂直所述透明材料层的厚度方向的平面上。
可选地，所述金属图案层的图案在垂直所述透明材料层的厚度方向的平面上呈非中心对称和/或非轴对称。
可选地，所述透明材料层包括第一透明材料层与第二透明材料层，所述金属图案层位于所述第一透明材料层上；所述第二透明材料层包覆所述金属图案层，或所述第二透明材料层为图案化的透明材料层，所述图案化的透明材料层的图案与所述金属图案层的图案相同。
可选地，所述透明材料层包括第三透明材料层，所述第三透明材料层包覆所述金属图案层，或所述第三透明材料层为图案化的透明材料层，所述图案化的透明材料层的图案与所述金属图案层的图案相同。
可选地，所述透明材料层的材料为有机材料。
可选地，所述有机材料为有机树脂或有机塑料。
本发明的第二方面提供一种靶点芯片的制作方法，包括：
提供承载件，在所述承载件上形成第一透明材料层；
在所述第一透明材料层远离所述承载件的一侧形成金属图案层与覆盖所述金属图案层的第二透明材料层，所述金属图案层的图案至少包括一组；
去除所述承载件；切割所述第二透明材料层、所述金属图案层以及所述第一透明材料层，形成靶点芯片，所述靶点芯片的所述金属图案层包括一组图案。
可选地，一组所述图案在垂直所述第一透明材料层的厚度方向的平面上呈非中心对称与非轴对称。
可选地，所述承载件为载板，所述载板的承载面设置有热分离胶或UV分离胶；去除所述承载件对应采用加热法使所述热分离胶失去粘性，或紫外照射法使所述UV分离胶失去粘性，以剥离所述承载件。
可选地，所述承载件为基板；去除所述承载件采用打磨所述基板实现。
可选地，所述形成金属图案层与覆盖所述金属图案层的第二透明材料层包括：
在所述第一透明材料层远离所述承载件的一侧形成金属图案层，所述金属图案层的图案至少包括一组；
在所述金属图案层与所述第一透明材料层远离所述承载件的一侧形成第二透明材料层。
可选地，所述金属图案层采用先整面沉积金属层，后图形化所述金属层形成；或采用电镀法形成。
可选地，所述形成金属图案层与覆盖所述金属图案层的第二透明材料层包括：
在所述第一透明材料层远离所述承载件的一侧形成金属层；
在所述金属层远离所述承载件的一侧形成第二透明材料层；图形化所述第二透明材料层形成图案化的透明材料层，以所述图案化的透明材料层为掩膜图形化所述金属层形成金属图案层，所述金属图案层的图案至少包括一组。
可选地，所述第一透明材料层与所述第二透明材料层的材料为有机材料。
可选地，所述金属图案层包括多组图案；切割所述第二透明材料层、所述金属图案层以及所述第一透明材料层步骤中，形成多个所述靶点芯片，每个所述靶点芯片的所述金属图案层包括一组图案。
本发明的第三方面提供另一种靶点芯片的制作方法，包括：
提供承载件，在所述承载件上形成金属图案层与覆盖所述金属图案层的第三透明材料层，所述金属图案层的图案至少包括一组；
去除所述承载件；切割所述第三透明材料层以及所述金属图案层，形成靶点芯片，所述靶点芯片的所述金属图案层包括一组图案。
可选地，一组所述图案在所述承载件所在平面上呈非中心对称与非轴对称。
可选地，所述承载件为载板，所述载板的承载面设置有热分离胶或UV分离胶；去除所述承载件对应采用加热法使所述热分离胶失去粘性，或紫外照射法使所述UV分离胶失去粘性，以剥离所述承载件。
可选地，所述承载件为基板；去除所述承载件采用打磨所述基板实现。
可选地，所述形成金属图案层与覆盖所述金属图案层的第三透明材料层包括：
在所述承载件上形成金属图案层，所述金属图案层的图案至少包括一组；
在所述金属图案层与所述承载件上形成第三透明材料层。
可选地，所述金属图案层采用先整面沉积金属层，后图形化所述金属层形成。
可选地，所述形成金属图案层与覆盖所述金属图案层的第三透明材料层包括：
在所述承载件上形成金属层；
在所述金属层远离所述承载件的一侧形成第三透明材料层；图形化所述第三透明材料层形成图案化的透明材料层，以所述图案化的透明材料层为掩膜图形化所述金属层形成金属图案层，所述金属图案层的图案至少包括一组。
可选地，所述第三透明材料层的材料为有机材料。
可选地，所述金属图案层包括多组图案；切割所述第三透明材料层以及所述金属图案层步骤中，形成多个所述靶点芯片，每个所述靶点芯片的所述金属图案层包括一组图案。
本发明的第四方面提供一种贴片机的贴装精度校准方法，包括：
提供钢板，所述钢板的表面具有对准标记；采用贴片机的吸头转移上述任一项所述的靶点芯片至所述对准标记的上方；采用光学对准法将所述靶点芯片的图案对准所述对准标记，贴装至所述钢板的表面；
计算所述对准标记与所述靶点芯片的实际贴装位置之间的偏差距离，通过所述贴片机的校准程序对所述偏差距离进行补偿。
本发明的第五方面提供一种芯片封装结构的制作方法，包括：
形成塑封中间体，所述塑封中间体包括：上述任一项所述的靶点芯片、多组待封装件以及包覆所述靶点芯片与所述多组待封装件的塑封层；所述靶点芯片的第一表面暴露于所述塑封中间体的正面，所述靶点芯片的第二表面暴露于所述塑封中间体的背面，每组所述待封装件至少包括第一芯片；
在所述塑封中间体的正面形成第一再布线层，所述形成第一再布线层包括第一图形化工艺，所述第一图形化工艺使用的掩模版参照经所述第一表面的靶点芯片的图案进行对准；
在所述塑封中间体的背面形成第二再布线层，所述形成第二再布线层包括第二图形化工艺，所述第二图形化工艺使用的掩模版参照经所述第二表面的靶点芯片的图案进行对准。
可选地，所述形成塑封中间体包括：
提供载板，在所述载板上布置上述任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括第一芯片与引线框架；所述靶点芯片包括相对的第一表面与第二表面，所述第一芯片包括背电极与若干第一焊盘，所述背电极位于所述第一芯片的背面，所述第一焊盘位于所述第一芯片的活性面，所述引线框架包括引脚与连接块，所述引脚与所述连接块都包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述引脚与所述连接块的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述引脚与所述连接块的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述引脚与所述连接块的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片、所述引脚与所述连接块；所述形成第一再布线层步骤后，还进行：形成包埋所述第一再布线层的第一介电层；自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第一芯片的背面以及所述引脚与所述连接块的第二端；
且，所述第二再布线层形成在所述背电极、所述连接块的第二端以及所述塑封层的背面上，用以电连接组内的所述第一芯片与所述连接块；所述形成第二再布线层步骤后，还进行：形成包埋所述第二再布线层的第二介电层，所述引脚的第二端暴露在所述第二介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
可选地，所述形成塑封中间体包括：
提供载板，在所述载板上布置上述任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括第一芯片与导电柱；所述靶点芯片包括相对的第一表面与第二表面，所述第一芯片包括背电极与若干第一焊盘，所述背电极位于所述第一芯片的背面，所述第一焊盘位于所述第一芯片的活性面，所述导电柱包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述导电柱的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述导电柱的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述导电柱的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第一再布线层步骤后，还进行：自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第一芯片的背面以及所述导电柱的第二端；
且，所述第二再布线层形成在所述背电极、所述导电柱的第二端以及所述塑封层的背面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第二再布线层步骤后，还进行：在所述第一再布线层上形成导电凸块以及形成包埋所述第一再布线层与所述导电凸块的第三介电层，或在所述第二再布线层上形成导电凸块以及形成包埋所述第二再布线层与所述导电凸块的第三介电层，所述导电凸块暴露在所述第三介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
可选地，所述形成塑封中间体包括：
提供载板，在所述载板上布置上述任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括芯片堆叠件与导电柱；所述靶点芯片包括相对的第一表面与第二表面，所述芯片堆叠件包括背靠背设置的第一芯片与第二芯片，所述第一芯片包括若干第一焊盘，所述第一焊盘位于所述第一芯片的活性面，所述第二芯片包括若干第二焊盘，所述第二焊盘位于所述第二芯片的活性面，所述导电柱包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述导电柱的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述导电柱的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述导电柱的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第一再布线层步骤后，还进行：自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第二芯片的活性面以及所述导电柱的第二端；
且，所述第二再布线层形成在所述第二焊盘、所述导电柱的第二端以及所述塑封层的背面上，用以电连接组内的所述第二芯片与所述导电柱；所述形成第二再布线层步骤后，还进行：在所述第一再布线层上形成导电凸块以及形成包埋所述第一再布线层与所述导电凸块的第四介电层，或在所述第二再布线层上形成导电凸块以及形成包埋所述第二再布线层与所述导电凸块的第四介电层，所述导电凸块暴露在所述第四介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
与现有技术相比，本发明的有益效果在于：靶点芯片包括金属图案层以及覆盖金属图案层的透明材料层，金属图案层分布于垂直透明材料层的厚度方向的平面上，金属图案层的反光与透明材料层的反光完全不同，因而，明暗相间结构的明暗交接界限明显，机器视觉的辨识度高，定位精准。此外，透明材料层使得可借助金属图案层的图案实现正面与背面的定位。
附图说明
图1是本发明第一实施例的靶点芯片的俯视图；
图2是图1的靶点芯片的截面结构示意图；
图3是图1与图2的靶点芯片的一种制作方法的流程图；
图4至图6是图3中的流程对应的中间结构示意图；
图7是本发明第二实施例的靶点芯片的截面结构示意图；
图8是图7的靶点芯片的一种制作方法的流程图；
图9至图11是图8中的流程对应的中间结构示意图；
图12是本发明第三实施例的靶点芯片的截面结构示意图；
图13是本发明第四实施例的靶点芯片的截面结构示意图；
图14是图13的靶点芯片的一种制作方法的流程图；
图15至图17是图14中的流程对应的中间结构示意图；
图18是本发明第五实施例的靶点芯片的截面结构示意图；
图19是本发明第六实施例的贴片机的贴装精度校准方法的流程图；
图20是图19流程对应的中间结构示意图；
图21是本发明第七实施例的芯片封装结构的制作方法的流程图；
图22至图29是图21中的流程对应的中间结构示意图；
图30是本发明第八实施例的芯片封装结构的制作方法的流程图；
图31至图36是图30中的流程对应的中间结构示意图；
图37是本发明第九实施例的芯片封装结构的制作方法的流程图；
图38至图43是图37的流程对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
靶点芯片10、20、30、40、50 金属图案层101
透明材料层102 第一透明材料层102a
第二透明材料层102b 图案化的透明材料层102b'、102c'
金属层101' 第三透明材料层102c
承载件1 钢板2
对准标记211 实际贴装位置212
偏差距离L 吸头3
待封装件4、8、9 载板5
靶点芯片的第一表面10a 靶点芯片的第二表面10b
第一芯片11 第一芯片的活性面11a
第一芯片的背面11b 第一保护层110
背电极111 第一焊盘112
引线框架12 引脚121
连接块122 引脚与连接块的第一端12a
引脚与连接块的第二端12b 塑封层13
塑封层的正面13a 塑封层的背面13b
第一支撑板6 第二支撑板7
第一再布线层14 金属图案块14a
第一介电层15 光刻胶层21
第二再布线层16 第二介电层17
导电柱18 导电柱的第一端18a
导电柱的第二端18b 导电凸块19
芯片堆叠件23 第二芯片22
第二芯片的活性面22a 第二芯片的背面22b
第二焊盘222 掩模版61
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的靶点芯片的俯视图；图2是图1的靶点芯片的截面结构示意图。
参照图1与图2所示，靶点芯片10包括：
第一透明材料层102a、位于第一透明材料层102a上的金属图案层101，以及包覆金属图案层101的第二透明材料层102b。
换言之，第一透明材料层102a与第二透明材料层102b形成覆盖金属图案层101的透明材料层102，金属图案层101分布于垂直透明材料层102的厚度方向的平面上。
垂直透明材料层102的厚度方向的平面即透明材料层102所在的平面。
本实施例中，第一透明材料层102a与第二透明材料层102b的材料为有机材料，例如为有机树脂或有机塑料。其它实施例中，第一透明材料层102a与第二透明材料层102b的材料也可以为无机材料，例如二氧化硅或氮化硅。
金属图案层101的材料可以为铜或铝。
本实施例中，参照图1所示，金属图案层101的图案在第一透明材料层102a所在平面上呈非中心对称与非轴对称。当靶点芯片10为中心对称形状时，例如圆形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。当靶点芯片10为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指对称轴不平行于四条边中的任意一个，对称轴可以为斜边。优选地，当靶点芯片10为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。
其它实施例中，金属图案层101的图案在第一透明材料层102a所在平面上呈非中心对称或非轴对称，优选经第二透明材料层102b所视的金属图案层101的图案与经第一透明材料层102a所视的金属图案层101的图案不同。
图3是图1与图2的靶点芯片的一种制作方法的流程图；图4至图6是图3中的流程对应的中间结构示意图。
首先，参照图3中的步骤S11与图4所示，提供承载件1，在承载件1上形成第一透明材料层102a。
本实施例中，承载件1为载板。载板为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。载板的承载面设置有热分离胶或UV分离胶。
其它实施例中，承载件1也可以为基板。基板的材料可以为单晶硅或玻璃。
本实施例中，第一透明材料层102a的材料为有机材料，例如为有机树脂或有机塑料。采用旋涂液体有机材料后固化法或贴附有机膜，例如ABF膜。
其它实施例中，第一透明材料层102a的材料也可以为无机材料，例如二氧化硅或氮化硅。采用物理气相沉积法或化学气相沉积法形成。
相对于无机材料，有机材料的张应力较小，可防止第一透明材料层102a大面积形成时引发翘曲。
接着，参照图3中的步骤S12与图4所示，在第一透明材料层102a远离承载件1的一侧形成金属图案层101，金属图案层101的图案至少包括一组。
金属图案层101可以采用a)先整面沉积金属层，后图形化金属层形成；或b)采用电镀法形成。b)方案形成的金属图案层101的厚度大于a)方案形成的金属图案层101的厚度。
整面沉积金属层可以采用溅射法形成。图形化金属层可以采用图形化的光刻胶层作为掩膜层，后经干法刻蚀或湿法刻蚀实现。
电镀铜或铝的工艺较为成熟。电镀前，可以在第一透明材料层102a远离承载件1的一侧形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。之后，在籽晶层上形成图形化的光刻胶层作为电镀用掩膜层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。
电镀完后，灰化去除电镀用掩膜层，并刻蚀去除暴露的籽晶层。
本实施例中，金属图案层101的图案包括多组。其它实施例中，金属图案层101的图案也可以包括一组。
本实施例中，金属图案层101的图案在第一透明材料层102a所在平面上呈非中心对称与非轴对称。当待制作的靶点芯片10为中心对称形状时，例如圆形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。当待制作的靶点芯片10为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指对称轴不平行于四条边中的任意一个，对称轴可以为斜边。优选地，当待制作的靶点芯片10为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。
之后，参照图3中的步骤S13与图5所示，在金属图案层101与第一透明材料层102a远承载件1的一侧形成第二透明材料层102b。
第二透明材料层102b的材料及其形成方法可以参照第一透明材料层102a的材料及其形成方法。
本实施例中，第二透明材料层102b的厚度大于金属图案层101的高度。换言之，第二透明材料层102b完全包覆金属图案层101。
再接着，参照图3中的步骤S14与图6所示，去除承载件1；切割第二透明材料层102b、金属图案层101以及第一透明材料层102a，形成靶点芯片10，靶点芯片10的金属图案层101包括一组图案。
当承载件1为载板时，去除承载件1对应采用加热法使热分离胶失去粘性，或紫外照射法使UV分离胶失去粘性，以剥离承载件1。
当承载件1为基板时，去除承载件1采用打磨该基板实现。
当金属图案层101的图案包括多组时，切割步骤形成多个靶点芯片10。当金属图案层101的图案包括一组时，切割步骤形成一个靶点芯片10。
图7是本发明第二实施例的靶点芯片的截面结构示意图。
参照图7、图1与图2所示，本实施例二的靶点芯片20与实施例一的靶点芯片10大致相同，区别仅在于：第二透明材料层102b为图案化的透明材料层102b'，图案化的透明材料层102b'的图案与金属图案层101的图案相同。
本实施例二还提供了靶点芯片20的制作方法。图8是图7的靶点芯片的一种制作方法的流程图；图9至图11是图8中的流程对应的中间结构示意图。
参照图8与图3所示，本实施例二的靶点芯片20的制作方法与实施例一的靶点芯片10的制作方法大致相同，区别仅在于：步骤S12'与步骤S13'。
步骤S12'，参照图9所示，在第一透明材料层102a远离承载件1的一侧形成金属层101'。
金属层101'的材料可以为铜或铝，可以采用溅射法形成。
步骤S13'，参照图9所示，在金属层101'远离承载件1的一侧形成第二透明材料层102b；参照图10所示，图形化第二透明材料层102b形成图案化的透明材料层102b'，参照图11所示，以图案化的透明材料层102b'为掩膜，图形化金属层101'形成金属图案层101，金属图案层101的图案至少包括一组。
第二透明材料层102b的材料及其形成方法可以参照前述实施例的第一透明材料层102a的材料及其形成方法。
若第二透明材料层102b的材料为光敏材料，则图形化可采用先曝光后显影的方式形成；若第二透明材料层102b的材料为非光敏材料，则图形化可采用干法刻蚀或湿法刻蚀实现。
图形化金属层101'形成金属图案层101可采用干法刻蚀或湿法刻蚀实现。
图12是本发明第三实施例的靶点芯片的截面结构示意图。
参照图12、图1与图2所示，本实施例三的靶点芯片30与实施例一的靶点芯片10大致相同，区别仅在于：第二透明材料层102b暴露金属图案层101。
对应地，本实施例三的靶点芯片30的制作方法与实施例一的靶点芯片10的制作方法大致相同，区别仅在于：步骤S13中，若第二透明材料层102b的厚度大于金属图案层101的高度，则抛光第二透明材料层102b直至露出金属图案层101；若第二透明材料层102b的厚度小于金属图案层101的高度，则抛光金属图案层101直至露出第二透明材料层102b。
为使抛光工艺留有工艺空间，金属图案层101的厚度优选较厚，换言之，金属图案层101优选采用电镀工艺形成。
图13是本发明第四实施例的靶点芯片的截面结构示意图。
参照图13所示，本实施例的靶点芯片40包括：
金属图案层101以及包覆金属图案层101的第三透明材料层102c。
换言之，仅第三透明材料层102c形成覆盖金属图案层101的透明材料层102。
金属图案层101的材料可以为铜或铝。
本实施例中，金属图案层101的图案在第三透明材料层102c所在平面上呈非中心对称与非轴对称。当靶点芯片40为中心对称形状时，例如圆形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。当靶点芯片40为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指对称轴不平行于四条边中的任意一个，对称轴可以为斜边。优选地，当靶点芯片40为非中心对称形状时，例如矩形时，金属图案层101的图案为非轴对称是指没有任意一个对称轴。
其它实施例中，金属图案层101的图案在第三透明材料层102c所在平面上呈非中心对称或非轴对称，优选经第三透明材料层102c的上表面所视的金属图案层101的图案与经第三透明材料层102c的下表面所视的金属图案层101的图案不同。
本实施例中，第三透明材料层102c的材料为有机材料，例如为有机树脂或有机塑料。其它实施例中，第三透明材料层102c的材料也可以为无机材料，例如二氧化硅或氮化硅。
图14是图13的靶点芯片的一种制作方法的流程图；图15至图17是图14中的流程对应的中间结构示意图。
首先，参照图14中的步骤S21与图15所示，提供承载件1，在承载件1上形成金属图案层101，金属图案层101的图案至少包括一组。
本实施例中，承载件1为载板。载板为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。载板的承载面设置有热分离胶或UV分离胶。
其它实施例中，承载件1也可以为基板。基板的材料可以为单晶硅或玻璃。
金属图案层101的材料可以为铜或铝，可以采用先整面沉积金属层，后图形化金属层形成。
本实施例中，金属图案层101的图案包括多组。其它实施例中，金属图案层101的图案也可以包括一组。
接着，参照图14中的步骤S22与图16所示，在金属图案层101与承载件1上形成第三透明材料层102c。
本实施例中，第三透明材料层102c的材料为有机材料，例如为有机树脂或有机塑料。采用旋涂液体有机材料后固化法或贴附有机膜，例如ABF膜。
其它实施例中，第三透明材料层102c的材料也可以为无机材料，例如二氧化硅或氮化硅。采用物理气相沉积法或化学气相沉积法形成。
相对于无机材料，有机材料的张应力较小，可防止第三透明材料层102c大面积形成时引发翘曲。
再接着，参照图14中的步骤S23与图17所示，去除承载件1；切割第三透明材料层102c与金属图案层101，形成靶点芯片40，靶点芯片40的金属图案层101包括一组图案。
当承载件1为载板时，去除承载件1对应采用加热法使热分离胶失去粘性，或紫外照射法使UV分离胶失去粘性，以剥离承载件1。
当承载件1为基板时，去除承载件1采用打磨该基板实现。
当金属图案层101的图案包括多组时，切割步骤形成多个靶点芯片40。当金属图案层101的图案包括一组时，切割步骤形成一个靶点芯片40。
图18是本发明第五实施例的靶点芯片的截面结构示意图。
参照图18与图13所示，本实施例五的靶点芯片50与实施例四的靶点芯片40大致相同，区别仅在于：第三透明材料层102c为图案化的透明材料层102c'，图案化的透明材料层102c'的图案与金属图案层101的图案相同。
对应地，本实施例五的靶点芯片50的制作方法可以参照实施例二的靶点芯片20的制作方法。
本发明下述实施例还提供了实施例一至五任意一个靶点芯片10、20、30、40、50的应用。以下以靶点芯片10为例进行示意。
图19是本发明第六实施例的贴片机的贴装精度校准方法的流程图。图20是图19流程对应的中间结构示意图。
参照图19与图20所示，贴片机的贴装精度校准方法包括：
步骤S31，提供钢板2，钢板2的表面具有对准标记211；采用贴片机的吸头3转移上述任一靶点芯片10、20、30、40、50至对准标记211的上方(图20所示以靶点芯片10为例)；采用光学对准法将靶点芯片10、20、30、40、50的图案对准对准标记211，贴装至钢板2的表面；
步骤S32，计算对准标记211与靶点芯片10、20、30、40、50的实际贴装位置212之间的偏差距离L，通过贴片机的校准程序对该偏差距离L进行补偿。
贴片机运行较长时间后，贴装精度存在较大偏差，具体地，采用光学对准法将靶点芯片10、20、30、40、50的图案对准对准标记211，贴装至钢板2的表面后，对准标记211与实际贴装位置212之间存在偏差距离。这会造成实际面板级封装的后续工序，例如再布线层的上层金属块偏离预设位置，使得上层金属块与下层导电插塞若还能保证连接，则两者的横截面积都需做大，这不利于提高集成度。因而，每隔一段时间，需对贴片机的贴装精度进行校准。
本校准方法中，钢板2不透明，与面板级封装工序中使用的载板的材质相同。
若靶点芯片10、20、30、40、50的第一表面朝向钢板2，则光学对准法采集经第二表面的靶点芯片10、20、30、40、50的图案。
此外，光学对准步骤中，金属图案层101的反光与透明材料层102的反光完全不同，因而，明暗相间结构的明暗交接界限明显，机器视觉的辨识度高，定位精准。此外，透明材料层102使得不论靶点芯片10、20、30、40、50正装还是倒装在钢板2上，都可借助金属图案层101的图案进行对准。
图21是本发明第七实施例的芯片封装结构的制作方法的流程图。图22至图29是图21中的流程对应的中间结构示意图。
首先，参照图21的步骤S41、图22以及图23所示，提供载板5，在载板5上布置上述任一靶点芯片10、20、30、40、50(图22以及图23所示以靶点芯片10为例，以下相同)以及多组待封装件4，每组待封装件4包括第一芯片11与引线框架12；靶点芯片10、20、30、40、50包括相对的第一表面10a与第二表面10b，第一芯片11包括背电极111与若干第一焊盘112，背电极111位于第一芯片11的背面11b，第一焊盘112位于第一芯片11的活性面11a，引线框架12包括引脚121与连接块122，引脚121与连接块122都包括相对的第一端12a与第二端12b；靶点芯片10的第一表面10a、第一芯片11的活性面11a以及引脚121与连接块122的第一端12a朝向载板5。其中，图22是载板、靶点芯片和多组待封装件的俯视图；图23是沿着图22中的AA线的剖视图。
本实施例中，第一芯片11可以为MOSFET裸片，例如功率MOSFET裸片。背电极111为漏极。第一焊盘112包括两个，其中一个第一焊盘112为源极，另一个第一焊盘112为栅极。
参照图23所示，第一芯片11包括相对的活性面11a与背面11b。第一芯片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于第一芯片11的活性面11a的第一焊盘112与电互连结构连接，用于将各个器件的电信号输入/输出。
本实施例中，第一芯片11的活性面11a设置有第一保护层110，以在减薄塑封层13时对第一焊盘112进行应力缓冲。其它实施例中，第一芯片11的活性面11a也可以省略第一保护层110。
第一保护层110为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
第一保护层110可以包括一层或多层。
本实施例中，参照图23所示，还在第一保护层110内开设暴露第一焊盘112的第一开口。第一开口可通过干法刻蚀或湿法刻蚀实现。
引线框架12的厚度可以略大于第一芯片11的厚度。第一芯片11的厚度与靶点芯片10的厚度大致相同。
载板5为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。载板5的承载面可以设置有热分离胶或UV分离胶。
接着，参照图21的步骤S42与图24所示，形成包覆靶点芯片10以及多组待封装件4的塑封层13；去除载板5，暴露靶点芯片10的第一表面10a、第一芯片11的活性面11a、引脚121与连接块122的第一端12a以及塑封层13的正面13a。
塑封层13的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层13的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在靶点芯片10、第一芯片11与引线框架12之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层13也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层13可以包括相对的正面13a与背面13b。
去除载板5对应采用加热法使热分离胶失去粘性，或紫外照射法使UV分离胶失去粘性，以剥离。
去除载板5后，还可以在塑封层13的背面13b上设置第一支撑板6。第一支撑板6为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第一支撑板6在后续形成第一再布线层14、和/或形成第一介电层15工序中，可起支撑作用。
步骤S41与步骤S42形成了塑封中间体。塑封中间体包括相对的正面与背面。塑封中间体的正面与塑封层13的正面13a朝向相同，塑封中间体的背面与塑封层13的背面13b朝向相同。
之后，参照图21的步骤S43、图25、图26以及图27所示，在第一焊盘112、引脚121与连接块122的第一端12a以及塑封层13的正面13a形成第一再布线层14，以电连接组内的第一芯片11、引脚121与连接块122；形成第一再布线层14包括第一图形化工艺，第一图形化工艺使用的掩模版61参照经第一表面10a的靶点芯片10的图案进行对准；形成包埋第一再布线层14的第一介电层15。
其它实施例中，第一芯片11中，若第一焊盘112上覆盖有第一保护层110，制作第一再布线层14前，在第一保护层110内形成第一开口，以暴露第一焊盘112。
本实施例中，形成第一再布线层14包括如下步骤S431～S434。
步骤S431：参照图25所示，在各个第一芯片11的第一保护层110、第一保护层110暴露出的第一焊盘112、各个引脚121与连接块122的第一端12a、靶点芯片10的第一表面10a以及塑封层13的正面13a上形成光刻胶层21。
本步骤S431中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个第一芯片11的第一保护层110、第一保护层110暴露出的第一焊盘112、各个引脚121与连接块122的第一端12a、靶点芯片10的第一表面10a以及塑封层13的正面13a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S432：参照图25所示，采用掩模版61曝光光刻胶层；参照图26所示，显影后，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一再布线层14的金属图案块14a所在区域互补。
掩模版61参照经第一表面10a的靶点芯片10的图案的位置进行对准。
步骤S433：在第一预定区域的互补区域填充金属层以形成第一再布线层14的金属图案块14a。
部分数目的金属图案块14a选择性电连接第一焊盘112、各个引脚121的第一端12a与连接块122的第一端12a，以实现第一芯片11、引脚121与连接块122的电连接。
本步骤S433可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S431形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个第一芯片11的第一保护层110、第一保护层110暴露出的第一焊盘112、各个引脚121与连接块122的第一端12a、靶点芯片10的第一表面10a以及塑封层13的正面13a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
一些实施例中，还可以采用先溅射、后刻蚀的方法形成金属图案块14a。
步骤S434：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一再布线层14的金属图案块14a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S43中的第一再布线层14的金属图案块14a根据设计需要进行布置，不同组待封装件4上的第一再布线层14的分布可以相同，也可以不同。
第一介电层15为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一再布线层14、未覆盖第一再布线层14的第一保护层110、靶点芯片10的第一表面10a以及塑封层13的正面13a上，或b)先涂布在第一再布线层14、未覆盖第一再布线层14的第一保护层110、靶点芯片10的第一表面10a以及塑封层13的正面13a上、后固化，或c)通过注塑工艺固化在第一再布线层14、未覆盖第一再布线层14的第一保护层110、靶点芯片10的第一表面10a以及塑封层13的正面13a上。
第一介电层15的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一再布线层14、未覆盖第一再布线层14的第一保护层110、靶点芯片10的第一表面10a以及塑封层13的正面13a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止第一介电层15大面积形成时引发塑封体出现翘曲。
第一介电层15可以包括一层或多层。
第一介电层15形成后，参照图28所示，去除第一支撑板6。
第一支撑板6的去除方式可以为加热、UV照射等现有去除方式。
去除第一支撑板6后，可以在第一介电层15上设置第二支撑板7。
第二支撑板7为硬质板件，可以包括玻璃板、陶瓷板、金属板等。第二支撑板7在后续减薄塑封层13、和/或形成第二再布线层16、和/或形成第二介电层17工序中，可起支撑作用。
再接着，参照图21的步骤S44与图28所示，自塑封层13的背面13b减薄塑封层13，直至露出靶点芯片10的第二表面10b、第一芯片11的背面11b以及引脚121与连接块122的第二端12b。
引脚121与连接块122的厚度大于第一芯片11的厚度时，减薄塑封层13步骤中去除了引脚121与连接块122的部分厚度。
接着，参照图21的步骤S45与图28所示，在背电极111、连接块122的第二端12b以及塑封层13的背面13a形成第二再布线层16，以电连接组内的第一芯片11与连接块122；形成第二再布线层16包括第二图形化工艺，第二图形化工艺使用的掩模版参照经第二表面10b的靶点芯片10的图案进行对准；形成包埋第二再布线层16的第二介电层17，引脚121的第二端12b暴露在第二介电层17外。
第二再布线层16的形成工艺可以参照第一再布线层14的形成工艺。
第二再布线层16制作工序中的曝光工艺，是以正视靶点芯片10、20、30、40、50的第二表面10b时的图案作为对准基准。
本实施例中，金属图案层101的图案在透明材料层102所在平面上呈非中心对称与非轴对称。好处在于：机器可自动识别当前是靶点芯片10、20、30、40、50的第一表面对准还是第二表面对准。避免第一再布线层14、第二再布线层16制作错误产生，让操作者不需要花费注意力、也不需要经验与专业知识即可直接无误地完成正确的操作。因而，金属图案层101的上述设计也称防呆设计。
第二介电层17的形成工艺可以参照第一介电层15的形成工艺。可通过在第二介电层17内制作开口，以暴露引脚121的第二端12b。引脚121的第二端12b作为芯片封装结构的对外连接端。
暴露引脚121的第二端12b后，参照图29所示，去除第二支撑板7。
之后，参照图21的步骤S46与图29所示，切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件4。
图30是本发明第八实施例的芯片封装结构的制作方法的流程图。图31至图36是图30中的流程对应的中间结构示意图。
首先，参照图30的步骤S51、图31以及图32所示，提供载板5，在载板5上布置上述任一靶点芯片10、20、30、40、50(图31以及图32所示以靶点芯片10为例，以下相同)以及多组待封装件8，每组待封装件8包括第一芯片11与导电柱18；靶点芯片10包括相对的第一表面10a与第二表面10b，第一芯片11包括背电极111与若干第一焊盘112，背电极111位于第一芯片11的背面11b，第一焊盘112位于第一芯片11的活性面11a，导电柱18包括相对的第一端18a与第二端18b；靶点芯片10的第一表面10a、第一芯片11的活性面11a以及导电柱18的第一端18a朝向载板5。其中，图31是载板、靶点芯片和多组待封装件的俯视图；图32是沿着图31中的BB线的剖视图。
步骤S51与步骤S41的区别仅在于：导电柱18替换引线框架12。
接着，参照图30的步骤S52与图33所示，形成包覆靶点芯片10以及多组待封装件8的塑封层13；去除载板5，暴露靶点芯片10的第一表面10a、第一芯片11的活性面11a、导电柱18的第一端18a以及塑封层13的正面13a。
步骤S52的工艺可以参照步骤S42。
之后，参照图30的步骤S53与图34所示，在第一焊盘112、导电柱18的第一端18a以及塑封层13的正面13a形成第一再布线层14，以电连接组内的第一芯片11、导电柱18；形成第一再布线层14包括第一图形化工艺，第一图形化工艺使用的掩模版61参照经第一表面10a的靶点芯片10的图案进行对准；形成包埋第一再布线层14的第一介电层15。
步骤S53的工艺可以参照步骤S43。
再接着，参照图30的步骤S54与图35所示，自塑封层13的背面13b减薄塑封层13，直至露出靶点芯片10的第二表面10b、第一芯片11的背面11b以及导电柱18的第二端18b。
步骤S54的工艺可以参照步骤S44。
接着，参照图30的步骤S55与图35所示，在背电极111、导电柱18的第二端18b以及塑封层13的背面13a形成第二再布线层16，以电连接组内的第一芯片11与导电柱18；形成第二再布线层16包括第二图形化工艺，第二图形化工艺使用的掩模版参照经第二表面10b的靶点芯片10的图案进行对准；在第二再布线层16上形成导电凸块19以及形成包埋第二再布线层16与导电凸块19的第二介电层17，导电凸块19暴露在第二介电层17外。
导电凸块19的形成工艺可以参照第二再布线层16的形成工艺。
导电凸块19作为芯片封装结构的对外连接端。
其它实施例中，导电凸块19也可以形成在第一再布线层14上，导电凸块19暴露在第一介电层15外。
之后，参照图30的步骤S56与图36所示，切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件8。
图37是本发明第九实施例的芯片封装结构的制作方法的流程图。图38至图43是图37中的流程对应的中间结构示意图。
首先，参照图37的步骤S61、图38以及图39所示，提供载板5，在载板5上布置上述任一靶点芯片10、20、30、40、50(图38以及图39所示以靶点芯片10为例，以下相同)以及多组待封装件9，每组待封装件9包括芯片堆叠件23与导电柱18；靶点芯片10包括相对的第一表面10a与第二表面10b，芯片堆叠件23包括背靠背设置的第一芯片11与第二芯片22，第一芯片11包括若干第一焊盘112，第一焊盘112位于第一芯片11的活性面11a，第二芯片22包括若干第二焊盘222，第二焊盘222位于第二芯片22的活性面22a，导电柱18包括相对的第一端18a与第二端18b；靶点芯片10的第一表面10a、第一芯片11的活性面11a以及导电柱18的第一端18a朝向载板5。其中，图38是载板、靶点芯片和多组待封装件的俯视图；图39是沿着图38中的CC线的剖视图。
步骤S61与步骤S51的区别仅在于：芯片堆叠件23替换第一芯片11。
接着，参照图37的步骤S62与图40所示，形成包覆靶点芯片10以及多组待封装件9的塑封层13；去除载板5，暴露靶点芯片10的第一表面10a、第一芯片11的活性面11a、导电柱18的第一端18a以及塑封层13的正面13a。
步骤S62的工艺可以参照步骤S42。
之后，参照图37的步骤S63与图41所示，在第一焊盘112、导电柱18的第一端18a以及塑封层13的正面13a形成第一再布线层14，以电连接组内的第一芯片11、导电柱18；形成第一再布线层14包括第一图形化工艺，第一图形化工艺使用的掩模版61参照经第一表面10a的靶点芯片10的图案进行对准；形成包埋第一再布线层14的第一介电层15。
步骤S63的工艺可以参照步骤S43。
再接着，参照图37的步骤S64与图42所示，自塑封层13的背面13b减薄塑封层13，直至露出靶点芯片10的第二表面10b、第二芯片22的活性面22a以及导电柱18的第二端18b。
步骤S64的工艺可以参照步骤S44。
接着，参照图37的步骤S65与图42所示，在第二焊盘222、导电柱18的第二端18b以及塑封层13的背面13a形成第二再布线层16，以电连接组内的第二芯片22与导电柱18；形成第二再布线层16包括第二图形化工艺，第二图形化工艺使用的掩模版参照经第二表面10b的靶点芯片10的图案进行对准；在第二再布线层16上形成导电凸块19以及形成包埋第二再布线层16与导电凸块19的第二介电层17，导电凸块19暴露在第二介电层17外。
导电凸块19的形成工艺可以参照第二再布线层16的形成工艺。
导电凸块19作为芯片封装结构的对外连接端。
其它实施例中，导电凸块19也可以形成在第一再布线层14上，导电凸块19暴露在第一介电层15外。
之后，参照图37的步骤S66与图43所示，切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件9。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种靶点芯片，其特征在于，包括：
金属图案层以及覆盖所述金属图案层的透明材料层，所述金属图案层分布于垂直所述透明材料层的厚度方向的平面上；
所述金属图案层的图案在垂直所述透明材料层的厚度方向的平面上呈非中心对称和/或非轴对称。
2.根据权利要求1所述的靶点芯片，其特征在于，所述透明材料层包括第一透明材料层与第二透明材料层，所述金属图案层位于所述第一透明材料层上；所述第二透明材料层包覆所述金属图案层，或所述第二透明材料层为图案化的透明材料层，所述图案化的透明材料层的图案与所述金属图案层的图案相同。
3.根据权利要求1所述的靶点芯片，其特征在于，所述透明材料层包括第三透明材料层，所述第三透明材料层包覆所述金属图案层，或所述第三透明材料层为图案化的透明材料层，所述图案化的透明材料层的图案与所述金属图案层的图案相同。
4.根据权利要求1所述的靶点芯片，其特征在于，所述透明材料层的材料为有机材料。
5.一种靶点芯片的制作方法，其特征在于，包括：
提供承载件，在所述承载件上形成第一透明材料层；
在所述第一透明材料层远离所述承载件的一侧形成金属图案层与覆盖所述金属图案层的第二透明材料层，所述金属图案层的图案至少包括一组；
去除所述承载件；切割所述第二透明材料层、所述金属图案层以及所述第一透明材料层，形成靶点芯片，所述靶点芯片的所述金属图案层包括一组图案；
一组所述图案在垂直所述第一透明材料层的厚度方向的平面上呈非中心对称与非轴对称。
6.根据权利要求5所述的靶点芯片的制作方法，其特征在于，所述形成金属图案层与覆盖所述金属图案层的第二透明材料层包括：
在所述第一透明材料层远离所述承载件的一侧形成金属图案层，所述金属图案层的图案至少包括一组；
在所述金属图案层与所述第一透明材料层远离所述承载件的一侧形成第二透明材料层；
或包括：
在所述第一透明材料层远离所述承载件的一侧形成金属层；
在所述金属层远离所述承载件的一侧形成第二透明材料层；图形化所述第二透明材料层形成图案化的透明材料层，以所述图案化的透明材料层为掩膜图形化所述金属层形成金属图案层，所述金属图案层的图案至少包括一组。
7.根据权利要求5所述的靶点芯片的制作方法，其特征在于，所述金属图案层包括多组图案；切割所述第二透明材料层、所述金属图案层以及所述第一透明材料层步骤中，形成多个所述靶点芯片，每个所述靶点芯片的所述金属图案层包括一组图案。
8.一种靶点芯片的制作方法，其特征在于，包括：
提供承载件，在所述承载件上形成金属图案层与覆盖所述金属图案层的第三透明材料层，所述金属图案层的图案至少包括一组；
去除所述承载件；切割所述第三透明材料层以及所述金属图案层，形成靶点芯片，所述靶点芯片的所述金属图案层包括一组图案；
一组所述图案在所述第三透明材料层所在平面上呈非中心对称与非轴对称。
9.根据权利要求8所述的靶点芯片的制作方法，其特征在于，一组所述图案在所述承载件所在平面上呈非中心对称与非轴对称。
10.根据权利要求8所述的靶点芯片的制作方法，其特征在于，所述形成金属图案层与覆盖所述金属图案层的第三透明材料层包括：
在所述承载件上形成金属图案层，所述金属图案层的图案至少包括一组；
在所述金属图案层与所述承载件上形成第三透明材料层；
或包括：
在所述承载件上形成金属层；
在所述金属层远离所述承载件的一侧形成第三透明材料层；图形化所述第三透明材料层形成图案化的透明材料层，以所述图案化的透明材料层为掩膜图形化所述金属层形成金属图案层，所述金属图案层的图案至少包括一组。
11.一种芯片封装结构的制作方法，其特征在于，包括：
形成塑封中间体，所述塑封中间体包括：权利要求1至4任一项所述的靶点芯片、多组待封装件以及包覆所述靶点芯片与所述多组待封装件的塑封层；所述靶点芯片的第一表面暴露于所述塑封中间体的正面，所述靶点芯片的第二表面暴露于所述塑封中间体的背面，每组所述待封装件至少包括第一芯片；
在所述塑封中间体的正面形成第一再布线层，所述形成第一再布线层包括第一图形化工艺，所述第一图形化工艺使用的掩模版参照经所述第一表面的靶点芯片的图案进行对准；
在所述塑封中间体的背面形成第二再布线层，所述形成第二再布线层包括第二图形化工艺，所述第二图形化工艺使用的掩模版参照经所述第二表面的靶点芯片的图案进行对准。
12.根据权利要求11所述的芯片封装结构的制作方法，其特征在于，所述形成塑封中间体包括：
提供载板，在所述载板上布置权利要求1至4任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括第一芯片与引线框架；所述靶点芯片包括相对的第一表面与第二表面，所述第一芯片包括背电极与若干第一焊盘，所述背电极位于所述第一芯片的背面，所述第一焊盘位于所述第一芯片的活性面，所述引线框架包括引脚与连接块，所述引脚与所述连接块都包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述引脚与所述连接块的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述引脚与所述连接块的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述引脚与所述连接块的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片、所述引脚与所述连接块；所述形成第一再布线层步骤后，还进行：形成包埋所述第一再布线层的第一介电层；自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第一芯片的背面以及所述引脚与所述连接块的第二端；
且，所述第二再布线层形成在所述背电极、所述连接块的第二端以及所述塑封层的背面上，用以电连接组内的所述第一芯片与所述连接块；所述形成第二再布线层步骤后，还进行：形成包埋所述第二再布线层的第二介电层，所述引脚的第二端暴露在所述第二介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
13.根据权利要求11所述的芯片封装结构的制作方法，其特征在于，所述形成塑封中间体包括：
提供载板，在所述载板上布置权利要求1至4任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括第一芯片与导电柱；所述靶点芯片包括相对的第一表面与第二表面，所述第一芯片包括背电极与若干第一焊盘，所述背电极位于所述第一芯片的背面，所述第一焊盘位于所述第一芯片的活性面，所述导电柱包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述导电柱的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述导电柱的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述导电柱的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第一再布线层步骤后，还进行：自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第一芯片的背面以及所述导电柱的第二端；
且，所述第二再布线层形成在所述背电极、所述导电柱的第二端以及所述塑封层的背面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第二再布线层步骤后，还进行：在所述第一再布线层上形成导电凸块以及形成包埋所述第一再布线层与所述导电凸块的第三介电层，或在所述第二再布线层上形成导电凸块以及形成包埋所述第二再布线层与所述导电凸块的第三介电层，所述导电凸块暴露在所述第三介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
14.根据权利要求11所述的芯片封装结构的制作方法，其特征在于，所述形成塑封中间体包括：
提供载板，在所述载板上布置权利要求1至4任一项所述的靶点芯片以及多组待封装件，每组所述待封装件包括芯片堆叠件与导电柱；所述靶点芯片包括相对的第一表面与第二表面，所述芯片堆叠件包括背靠背设置的第一芯片与第二芯片，所述第一芯片包括若干第一焊盘，所述第一焊盘位于所述第一芯片的活性面，所述第二芯片包括若干第二焊盘，所述第二焊盘位于所述第二芯片的活性面，所述导电柱包括相对的第一端与第二端；所述靶点芯片的第一表面、所述第一芯片的活性面以及所述导电柱的第一端朝向所述载板；
形成包覆所述靶点芯片以及所述多组待封装件的塑封层；去除所述载板，暴露所述靶点芯片的第一表面、所述第一芯片的活性面、所述导电柱的第一端以及所述塑封层的正面；
且，所述第一再布线层形成在所述第一焊盘、所述导电柱的第一端以及所述塑封层的正面上，用以电连接组内的所述第一芯片与所述导电柱；所述形成第一再布线层步骤后，还进行：自所述塑封层的背面减薄所述塑封层，直至露出所述靶点芯片的第二表面、所述第二芯片的活性面以及所述导电柱的第二端；
且，所述第二再布线层形成在所述第二焊盘、所述导电柱的第二端以及所述塑封层的背面上，用以电连接组内的所述第二芯片与所述导电柱；所述形成第二再布线层步骤后，还进行：在所述第一再布线层上形成导电凸块以及形成包埋所述第一再布线层与所述导电凸块的第四介电层，或在所述第二再布线层上形成导电凸块以及形成包埋所述第二再布线层与所述导电凸块的第四介电层，所述导电凸块暴露在所述第四介电层外；切割形成多个芯片封装结构，每个芯片封装结构包括一组待封装件。
CN202110594847.7A 2021-05-28 2021-05-28 靶点芯片及其制作方法、芯片封装结构的制作方法 Active CN113327880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110594847.7A CN113327880B (zh) 2021-05-28 2021-05-28 靶点芯片及其制作方法、芯片封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110594847.7A CN113327880B (zh) 2021-05-28 2021-05-28 靶点芯片及其制作方法、芯片封装结构的制作方法

Publications (2)

Publication Number Publication Date
CN113327880A CN113327880A (zh) 2021-08-31
CN113327880B true CN113327880B (zh) 2023-05-26

Family

ID=77422325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110594847.7A Active CN113327880B (zh) 2021-05-28 2021-05-28 靶点芯片及其制作方法、芯片封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN113327880B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023046069A1 (zh) * 2021-09-27 2023-03-30 佛山市国星光电股份有限公司 显示模组、显示模组的制作方法及显示器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773220B2 (en) * 2008-04-02 2010-08-10 International Business Machines Corporation Method and system for collecting alignment data from coated chips or wafers
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
JP2013038311A (ja) * 2011-08-10 2013-02-21 Panasonic Corp 認識マーク及び当該認識マークを用いた半導体装置
CN106653955B (zh) * 2015-11-02 2019-02-01 上海博恩世通光电股份有限公司 一种识别芯片及其制作方法
KR20190100777A (ko) * 2018-02-21 2019-08-29 주식회사 이오테크닉스 플립칩 본딩 장치 및 방법
CN209389021U (zh) * 2019-03-19 2019-09-13 中芯长电半导体（江阴）有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN113327880A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US7943423B2 (en) Reconfigured wafer alignment
TWI796522B (zh) 半導體器件封裝方法及半導體器件
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN106233460A (zh) 包括加厚的再分布层的半导体器件及其制造方法
US20210398822A1 (en) Chip packaging method and package structure
US20200303335A1 (en) Semiconductor device package and method for manufacturing the same
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US11764181B2 (en) Semiconductor package and method for fabricating the semiconductor package
CN113327880B (zh) 靶点芯片及其制作方法、芯片封装结构的制作方法
CN215299231U (zh) 芯片封装结构
WO2023273582A1 (zh) 芯片封装结构的形成方法
CN114446918A (zh) Mcm封装结构及其制作方法
CN115172182A (zh) 一种扇出型封装结构及方法
CN113571435B (zh) 芯片封装结构的形成方法
CN111146099A (zh) 半导体结构及其制作方法
CN113611616B (zh) 半导体封装方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN111668116A (zh) 半导体封装方法
WO2023005308A1 (zh) 芯片封装结构及其制作方法
CN113725089B (zh) 芯片封装结构的制作方法
CN114446920A (zh) Mcm封装结构及其制作方法
EP4362071A2 (en) Panel level semiconductor package and method of manufacturing the same
CN113471160A (zh) 芯片封装结构及其制作方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant