CN115172182A - 一种扇出型封装结构及方法 - Google Patents

一种扇出型封装结构及方法 Download PDF

Info

Publication number
CN115172182A
CN115172182A CN202210703723.2A CN202210703723A CN115172182A CN 115172182 A CN115172182 A CN 115172182A CN 202210703723 A CN202210703723 A CN 202210703723A CN 115172182 A CN115172182 A CN 115172182A
Authority
CN
China
Prior art keywords
chip
fan
layer
slide
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210703723.2A
Other languages
English (en)
Inventor
戴风伟
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202210703723.2A priority Critical patent/CN115172182A/zh
Publication of CN115172182A publication Critical patent/CN115172182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种扇出型封装方法，其首先根据封装设计的重构晶圆尺寸、芯片尺寸，确定载片的尺寸，然后根据芯片的排布方式，在载片上形成贯穿载片的腔体，接下来，将载片贴附于临时键合载片上，并将芯片正面朝下放置于腔体中，并施压使其粘结于临时键合载片上，然后填充芯片与载片之间的缝隙及载片的第一表面，最后去除临时键合载片，并在载片的第二表面形成与芯片电连接的重布线结构。

Description

一种扇出型封装结构及方法
技术领域
本发明涉及半导体技术领域，特别涉及一种扇出型封装结构及方法。
背景技术
在现有的扇出型封装技术中，尤其是在芯片先装/面朝下(chip-first/face-down)的封装过程中，通常需要在载片上覆盖临时键合胶层来固定芯片。但是受限于所述临时键合胶层的粘结力，在后续的塑封工艺中，受到塑封模流的冲击，芯片会出现不规律的偏移，这会严重影响后续光刻工序中的对准，使得芯片可能无法与预先设定的线路接口连接，进而降低封装产品的良率。此外，在常规的扇出型封装中，贴片精度以及芯片重构排布还存在累积误差，贴片数量越多误差越大，又进一步地影响封装产品的良率。
发明内容
针对现有技术中的部分或全部问题，本发明一方面提供一种扇出型封装方法，包括：
根据封装设计的重构晶圆尺寸、芯片尺寸，确定载片的尺寸；
根据芯片的排布方式，在所述载片上形成腔体，所述腔体贯穿所述载片；
将所述载片贴附于临时键合载片上；
将芯片正面朝下放置于所述腔体中，并向其施加压力，使得所述芯片粘结于所述临时键合载片上；
填充所述芯片与载片之间的缝隙及所述载片的第一表面；
去除所述临时键合载片；以及
在所述载片的第二表面形成重布线结构，所述重布线结构与所述芯片电连接。
进一步地，确定载片的尺寸包括：使得所述载片的尺寸不大于所述封装设计中厚度最小的芯片的厚度。
进一步地，所述载片通过具有粘性的临时键合膜贴附于所述临时键合载片上；以及
根据所述临时键合膜的特性，采用采用加热拆键合、或激光照射拆键合去除所述临时键合载片。
进一步地，采用真空压干膜填充、或旋涂PI填充、或塑封料填充工艺填充所述芯片与载片之间的缝隙及所述载片的第一表面。
进一步地，所述重布线结构的形成包括：
在所述载片的第二表面上覆盖第一介质层，但露出所述芯片的焊盘；
在所述第一介质层上形成第一金属互连层，使其与所述芯片电连接；
在所述第一金属互连层上覆盖表面钝化层，并露出所述第一金属互连层的至少一个外接焊盘；
在表面钝化层上形成凸点下金属层，使其与所述第一金属互连层电连接；以及
在所述凸点下金属层上制作焊球。
基于如前所述的方法，本发明另一方面提供一种扇出型封装结构，包括：
载片，其上设置有至少一个贯穿所述载片的腔体；
芯片，设置于所述腔体内，且所述芯片的反面、所述载片的第一表面以及所述芯片与所述载片之间填充有填充材料；
第一介质层，覆盖于所述载片的第二表面，但露出所述芯片的焊盘；
第一金属互联层，设置于所述第一介质层的上方，与所述芯片的焊盘电连接；
表面钝化层，覆盖所述第一金属互联层的表面和间隙，但露出所述第一金属互联层的至少一个外接焊盘；
凸点下金属层，设置于所述表面钝化层的上方，与所述第一金属互联层的至少一个焊盘电连接；以及
焊球，电连接至所述凸点下金属层。
进一步地，所述载片由非导电材质的材料制成。
进一步地，所述腔体的边长大于放置于其内芯片的边长，且两者差值不大于预设范围。
进一步地，所述预设范围为5至10微米。
进一步地，所述第一金属互连层及所述第一介质层包括一层或多层。
本发明提供的一种扇出型封装结构及方法，采用带有腔体的载片制作封装结构，将芯片放置于所述腔体中，然后对所述腔体进行填充。一方面，所述载片本身没有翘曲，另一方面整个工艺过程也不会引起太多的翘曲。另一方面，由于所述腔体的排布及尺寸是根据预先设计的芯片位置及尺寸确定，这就使得芯片放置在腔体内后，芯片的偏移将仅受限于芯片边沿与腔体内表面之间的距离，而不会受到工艺的影响，这就能够有效避免塑封工序中芯片的不规律偏移。同时，采用所述方法进行封装，芯片直接放置于腔体内即可，而不需要进行高精度贴片，进一步地减小了贴片误差。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出本发明一个实施例的一种扇出型封装方法的流程示意图；
图2a-2j示出根据本发明的实施例形成扇出型封装结构的过程的剖面示意图；以及
图3示出本发明一个实施例的一种扇出型封装结构的横截面示意图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
针对现有的扇出型封装中贴片和塑封工艺导致的芯片偏移问题，本发明提出了一种新的扇出型封装方法及结构，其主要是通过将芯片放置于载片预设的腔体中，来避免其不规则偏移。下面结合实施例附图，对本发明的方案做进一步描述。
图1示出本发明一个实施例的一种扇出型封装方法的流程示意图，以及图2a-2j示出根据本发明的实施例形成扇出型封装结构的过程的剖面示意图。
如图所示，一种扇出型封装方法包括：
首先，在步骤101，如图2a所示，制作载片301。所述载片优选为圆形，且其材料可以是塑料、玻璃、硅片或其它具有一定强度的非导电材质的材料。所述载片301的尺寸根据封装设计的重构晶圆尺寸、芯片尺寸确定。由于在扇出型封装中，通常包含有多个芯片，且各个芯片的尺寸可能相同或不同，为了便于后续工艺中向芯片施压以使其粘结至临时键合载片，在本发明的一个实施例中，可根据厚度最小的一个芯片的厚度来确定所述载片301的厚度，优选地，所述载片301的厚度不大于厚度最小的芯片的厚度，这样可使得所述芯片的背面至少不低于所述载片的第一表面，进而在使用诸如晶圆键合机等装置时，能够对所述芯片施加压力。此外，根据重构晶圆尺寸则可进一步确定所述载片301的大小。确定好载片301的尺寸后，进一步地根据封装设计中芯片的排布方式，在所述载片301上形成腔体311，所述腔体311贯穿所述载片301。为了避免在后续工艺中芯片偏移过大，所述腔体的尺寸根据放置于其中的芯片的尺寸确定，在本发明的一个实施例中，所述腔体为长方形，且其各边的边长略大于放置于其内芯片的对应边的边长，在本发明的又一个实施例中，所述腔体与芯片边长的差值在5到10微米范围内，这是由于在后续光刻工艺中所容许的芯片最大偏移量约为5到10微米；
接下来，在步骤102，如图2b所示，临时键合。将所述载片301贴附于临时键合载片001上，具体而言，是在所述临时键合载片001上覆盖临时键合膜002，然后将所述载片301贴附在所述临时键合膜002上。其中，所述临时键合膜002具有粘性，其例如可为加热、光照等可拆键合粘接材料制成，例如热剥离膜或临时键合胶等；
接下来，在步骤103，如图2c所示，放置芯片。将芯片302正面朝下放置于所述腔体311内，也就是说，使得具有芯片焊盘321的一侧朝向所述临时键合载片001放置于所述腔体311内，然后采用诸如晶圆键合机等装置向所述载片301的第一表面加压，由于所述芯片302的背面至少不低于所述载片301的第一表面，因此，所述芯片302能够在压力的作用下粘结至所述临时键合膜002上，进而减小后续填充工艺中可能出现的偏移；
接下来，在步骤104，如图2d所示，填充腔体。填充所述芯片302与腔体311之间的缝隙及所述载片301的第一表面，具体而言，是将填充材料303填充至所述腔体311与芯片302之间的缝隙，以及所述载片301的第一表面，使得所述填充材料的上表面至少不低于所述芯片302的背面。在本发明的一个实施例中，例如可采用真空压干膜填充、旋涂PI填充、塑封料填充等工艺来填充所述芯片302与腔体311之间的缝隙及所述载片301的第一表面；在填充过程中，虽然在塑封模流的冲击和/或由于填充材料的热膨胀等因素可能会导致芯片产生偏移，但是由于所述芯片设置于腔体内，所述其偏移也会受到所述腔体尺寸的限制，因此，可以通过设置所述腔体的尺寸，使得芯片的偏移可在可控范围内，而不会影响后续工艺的对准；
接下来，在步骤105，如图2e所示，去除临时键合。在本发明的一个具体实施例中，可以依据所述临时键合膜002的特性，采用加热拆键合、激光照射拆键合等方式实现，并可进一步采用清洗工艺彻底清除掉粘附于所述载片301的第二表面以及所述芯片302正面的临时键合膜002；以及
最后，在步骤106，如图2f至2j所示，形成重布线结构。在所述载片301的第二表面形成重布线结构，所述重布线结构与所述芯片302的焊盘321电连接，进而实现对所述焊盘321的扇出功能。在本发明的一个实施例中，所述重布线结构的形成包括：
首先，如图2f所示，在所述载片301的第二表面上覆盖第一介质层304，但露出所述芯片302的焊盘321，其中，所述第一介质层304的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料；
接下来，如图2g所示，在所述第一介质层304上形成第一金属互连层305，使其与所述芯片302电连接，具体而言，在本发明的一个实施例中，是在第一介质层304上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成第一金属互连层305。在本发明的一个实施例中，可以根据需要，通过类似的工艺制作多层介质层及金属互连层，具体而言，就是在上一金属互连层表面进一步地形成一层介质层，通过光刻和刻蚀技术去除部分介质层，暴露至少一个所述金属互连层的外接焊盘，然后在所述介质层上形成一层或多层导电材料，然后通过光刻和刻蚀技术去除不需导电的区域，形成下一金属互连层，如此重复操作，直至形成最外一层金属互连层为止；
接下来，如图2h所示，在所述第一金属互连层305上覆盖表面钝化层306，并露出所述第一金属互连层305的至少一个外接焊盘，所述表面钝化层306的形成工艺与所述第一介质层类似，即在所述第一金属互连层305上，采用树脂、PI等有机材料，或者氧化硅、氮化硅等无机绝缘材料形成表面钝化层306，然后通过光刻和刻蚀技术去除部分表面钝化层，暴露至少一个所述第一金属互连层的外接焊盘；
接下来，如图2i所示，在所述表面钝化层306上形成凸点下金属层(Under BumpingMetallization，UBM)307，使其与所述第一金属互连层305电连接。在本发明的一个实施例中，通过薄膜真空溅射和电镀等工艺来形成所述UBM层307，具体而言，是通过薄膜真空溅射等工艺在所述表面钝化层306上形成一层或多层金属层，然后旋涂光刻胶并曝光，为电镀焊料形成模板，电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM层；以及
最后，如图2j所示，在所述凸点下金属层307上制作焊球308，在本发明的一个具体实施例中，可以通过电镀、植球等工艺在所述凸点下金属层307的至少一个外接焊盘上形成焊球308。
图3示出基于如前所述的方法所形成的一种扇出型封装结构的横截面示意图。如图3所示，一种扇出型封装结构包括载片301、芯片302、填充材料303、第一介质层304、第一金属互连层305、表面钝化层306、凸点下金属层307以及焊球308。
所述芯片302放置于所述载片301上预设的腔体311中。所述腔体311贯穿所述载片301，且其尺寸略大于放置于其内的芯片，但厚度至少不高于所述芯片。在本发明的一个实施例中，所述载片301的材料可以是塑料、玻璃、硅片或其它具有一定强度的非导电材质的材料。
所述芯片与所述腔体之间的缝隙填充有填充材料303，所述填充层还进一步地覆盖所述载片301的第一表面以及所述芯片302的背面。在本发明的一个实施例中，所述填充层的材料例如可为真空压干膜、PI、或塑封料等。
所述第一介质层304、第一金属互连层305、表面钝化层306、凸点下金属层307以及焊球308共同形成重布线结构，用于实现所述芯片302的焊盘的扇出功能。
所述第一介质层304覆盖于所述在片的第二表面，但是露出所述芯片302的焊盘。在本发明的一个实施例中，第三介质层113的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
所述第一金属互连层305形成于所述第一介质层304的上方，实现与所述芯片302的电连接。所述第一金属互连层305的材料可以为铜金属、铝金属、钨金属等，其实现对芯片302的扇出功能。在本发明的一个实施例中，所述第一金属互连层305可以有一层或多层，其中最外层还可以设置有外接焊盘，以用于和外部电路连接。
所述表面钝化层306覆盖所述第一金属互连层305的表面及金属导线间的间隙，起到绝缘保护作用。在本发明的一个实施例中，所述表面钝化层306的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
所述凸点下金属层(Under Bumping Metallization，UBM)307形成于所述表面钝化层306的上方。苏搜互UBM层作为所述第一金属互连层305与所述焊球308之间的关键界面层，一方面可以在所述第一金属互连层305的外接焊盘与焊球308之间保持低接触电阻，另一方面还可以作为所述第一金属互连层305与所述焊球308之间的扩散阻挡层，还可作为焊球的种子层。
所述焊球308设置于所述UBM层上。
本发明提供的一种扇出型封装结构及方法，采用带有腔体的载片制作封装结构，将芯片放置于所述腔体中，然后对所述腔体进行填充。一方面，所述载片本身没有翘曲，另一方面整个工艺过程也不会引起太多的翘曲。另一方面，由于所述腔体的排布及尺寸是根据预先设计的芯片位置及尺寸确定，这就使得芯片放置在腔体内后，芯片的偏移将仅受限于芯片边沿与腔体内表面之间的距离，而不会受到工艺的影响，这就能够有效避免塑封工序中芯片的不规律偏移。同时，采用所述方法进行封装，芯片直接放置于腔体内即可，而不需要进行高精度贴片，进一步地减小了贴片误差。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种扇出型封装方法，其特征在于，包括步骤：
根据封装设计的重构晶圆尺寸、芯片尺寸，确定载片的尺寸；
根据芯片的排布方式，在所述载片上形成腔体，所述腔体贯穿所述载片；
将所述载片贴附于临时键合载片上；
将芯片正面朝下放置于所述腔体中，并向其施压，以使得所述芯片粘结至所述临时键合载片上；
填充所述芯片与载片之间的缝隙及所述载片的第一表面；
去除所述临时键合载片；以及
在所述载片的第二表面形成重布线结构，所述重布线结构与所述芯片电连接。
2.如权利要求1所述的扇出型封装方法，其特征在于，确定载片的尺寸包括：使得所述载片的尺寸不大于所述封装设计中厚度最小的芯片的厚度。
3.如权利要求1所述的扇出型封装方法，其特征在于，所述载片通过具有粘性的临时键合膜贴附于所述临时键合载片上；以及
根据所述临时键合膜的特性，采用加热拆键合、或激光照射拆键合去除所述临时键合载片。
4.如权利要求1所述的扇出型封装方法，其特征在于，采用真空压干膜填充、或旋涂PI填充、或塑封料填充工艺填充所述芯片与载片之间的缝隙及所述载片的第一表面。
5.如权利要求1所述的扇出型封装方法，其特征在于，所述重布线结构的形成包括：
在所述载片的第二表面上覆盖第一介质层，但露出所述芯片的焊盘；
在所述第一介质层上形成第一金属互连层，使其与所述芯片电连接；
在所述第一金属互连层上覆盖表面钝化层，并露出所述第一金属互连层的至少一个外接焊盘；
在表面钝化层上形成凸点下金属层，使其与所述第一金属互连层电连接；以及
在所述凸点下金属层上制作焊球。
6.一种扇出型封装结构，其特征在于，采用如权利要求1至5任一所述的扇出型封装方法制成，且包括：
载片，其上设置有至少一个贯穿所述载片的腔体；
芯片，设置于所述腔体内，且所述芯片与所述载片之间、所述芯片的反面以及所述载片的第一表面填充有填充材料；
第一介质层，覆盖于所述载片的第二表面，但露出所述芯片的焊盘；
第一金属互联层，设置于所述第一介质层的上方，与所述芯片的焊盘电连接；
表面钝化层，覆盖所述第一金属互联层的表面和间隙，但露出所述第一金属互联层的至少一个外接焊盘；
凸点下金属层，设置于所述表面钝化层的上方，与所述第一金属互联层的至少一个焊盘电连接；以及
焊球，电连接至所述凸点下金属层。
7.如权利要求6所述的扇出型封装结构，其特征在于，所述载片由非导电材质的材料制成。
8.如权利要求6所述的扇出型封装结构，其特征在于，所述腔体的边长大于放置于其内芯片的边长，且两者差值不大于预设范围。
9.如权利要求8所述的扇出型封装结构，其特征在于，所述预设范围为5至10微米。
10.如权利要求6所述的扇出型封装结构，其特征在于，所述第一金属互连层及所述第一介质层包括一层或多层。
CN202210703723.2A 2022-06-21 2022-06-21 一种扇出型封装结构及方法 Pending CN115172182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210703723.2A CN115172182A (zh) 2022-06-21 2022-06-21 一种扇出型封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210703723.2A CN115172182A (zh) 2022-06-21 2022-06-21 一种扇出型封装结构及方法

Publications (1)

Publication Number Publication Date
CN115172182A true CN115172182A (zh) 2022-10-11

Family

ID=83487215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210703723.2A Pending CN115172182A (zh) 2022-06-21 2022-06-21 一种扇出型封装结构及方法

Country Status (1)

Country Link
CN (1) CN115172182A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844969A (zh) * 2023-07-04 2023-10-03 江苏中科智芯集成科技有限公司 芯片贴装定位方法和扇出型封装工艺

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US6051489A (en) Electronic component package with posts on the active side of the substrate
US7459774B2 (en) Stacked chip package using photosensitive polymer and manufacturing method thereof
CN101740415B (zh) 集成电路结构及其形成方法
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US8350377B2 (en) Semiconductor device package structure and method for the same
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7868445B2 (en) Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
CN109637985B (zh) 一种芯片扇出的封装结构及其制造方法
US10734328B2 (en) Semiconductor package and manufacturing method thereof
US6833986B2 (en) Integrated passive components and package with posts
US7615408B2 (en) Method of manufacturing semiconductor device
US7906833B2 (en) Semiconductor device and manufacturing method thereof
CN113594051B (zh) 半导体封装方法
CN115172182A (zh) 一种扇出型封装结构及方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
US8148254B2 (en) Method of manufacturing semiconductor device
US20240006351A1 (en) Selective plating for packaged semiconductor devices
TW202431441A (zh) 分層模製之直接接觸與介電結構及其製造方法
CN117750784A (zh) 一种高密度多芯片的扇出型封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination