CN116844969A - 芯片贴装定位方法和扇出型封装工艺 - Google Patents
芯片贴装定位方法和扇出型封装工艺 Download PDFInfo
- Publication number
- CN116844969A CN116844969A CN202310815505.2A CN202310815505A CN116844969A CN 116844969 A CN116844969 A CN 116844969A CN 202310815505 A CN202310815505 A CN 202310815505A CN 116844969 A CN116844969 A CN 116844969A
- Authority
- CN
- China
- Prior art keywords
- chip
- positioning
- die attach
- positioning groove
- positioning method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000012858 packaging process Methods 0.000 title abstract description 10
- 239000002904 solvent Substances 0.000 claims abstract description 57
- 239000000853 adhesive Substances 0.000 claims abstract description 25
- 230000001070 adhesive effect Effects 0.000 claims abstract description 25
- 238000005507 spraying Methods 0.000 claims abstract description 14
- 150000003961 organosilicon compounds Chemical class 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 description 12
- 239000011343 solid material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004205 dimethyl polysiloxane Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本公开提供了一种芯片贴装定位方法和扇出型封装工艺，涉及半导体封装技术领域。该芯片贴装定位方法包括提供一贴片模具；其中，贴片模具设有多个间隔的定位槽，相邻定位槽之间形成凸台；定位槽用于贴装芯片；在凸台上形成微纳米槽；在贴片模具上喷涂粘附溶剂，以使粘附溶剂充满定位槽；将芯片贴装至定位槽内，可提高芯片贴装的定位精度和贴装效率。
Description
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种芯片贴装定位方法和扇出型封装工艺。
背景技术
现有的扇出型封装(eWLB)工艺技术在临时载板上粘附一层热释膜后，应用芯片贴片机将挑选的芯片(KGD)正装或倒装贴在热释膜上，在此贴装工艺中，芯片的偏移精度容易受到诸多因素的影响，包括但不限于贴片机公差、芯片对位图案、芯片尺寸与热释膜贴合时的工艺差异、热释膜材料粘度、热释膜厚度、键合压力及时间等，因此在这个工艺操作中，即使使用高精度的贴片机台，最终也很难获得高度精准的芯片对位效果，即芯片偏移较大，定位精度低。
发明内容
本发明的目的包括，例如，提供了一种芯片贴装定位方法和扇出型封装工艺，其能够有效降低芯片位置的偏移，提高贴装精度和效率。
本发明的实施例可以这样实现：
第一方面，本发明提供一种芯片贴装定位方法，包括：
提供一贴片模具；其中，所述贴片模具设有多个间隔的定位槽，相邻所述定位槽之间形成凸台；所述定位槽用于贴装芯片；
在所述凸台上形成微纳米槽；
在所述贴片模具上喷涂粘附溶剂，以使所述粘附溶剂充满所述定位槽；
将芯片贴装至所述定位槽内。
在可选的实施方式中，所述提供一贴片模具的步骤包括：
提供第一载板；
在所述第一载板上形成图案化开口；
在所述图案化开口内填充填料并固化；填料为高分子有机硅化合物；
去除所述第一载板，固化后的所述高分子有机硅化合物即为所述贴片模具。
在可选的实施方式中，在所述凸台上形成微纳米槽的步骤中：
采用飞秒激光在所述凸台表面形成多个气隙槽。
在可选的实施方式中，在所述贴片模具上喷涂粘附溶剂，以使所述粘附溶剂充满所述定位槽的步骤中：
采用旋转喷涂方式，所述粘附溶剂的表面凸出于所述凸台的表面。
在可选的实施方式中，在所述贴片模具上喷涂粘附溶剂的步骤之前，所述方法还包括：
提供第二载板；
在所述第二载板上贴装所述贴片模具；
在所述贴片模具远离所述第二载板的一侧喷涂所述粘附溶剂。
在可选的实施方式中，在所述第二载板上贴装所述贴片模具的步骤包括：
在所述第二载板上贴双面释热膜；
在所述双面释热膜上贴所述贴片模具。
在可选的实施方式中，将芯片贴装至所述定位槽内的步骤包括：
所述芯片移动至所述定位槽的上方与所述粘附溶剂接触；
下压所述芯片，以使所述芯片贴于所述定位槽中。
在可选的实施方式中，将芯片贴装至所述定位槽内的步骤中：
利用吸嘴将芯片移动至所述定位槽的上方，并与所述粘附溶剂接触；
利用所述吸嘴下压所述芯片。
在可选的实施方式中，在将芯片贴装至所述定位槽内的步骤之后，所述方法还包括：
烘烤固化所述粘附溶剂。
第二方面，本发明提供一种扇出型封装工艺，包括：
采用如前述实施方式中任一项所述的芯片贴装定位方法，完成芯片贴装；
制备重布导电线，所述重布导电线与所述芯片电连接。
本发明实施例的有益效果包括，例如：
本发明实施例提供的芯片贴装定位方法，增加了贴片模具，将芯片贴装在贴片模具的定位槽内。由于贴片模具的凸台上形成微纳米槽结构，具有超憎水性，利用贴片模具表面的亲水性、憎水性差异，芯片在与粘附溶剂接触后，由于粘附溶剂表面张力驱动，自动滑至粘附溶剂液滴的中心位置，实现芯片的自我对位，从而提升芯片的对位精度，减小芯片位置偏移，并且有利于提高芯片贴装效率。
本发明实施例提供的扇出型封装工艺，采用了上述的芯片贴装定位方法，芯片贴装精度高，贴装效率高，进而有利于提高扇出型的封装效率和质量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的芯片贴装定位方法的步骤示意框图；
图2为液滴在固态材料表面的固液界面接触角的示意图；
图3为液滴在固态材料表面的滚动角的示意图；
图4为本发明实施例提供的芯片贴装定位方法中制备贴片模具的步骤示意图；
图5为本发明实施例中制备好的贴片模具的俯视结构示意图；
图6为本发明实施例中将制备好的贴片模具贴装至第二载板中的制程示意图；
图7为本发明实施例中在贴片模具的凸台上形成微纳米槽的结构示意图；
图8为本发明实施例中在贴片模具上贴装芯片的制程结构示意图。
图标：101-芯片；110-贴片模具；111-定位槽；113-凸台；115-微纳米槽；117-气隙槽；119-微凸起；120-粘附溶剂；130-第一载板；131-光刻胶；133-图案化开口；135-填料；140-第二载板；141-双面释热膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1、图6和图8，本实施例提供了一种芯片贴装定位方法，有利于提高芯片101贴装时的对位精度，减少芯片101贴装过程中位置的偏移。
该芯片贴装定位方法包括：
S100：提供一贴片模具110。其中，贴片模具110设有多个间隔的定位槽111，相邻定位槽111之间形成凸台113；定位槽111用于贴装芯片101；并且在凸台113上形成微纳米槽115。
S200：在贴片模具110上喷涂粘附溶剂120，以使粘附溶剂120充满定位槽111。由于凸台113上有微纳米槽115，粘附溶剂120的液滴在凸台113上表现出超憎水性，使得粘附溶剂120的液滴能够均匀分布至定位槽111内。
S300：将芯片101贴装至定位槽111内。由于采用了贴片模具110，将芯片101贴装在贴片模具110的定位槽111内。贴片模具110的凸台113上形成有微纳米槽115结构，具有超憎水性，利用贴片模具110表面的亲水性、憎水性差异，芯片101在与粘附溶剂120接触后，由于粘附溶剂120表面张力驱动，自动滑至粘附溶剂120液滴的中心位置，实现芯片101的自我对位，从而提升芯片101的对位精度，减小芯片101位置偏移，并且有利于提高芯片101贴装效率。
需要说明的是，本实施例提供的方法是基于润湿原理，表面润湿性是固态材料的一个重要物理特性，是由其表面化学组成和形貌结构共同决定的，通常使用表面接触角和滚动角进行表征。其中，表面接触角，如图2中的α角，即固液界面接触角，指的是固-液界面与液-气界面两个界面的夹角。当表面接触角ɑ＞90°时，固态材料表面呈憎水状态，即疏水性；当ɑ＞150°时，固态材料表面开始表现为超憎水状态。滚动角，如图3中所示的β角，指的是液滴可在固态材料表面滚动的最小角度。滚动角β通常用来表示固态材料表面的动态润湿性，若滚动角β越小，表示液滴在固态材料表面的粘附力就越小，如β小于10°，即具有超憎水性。
结合图4，贴片模具110的制备步骤如下：
提供第一载板130。第一载板130的材料可为硅基或玻璃，第一载板130的尺寸和形状根据实际情况确定，比如采用直径为300mm～302mm的圆形硅基板。
在第一载板130上形成图案化开口133。可选地，第一载板130上设有光刻胶131，例如SU8-8，采用光刻工艺形成图案化开口133。
在图案化开口133内填充填料135并固化。填料135可以是高分子有机硅化合物。其中，高分子有机硅化合物包括但不限于聚二甲基硅氧烷(PDMS)等。作为优选，PDMS中混合有固化剂，可采用旋转喷涂等方式填充在图案化开口133中。固化好后，去除第一载板130以及光刻胶131，固化后的高分子有机硅化合物即为贴片模具110。可以理解，该工艺中图案化开口133的形状尺寸和贴片模具110上的凸台113的形状尺寸一致。图案化开口133后的光刻胶131的形状尺寸和贴片模具110中定位槽111的形状尺寸相适应。贴片模具110的俯视图如图5所示。
结合图6，可选地，提供第二载板140。第二载板140的材料可为硅基、玻璃或金属合金等，第二载板140的尺寸和形状根据实际情况确定，比如采用直径为300mm～302mm的圆形硅基板。
在第二载板140上贴装贴片模具110。具体地，在第二载板140的正面上贴双面释热膜141(Thermal Release Film)。在双面释热膜141上贴装贴片模具110。其中，贴片模具110的定位槽111的槽口向上。
在贴片模具110的凸台113上形成微纳米槽115。微纳米槽115包括多个间隔设置的气隙槽117，可采用飞秒激光在凸台113表面形成多个气隙槽117。利用飞秒(Femto-second，简写为FS)激光的超短脉冲、超高峰值功率以及热影响小的特性，使得激光与凸台113材料仅产生物理反应，可在例如PDMS材料的凸台113表面形成微纳米槽115结构。可选的，可采用飞秒激光照射凸台113，以形成微纳米槽115结构。
结合图7，本实施例中，多个气隙槽117等间距设置，呈微坑阵列排布，气隙槽117的截面大致呈V形或梯形，当然，也可以是其他形状。凸台113被气隙槽117分割为多个微凸起119，即气隙槽117位于两个微凸起119之间。可选地，气隙槽117可以呈矩形阵列或环形阵列分布。当然，在一些实施方式中，气隙槽117也可以采用其他任意规则或不规则的形状分布。根据Cassie-Baxter湿润模型原理，主要是由多个微凸起119与气隙槽117间的空气形成气隙，有利于降低溶剂液滴与凸台113表面的净接触面积，从而使得溶剂液滴无法完全地覆盖在凸台113的表面上，这样形成的凸台113表面具有极强的憎水特性。根据试验可知，凸台113表面在没有设置微纳米结构的情形下，其表面接触角ɑ约为100°至110°。凸台113表面在设置微纳米结构的情形下，其表面接触角ɑ至少大于150°，可显著提高凸台113表面的超憎水性。
需要说明的是，贴片模具110上定位槽111的尺寸可根据实际芯片101的尺寸而定，如芯片101尺寸为2×2mm～10×10mm，定位槽111的槽宽为2～10mm，定位槽111的槽深为3～5um。可选的，在形成气隙槽117时采用的飞秒激光器，飞秒激光器的脉冲频率为1～10KHz、脉冲宽度为10～100fs、光斑直径为5～20um、光斑间距为1～50um、聚焦深度为材料厚度的10％～90％、扫描速度为0.5～10mm/s，在凸台113的上表面构成具有多个气隙槽117的微坑阵列。
结合图8，在贴片模具110上喷涂粘附溶剂120。可选地，采用旋转喷涂方式，在贴片模具110上远离第二载板140的一侧喷涂粘附溶剂120，以使粘附溶剂120充满定位槽111。其中，采用旋转喷涂方式，将粘附溶剂120喷洒在制备完毕的贴片模具110表面，可以将粘附溶剂120均匀地填充在定位槽111内。并且，由于凸台113表面设有微纳米槽115，具有超憎水性，有利于粘附溶剂120均匀分布在预制贴片的位置上，即有利于粘附溶剂120滑落至定位槽111内，这样可增加芯片101对位时与溶剂液滴的接触面积，接触性能更好。
可以理解，采用旋转喷涂的方式，以及溶剂液滴表面的张力，喷涂完毕后，粘附溶剂120的表面凸出于凸台113的表面。这样，芯片101对位时更容易与定位槽111中的溶剂液滴接触。本实施例中，粘附溶剂120可采用具有高粘附力的化学药液。
将芯片101贴装至定位槽111内。可选地，采用吸嘴吸附的方式转移芯片101。利用吸嘴将芯片101移动至定位槽111的上方，并与粘附溶剂120接触。由于粘附溶剂120的液体表面张力驱动，芯片101接触了粘附溶剂120后，在液体表面张力驱动作用下，自动滑至液滴的中心位置，即使芯片101滑至定位槽111的中部，实现芯片101的自动定位，从而提升芯片101的对位精度，减小芯片101位置偏移。可以理解，这种芯片101自动定位的方式，不受贴片机台精度的影响，芯片101放置的位置精准度与预先制备的光刻工艺精度相关，而与芯片101贴片机台的精度无关。
芯片101接触了粘附溶剂120后，自动滑至液滴的中心位置，吸嘴再对芯片101表面施加压力，即利用吸嘴下压芯片101，让芯片101底部与定位槽111的槽底固定，以使芯片101精准地贴于定位槽111中。
随后，烘烤固化粘附溶剂120。本实施例中，芯片101固定于定位槽111后，将第二载板140、贴片模具110和芯片101的整体结构放置在真空压力烤箱内烘烤，将粘附溶剂120固化，使得芯片101定位完成，芯片101固定更可靠，这样就获得了高精度的重构晶圆。
需要说明的是，本实施例提供的芯片贴装定位方法，利用固态界面的超憎水性带来的表面张力差异，使得芯片101表面接触粘附溶剂120后，能自动滑至预先制备的中心位置，实现芯片101的自我对位，不受贴片机台精度的影响，可以适用于任何贴片工艺中，应用场景广泛，提高芯片101的对位精度。该芯片贴装定位方法尤其适用在整板贴片时，可大幅提升贴片精度和效率。在应用于重构晶圆封装工艺中，可有效降低重构晶圆内芯片101位置的偏移，从而减小后续图形时的对位偏移。并且有利于增加贴片机台的生产效率。容易理解，由于仅需要使用整体晶圆对位(Global Alignment)方法即可获得高精度的贴片结果，因此采用本实施例的芯片贴装定位方法还可增加单位时间的贴片产能。
本发明实施例还提供一种扇出型封装工艺，采用如前述实施方式中任一项的芯片贴装定位方法，完成芯片101贴装；再制备重布导电线，重布导电线与芯片101电连接。可以理解，在完成芯片101的对位贴装后，采用现有的扇出型重构晶圆封装工艺流程制备重布导电线，并可采用丝网印刷锡球与回流焊接、模块切割等工艺，完成扇出型模块封装的制备。由于采用了上述的芯片贴装定位方法，芯片101对位精度高，有利于提高后续重布线层的精度，提升封装质量和封装效率。
综上所述，本发明实施例提供了一种芯片贴装定位方法和扇出型封装工艺，具有以下几个方面的有益效果：
本发明实施例提供的芯片贴装定位方法，增加了贴片模具110，将芯片101贴装在贴片模具110的定位槽111内。由于贴片模具110的凸台113上形成微纳米槽115结构，具有超憎水性，利用贴片模具110表面的亲水性、憎水性差异，芯片101在与粘附溶剂120接触后，在粘附溶剂120表面张力驱动的作用下，自动滑至粘附溶剂120液滴的中心位置，即自动对位至预先制备的贴片位置，实现芯片101的自我对位，从而提升芯片101的对位精度，减小芯片101位置偏移，并且有利于提高芯片101贴装效率。该芯片贴装定位方法不受贴片机台精度的影响。
本发明实施例提供的扇出型封装工艺，采用了上述的芯片贴装定位方法，芯片101贴装精度高，贴装效率高，进而有利于提高扇出型的封装效率和质量。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种芯片贴装定位方法，其特征在于，包括：
提供一贴片模具(110)；其中，所述贴片模具(110)设有多个间隔的定位槽(111)，相邻所述定位槽(111)之间形成凸台(113)；所述定位槽(111)用于贴装芯片(101)；
在所述凸台(113)上形成微纳米槽(115)；
在所述贴片模具(110)上喷涂粘附溶剂(120)，以使所述粘附溶剂(120)充满所述定位槽(111)；
将芯片(101)贴装至所述定位槽(111)中。
2.根据权利要求1所述的芯片贴装定位方法，其特征在于，所述提供一贴片模具(110)的步骤包括：
提供第一载板(130)；
在所述第一载板(130)上形成图案化开口(133)；
在所述图案化开口(133)内填充填料(135)并固化；其中，所述填料(135)采用高分子有机硅化合物；
去除所述第一载板(130)，固化后的所述高分子有机硅化合物即为所述贴片模具(110)。
3.根据权利要求1所述的芯片贴装定位方法，其特征在于，在所述凸台(113)上形成微纳米槽(115)的步骤中：
采用飞秒激光在所述凸台(113)表面形成多个气隙槽(117)。
4.根据权利要求1所述的芯片贴装定位方法，其特征在于，在所述贴片模具(110)上喷涂粘附溶剂(120)，以使所述粘附溶剂(120)充满所述定位槽(111)的步骤中：
采用旋转喷涂方式，所述粘附溶剂(120)的表面凸出于所述凸台(113)的表面。
5.根据权利要求1所述的芯片贴装定位方法，其特征在于，在所述贴片模具(110)上喷涂粘附溶剂(120)的步骤之前，所述方法还包括：
提供第二载板(140)；
在所述第二载板(140)上贴装所述贴片模具(110)；
在所述贴片模具(110)远离所述第二载板(140)的一侧喷涂所述粘附溶剂(120)。
6.根据权利要求5所述的芯片贴装定位方法，其特征在于，在所述第二载板(140)上贴装所述贴片模具(110)的步骤包括：
在所述第二载板(140)上贴双面释热膜(141)；
在所述双面释热膜(141)上贴所述贴片模具(110)。
7.根据权利要求1所述的芯片贴装定位方法，其特征在于，将芯片(101)贴装至所述定位槽(111)内的步骤包括：
所述芯片(101)移动至所述定位槽(111)的上方与所述粘附溶剂(120)接触；
下压所述芯片(101)，以使所述芯片(101)贴于所述定位槽(111)中。
8.根据权利要求7所述的芯片贴装定位方法，其特征在于，将芯片(101)贴装至所述定位槽(111)内的步骤中：
利用吸嘴将芯片(101)移动至所述定位槽(111)的上方，并与所述粘附溶剂(120)接触；
利用所述吸嘴下压所述芯片(101)。
9.根据权利要求1至8中任一项所述的芯片贴装定位方法，其特征在于，在将芯片(101)贴装至所述定位槽(111)内的步骤之后，所述方法还包括：
烘烤固化所述粘附溶剂(120)。
10.一种扇出型封装工艺，其特征在于，包括：
采用如权利要求1至9中任一项所述的芯片贴装定位方法，完成芯片(101)贴装；
制备重布导电线，所述重布导电线与所述芯片(101)电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310815505.2A CN116844969A (zh) | 2023-07-04 | 2023-07-04 | 芯片贴装定位方法和扇出型封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310815505.2A CN116844969A (zh) | 2023-07-04 | 2023-07-04 | 芯片贴装定位方法和扇出型封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116844969A true CN116844969A (zh) | 2023-10-03 |
Family
ID=88161258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310815505.2A Pending CN116844969A (zh) | 2023-07-04 | 2023-07-04 | 芯片贴装定位方法和扇出型封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116844969A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864027A (zh) * | 2021-01-12 | 2021-05-28 | 浙江荷清柔性电子技术有限公司 | 一种扇出型板级封装方法及其结构 |
| CN213483732U (zh) * | 2020-12-11 | 2021-06-18 | 吴有荣 | 具有自我对准定位功能的芯片移载设备 |
| CN113088876A (zh) * | 2021-04-07 | 2021-07-09 | 京东方科技集团股份有限公司 | 掩膜版及其制备方法和蒸镀装置 |
| CN113506780A (zh) * | 2021-06-07 | 2021-10-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN114242667A (zh) * | 2021-12-10 | 2022-03-25 | 甬矽电子(宁波)股份有限公司 | 扇出型芯片封装方法和扇出型芯片封装结构 |
| CN115145107A (zh) * | 2022-07-25 | 2022-10-04 | 武汉大学 | 基于表面微纳结构产生光学和疏水性能的投影幕布及制备方法 |
| CN115172182A (zh) * | 2022-06-21 | 2022-10-11 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型封装结构及方法 |
| CN115957835A (zh) * | 2021-10-13 | 2023-04-14 | 佛山奥素博新科技有限公司 | 一种含有超疏水结构的微流控芯片及其制备方法 |
-
2023
- 2023-07-04 CN CN202310815505.2A patent/CN116844969A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN213483732U (zh) * | 2020-12-11 | 2021-06-18 | 吴有荣 | 具有自我对准定位功能的芯片移载设备 |
| CN112864027A (zh) * | 2021-01-12 | 2021-05-28 | 浙江荷清柔性电子技术有限公司 | 一种扇出型板级封装方法及其结构 |
| CN113088876A (zh) * | 2021-04-07 | 2021-07-09 | 京东方科技集团股份有限公司 | 掩膜版及其制备方法和蒸镀装置 |
| CN113506780A (zh) * | 2021-06-07 | 2021-10-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN115957835A (zh) * | 2021-10-13 | 2023-04-14 | 佛山奥素博新科技有限公司 | 一种含有超疏水结构的微流控芯片及其制备方法 |
| CN114242667A (zh) * | 2021-12-10 | 2022-03-25 | 甬矽电子(宁波)股份有限公司 | 扇出型芯片封装方法和扇出型芯片封装结构 |
| CN115172182A (zh) * | 2022-06-21 | 2022-10-11 | 华进半导体封装先导技术研发中心有限公司 | 一种扇出型封装结构及方法 |
| CN115145107A (zh) * | 2022-07-25 | 2022-10-04 | 武汉大学 | 基于表面微纳结构产生光学和疏水性能的投影幕布及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101411482B1 (ko) | 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법 | |
| AT508318B1 (de) | Verfahren für eine vorübergehende montage eines bausteinwafers auf einem trägersubstrat | |
| US7534361B2 (en) | Methods for making laminated member for circuit board, making circuit board and laminating flexible film | |
| CN106876356B (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
| US6732913B2 (en) | Method for forming a wafer level chip scale package, and package formed thereby | |
| US7589010B2 (en) | Semiconductor devices with permanent polymer stencil and method for manufacturing the same | |
| WO2003028094A2 (en) | Method of self-assembly of electronic or optical components using an adhesive | |
| US6832747B2 (en) | Hybrid molds for molten solder screening process | |
| KR100203603B1 (ko) | 칩 크기의 패키지형 반도체 장치의 제조 방법 | |
| EP1720389B1 (en) | Method for forming pattern and a wired board | |
| US7517788B2 (en) | System, apparatus, and method for advanced solder bumping | |
| US20120161332A1 (en) | Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package | |
| KR100860773B1 (ko) | 유동성층을 사용한 반도체웨이퍼의 가공방법 | |
| US6822339B2 (en) | Semiconductor device | |
| CN102326239A (zh) | 半导体芯片层叠体的制造方法及半导体装置 | |
| CN116844969A (zh) | 芯片贴装定位方法和扇出型封装工艺 | |
| EP1443547A2 (en) | Method for efficient capillary underfill | |
| US7588965B2 (en) | Stencil and method for depositing material onto a substrate | |
| US9330946B1 (en) | Method and structure of die stacking using pre-applied underfill | |
| KR20130141387A (ko) | 집적 회로 패키지 및 그 제조 방법 | |
| US7521276B2 (en) | Compliant terminal mountings with vented spaces and methods | |
| US20070163992A1 (en) | Method and device for contacting semiconductor chips | |
| US7985629B2 (en) | Resin sealing method of semiconductor device | |
| JP6223421B2 (ja) | コンタクトエレメントを備えたチップを、チップコンタクトエレメントに対する開口を有する機能層を備えた基板に仮接合する方法 | |
| CN110277323B (zh) | 扇出型模块负压封装工艺、结构以及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |