KR100860773B1 - 유동성층을 사용한 반도체웨이퍼의 가공방법 - Google Patents

유동성층을 사용한 반도체웨이퍼의 가공방법 Download PDF

Info

Publication number
KR100860773B1
KR100860773B1 KR1020070029937A KR20070029937A KR100860773B1 KR 100860773 B1 KR100860773 B1 KR 100860773B1 KR 1020070029937 A KR1020070029937 A KR 1020070029937A KR 20070029937 A KR20070029937 A KR 20070029937A KR 100860773 B1 KR100860773 B1 KR 100860773B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor wafer
sheet
adhesive
silicon wafer
Prior art date
Application number
KR1020070029937A
Other languages
English (en)
Other versions
KR20070097355A (ko
Inventor
호쿠토 구마가이
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20070097355A publication Critical patent/KR20070097355A/ko
Application granted granted Critical
Publication of KR100860773B1 publication Critical patent/KR100860773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

전(前)면에 접착된 다수의 솔더범프(13C)를 가지는 반도체웨이퍼(11)를 가공하는 방법에 있어서, 반도체웨이퍼의 전면 상에 유동성층(14)이 형성된다. 지지층(15A)과, 상기 지지층(15A)의 표면상에 형성되며 유동성을 나타내는 접착층(15B)을 가진 홀더시트(15)가 준비된다. 유동성층이 홀더시트로 커버되어 홀더시트의 접착층이 유동성층의 표면 상에 놓여지도록 하고, 홀더시트의 접착층은 그 유동성에 기인하여 유동성층의 표면형상에 부합하도록 변형가능하다.
반도체웨이퍼의 후면은 기계적으로 그라인딩되어 반도체웨이퍼의 두께가 목적값까지 감소되도록 한다. 홀더시트는 유동성층의 표면으로부터 벗겨진다.
반도체웨이퍼, 그라인딩, 솔더범프, 유동성층, 접착층, 다이싱

Description

유동성층을 사용한 반도체웨이퍼의 가공방법{SEMICONDUCTOR-WAFER PROCESSING METHOD USING FLUID-LIKE LAYER}
도 1a 내지 도 1l은 본 발명의 반도체웨이퍼 가공방법의 제1실시예를 설명하기 위한 단면도,
도 2a 내지 도 2f는 반도체웨이퍼의 비교적인 가공방법을 설명하기 위한 단면도,
도 3a 및 도 3b는 도 2a 내지 도 2f의 비교적인 가공방법을 더 설명하기 위한 단면도,
도 4a 및 도 4b는 도 2a 내지 도 2f의 비교적인 가공방법을 더 설명하기 위한 단면도,
도 5a 내지 도 5j는 본 발명의 반도체웨이퍼 가공방법의 제2실시예를 설명하기 위한 단면도,
도 6은 도 2a 내지 도 2f의 비교적인 가공방법을 더 설명하기 위한 단면도이다.
본 발명은 일반적으로 전(前)면에 접착된 다수의 솔더범프(solder bumps)를 가진 반도체웨이퍼의 가공방법에 관한 것이고, 특히, 반도체웨이퍼의 두께를 감소시키기 위해 반도체웨이퍼의 후면을 그라인딩(grinding)하는 방법에 관한 것이다.
반도체장치를 생산하기 위한 대표적인 종래의 방법은, 실리콘웨이퍼와 같은 반도체웨이퍼가 준비되고, 실리콘웨이퍼의 전(前)면이 그 상면의 소위 스크라이브선을 정의함(defining)으로써 다수의 반도체칩영역으로 분할(section)된다. 그 다음, 실리콘웨이퍼는 공지의 다양한 가공방법, 즉, 포토리소그래피 및 에칭가공, 화학적 기상 증착가공 및 스퍼터링가공 등을 사용하여, 반도체칩이나 장치가 각 반도체칩영역 내에서 만들어진다. 그 다음, 실리콘웨이퍼는 스크라이브선을 따라 절단되는 다이싱공정을 거침으로써, 반도체장치가 서로 분리된다.
전통적으로, 적은 두께를 가진 반도체장치에 대한 요구가 있다. 반도체장치의 두께를 적게 만들기 위하여, 다이싱작업을 하기 전에, 실리콘웨이퍼는 실리콘웨이퍼의 후면이 기계적으로 그라인딩되어 반도체장치의 두께를 줄이기 위한 그라인딩공정을 거친다.
그라인딩공정은 그라인딩머신을 사용함으로써 수행되고, 그라인딩머신은 진공펌프와 연결된 다수의 구멍을 가진 흡인대(suction stage)를 포함한다. 실리콘웨이퍼의 전(前)면은 접착층(adhesive layer)을 가진 적절한 수지시트로 덮여 있고, 수지시트가 흡인대와 접하도록 실리콘웨이퍼가 흡인대 위에 설치된다. 그 후, 진공펌프를 가동함으로써, 실리콘을 지탱(carrying)하는 수지시트가 흡입되어 흡인대 상에 고정된다. 계속하여, 그라인딩머신의 일부를 형성하는 그라인딩휠이 작용하여 실리콘웨이퍼의 후면으로 이동하여, 실리콘웨이퍼의 두께를 감소시킨다.
웨이퍼-그라인딩방법에 관한 제1선행기술은, JP-S61-141142 A에서 개시된 바와 같이, 전면에 불규칙성을 가진 반도체웨이퍼의 그라인딩에 관한 것이다.
특히, 실리콘웨이퍼는 전(前)면에 생성된 다수의 반도체장치를 가지고 있고, 각각의 반도체장치는 그 상면에 형성된 폴리이미드층을 가지고 있다. 각 폴리이미드층들은 대응되는 반도체장치가 알파선(alpha rays)에 노출되는 것을 막기 위한 보호층으로서 작용하며, 10㎛ 내지 80㎛ 범위 내에 있는 두께를 가진다. 이로 인하여, 반도체웨이퍼의 전면은 폴리이미드층의 형성으로 인한 불규칙성을 가진다.
웨이퍼-그라인딩방법에 관한 제1선행기술은, 실리콘웨이퍼의 전면은 접착코팅부를 가지는 고무시트로 덮여 있고, 따라서 실리콘웨이퍼의 전면의 불규칙성은 고무시트의 탄성에 의해 흡수된다. 즉, 고무시트의 외부표면은 실리콘웨이퍼의 전면의 불규칙성에 불구하고 평평하다. 따라서, 그라인딩작업을 하는 동안에 고무시트의 평평한 외부표면이 흡인대 상에 밀착되게 흡입되도록, 실리콘웨이퍼를 흡인대상에 적절하게 위치시키는 것이 가능하다.
웨이퍼-그라인딩방법에 관한 제2선행기술은, JP-2004-530302 A에 개시된 바와 같이, 전면에 접착된 다수의 솔더범프를 가진 실리콘웨이퍼의 그라인딩에 관한 것이다.
웨이퍼-그라인딩방법에 관한 제2선행기술에 있어서, 각 솔더범프는 사다리꼴의 단면을 가진 스터드형상(stud-shaped)의 솔더범프와 같이 형성되고, 스터드형상의 솔더범프는 150㎛ 내지 250㎛ 범위의 높이를 가지고 300㎛ 내지 500㎛ 범위의 직경을 가진다. 즉, 웨이퍼-그라인딩방법에 관한 제2선행기술에서 사용된 실리콘웨이퍼의 전면은 상기 웨이퍼-그라인딩방법에 관한 제1선행기술에서 사용된 실리콘웨이퍼의 전면과 비교할 때, 상당히 큰 불규칙성을 가지고, 큰 불규칙성은 상기 웨이퍼-그라인딩방법에 관한 제1선행기술에서 사용된 고무시트에 의해 흡수될 수 없다.
따라서, 웨이퍼-그라인딩방법에 관한 제2선행기술에 있어서, 지지층(support layer)과, 지지층의 표면 상에 형성된 접착층(adhesive layer)을 포함하는 홀더시트(holder sheet)가 사용된다. 접착층은 적당한 유동성을 나타내며, 스터드형상의 솔더범프의 높이보다 큰 두께를 가지고 있다. 실리콘웨이퍼의 전면이 홀더시트로 커버되어 스터드형상의 솔더범프가 홀더시트의 접착층 내에 매립(buried)된다. 즉, 실리콘웨이퍼의 전면의 큰 불규칙성이 접착층 내에 스터드형상의 솔더범프를 매립함으로써 흡수되고, 이로써 홀더시트의 지지층의 외부표면이, 실리콘웨이퍼의 전면의 불규칙성에도 불구하고 평평해진다. 따라서, 그라인딩작업을 하는 동안에 홀더시트의 지지층의 평평한 외부표면이 흡인대 상에 밀착되게 흡입되도록, 실리콘웨이퍼를 그라인딩머신의 흡인대에 적절하게 위치시키는 것이 가능하다.
각 스터드형상의 솔더범프는 종래의 와이어-본딩머신을 사용하여 형성될 수 있음을 주목해야 한다.
웨이퍼-그라인딩방법에 관한 제3선행기술도 역시, JP-2000-031185 A에 개시된 바와 같이, 전(前)면에 접착된 다수의 솔더범프를 가지는 실리콘웨이퍼의 그라인딩에관한 것이다.
웨이퍼-그라인딩방법에 관한 제3선행기술에 있어서, 솔더범프는 스크린프린팅가공(screen printing process)을 사용하는 것과 함께 실리콘웨이퍼의 전면 상에 솔더페이스트(solder paste)의 조각을 놓고, 솔더페이스트가 플럭스층(flux layer) 내에 매립되도록 솔더페이스트 조각 위에 플럭스층을 만들고, 소위 리플로가공을 사용하여 솔더페이스트 조각을 열적으로(thermally) 녹임(fusing)으로써 형성된다. 결과적으로, 각 솔더범프는 플럭스층 내에 매립된 구형 솔더범프로서 형상화된다.
그 후, 양면 상에 형성된 두 개의 접착코팅부(adhesive coatings)를 가진 얇은 접착시트(adhesive sheet)가 준비되고, 접착코팅부의 하나를 사용하여 실리콘웨이퍼의 플럭스층의 표면에 부착된다. 그 다음, 실리콘웨이퍼의 후면은, 실리콘웨이퍼의 두께가 목적한 값까지 감소되도록, 그라인딩머신의 그라인딩휠에 의해 기계적으로 그라인딩된다.
상기한 선행기술의 방법이 다음과 같이 해결되어야 할 문제를 가지고 있음을 발견하였다.
웨이퍼-그라인딩방법에 관한 제2선행기술에 있어서는, 스터드형 솔더범프 대신에 구형 솔더범프로 대체될 때에는, 다음에서 상세히 설명될 이유로 실리콘웨이퍼에 대한 그라인딩작업을 적절히 수행할 수 없다.
역시, 웨이퍼-그라인딩방법에 관한 제3선행기술에 있어서, 플럭스층의 표면은 피할 수 없는 불규칙성을 갖게 되고, 그러므로 플럭스층의 표면의 불규칙성으로 인하여, 실리콘웨이퍼가 그라인딩머신의 스테이지(stage)에 충분히 부착될 수 없다.
본 발명에 의한 반도체웨이퍼 가공방법은, 울퉁불퉁한 표면을 만드는 구형의 솔더범프를 사용하는 경우에 있어서도, 반도체웨이퍼에 대한 그라인딩작업이 용이하고, 평평한 표면을 유지하면서 반도체웨이퍼의 두께를 감소시키는 방법을 제공하는 것을 목적으로 한다.
본 발명은 또한, 반도체웨이퍼를 그라인딩하는 도중에 발생할 수 있는 오염을 방지하는 것을 목적으로 한다.
본 발명의 관점에 따라, 전(前)면에 부착된 다수의 솔더범프를 가지는 반도체웨이퍼의 가공방법이 제공된다. 위 방법은, 반도체웨이퍼의 전면 상에 유동성층(fluid-like layer)이 형성된다. 지지층(support layer)을 가지고, 유동성을 나타내는 지지층의 표면 상에 접착층(adhesive layer)이 형성되어 있는 홀더시트(holder sheet)가 준비된다. 홀더시트의 접착층이 유동성층의 표면 상에 놓이도록 유동성층은 홀더시트로 덮여있고, 홀더시트의 접착층의 유동성에 기인하여 생기는 유동성층의 표면형상에 부합되도록 변형가능하다. 반도체웨이퍼의 후면은 기계적으로 그라인딩되어 반도체웨이퍼의 두께가 목적값까지 감소되고, 홀더시트는 유동성층의 표면으로부터 벗겨진다.
유동성층은 솔더범프의 산화를 방지하기 위하여 산화방지제용액(anti-oxidizing agent solution)으로 형성될 수 있다. 산화방지제용액은 유동성플럭스용액(fluid-like flux solution)을 포함할 수 있다.
위 방법에서는, 유동성층은 반도체웨이퍼의 전(前)면으로부터 제거될 수 있다. 유동성층의 제거가 수행될 때, 경화특성(a setting property)을 나타낸다. 이 경우, 반도체웨이퍼의 전면 상에 유동성층의 형성이 완료된 후에 유동성층이 부분적으로 경화(set)된다.
또한, 유동성층이 반도체웨이퍼의 전면으로부터 제거될 때, 물로서 유동성층의 제거가 용이하게 수행되도록 하기 위하여, 유동성층은 수용성(aqueous)인 것이 바람직하다. 예를 들어, 유동성층이 글리콜계용액(glycol-based solution), 유기레지스트용액(organic resist solution) 등으로 형성될 수 있다.
위 방법에서, 홀더시트의 접착층은 솔더범프의 높이보다 더 큰 두께를 가질 수 있다.
또한, 홀더시트의 접착층은 유동성층의 표면에 충분히 접착될 수 있도록 높은 접착성을 나타낼 수 있다. 이 경우, 홀더시트의 접착층의 접착성은, 유동성층의 표면으로부터 홀더시트를 벗겨내기 용이하도록, 감소된다. 바람직하게는, 홀더시트의 접착층이 경화특성(setting property)을 나타내고, 접착층은 경화(set)되어 접착성이 낮아진다.
위 방법에 있어서, 반도체웨이퍼의 후면에 대한 기계적인 그라인딩이 완료되고 난 후에 다이싱시트가 반도체웨이퍼의 후면에 부착될 수 있고, 반도체웨이퍼가 다수의 반도체장치로 잘려지는 다이싱공정을 거칠 수 있다. 바람직하게는, 다이싱시트는 경화특성을 나타내고, 다이싱시트는 경화되어 반도체장치가 쉽게 다이싱시트로부터 떼내어 질(come off) 수 있다.
위 방법에 있어서, 반도체웨이퍼의 전(前)면 상에 유동성층의 형성이 완료되기 전에, 반도체웨이퍼 위에 정의된 스크라이브선을 따라 반도체웨이퍼의 전면에 하프-컷 그루브(half-cut groove)가 형성될 수 있다. 이 경우, 각 하프-컷 그루브(half-cut groove)는, 반도체웨이퍼의 후면에 대한 기계적 그라인딩이 완성될 때 반도체웨이퍼가 다수의 반도체장치로 분리될 수 있도록 하기 위한 상기 목적값 보다도 더 큰 깊이를 가진다. 또한, 접착지지시트(a adhesive support sheet)가 반도체웨이퍼의 후면에 부착될 수 있다. 접착지지시트는 경화특성을 나타내며 경화되어, 반도체장치가 접착지지시트로부터 쉽게 떼내어 질 수 있도록 한다. 또한, 접착지지시트는 유동성층에 대해 비활성(nonreactive)이어야 한다.
이하, 첨부된 도면을 참조하여, 아래의 설명으로부터 본 발명이 더욱 명확하게 이해될 수 있을 것이다.
도 1a 내지 도 1l는 부분 단면도이로서, 이를 참조하여 본 발명에 따른 반도체웨이퍼를 가공하는 방법의 제1실시예가 설명될 것이다.
우선, 도 1a를 참조하여, 실리콘웨이퍼와 같은 반도체웨이퍼(11)가 준비된다. 반도체웨이퍼 또는 실리콘웨이퍼(11)의 전(前)면은 소위 스크라이브선영역을 정의함으로써 다수의 칩영역(13)으로 구분되며, 스크라이브선영역 중 하나만이 대표적으로 나타나 있고 참조범호 12로 표시되어 있다. 그리고, 반도체칩 또는 장치는, 사진식각공정,에칭공정,화학증착(CVD)공정,스퍼터링공정,플레이팅공정 등과 같은 잘 알려진 다양한 가공방법 등을 사용함으로써, 각각의 칩영역(13) 내에 이미 만들어진다.
실리콘웨이퍼(11) 내에는, 다수의 전극패드(13A)가 각 반도체칩영역(13) 상에 형성된다. 전극패드(13A)의 형성은, CVD가공을 하여 실리콘웨이퍼(11)의 전면 상에 적당한 금속층을 형성하는 것에 의해, 그리고, 사진식각 및 에칭공정 등을 사용하여 금속층을 패턴화하는 것에 의해, 이루어질 수 있다. 도 1a에는, 각 반도체칩영역(13) 상에 하나의 전극패드(13A)만이 대표적으로 나타내져 있음을 주목해야 한다. 구리(CU),알루미늄(Al) 등과 같은 적당한 금속이 전극패드(13A)용으로 사용될 수 있다. 각각의 반도체칩장치(13)에서, 전극패드(13A)는 50㎛에서 200㎛까지의 피치로 배열될 수 있다.
또한, 실리콘웨이퍼(11)에서는, 각 반도체칩영역(13) 상에 폴리이미드층(13B)이 형성된다. 폴리이미드층(13B)의 형성은, 실리콘웨이퍼(11)의 전면을 폴리이미드로 코팅하는 것에 의해, 그리고, 사진식각 및 에칭공정 등을 사용하여 폴리이미드코팅부를 패턴화하는 것에 의해, 이루어질 수 있다. 각 폴리이미드층(13B)은 10㎛의 두께를 가질 수 있으며, 해당하는 반도체장치가 알파선에 노출되는 것으로부터 보호하기 위한 보호층(protective layer)으로서 작용한다.
나아가, 실리콘웨이퍼(11)에서는, 다수의 솔더범프(13C)가 형성되어 각 전극패드(13A)에 부착된다. 솔더범프(13A)의 형성은, 스크린프린팅가공을 사용하여 각 전극패드(13A) 상에 솔더페이스트 조각을 침전시키는 것에 의해, 그리고, 소위 리플로공정(reflow process)을 사용하여 솔더페이스트 조각(piece of solder paste) 을 열적으로 녹이는(fusing) 것에 의해, 수행될 수 있다. 따라서, 각 솔더범프(13C)는 리플로공정이나 솔더페이스트 조각의 열융해(thermal fusing)공정으로 인하여 구형으로 형상화된다. 각 구형의 솔더범프(13c)는, 70㎛ 에서 200㎛ 사이의 높이 또는 직경을 가질 수 있고, 주석(Sn),은(Ag),구리(Cu) 등이나 주석(Sn),은(Ag),구리(Cu) 등에서 적어도 둘 이상을 포함하는 합금일 수 있음을 주목해야 한다.
다음으로, 도 1b를 참조하여, 실리콘웨이퍼(11)의 전면이 액상(liquid-like)물질,젤(gel-like)물질,페이스트(paste-like)물질 등과 같은 유동성물질(fluid-like material)로 코팅되어 실리콘웨이퍼(11)의 전면 상에 유동성층(14)을 형성한다. 유동성층(14)은 실리콘웨이퍼(11),전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)에 대하여 젖음성(wettability)을 나타내는 적당한 액상물질로 구성될 수 있다.
예를 들어, 액상물질로서, 액상의 플럭스용액(liquid-like flux solution)이 사용될 수 있다. 액상의 플럭스용액은 솔더범프(13C)에 사용되는 산화방지제용액(anti-oxidizing agent solution)으로서 작용한다.
반면에, 액상물질로서, 폴리비닐알코올(polyvinyl alcohol),에틸알코올(ethylene alcohol) 등을 포함하는 글리콜계 용액(glycol-based solution)이나 유기레지스트용액(organic resist solution) 등이 사용될 수 있다.
실리콘웨이퍼(11)의 전면 상에는 미세한 공간상의 네스트(fine apatial nest)가 있다. 예를 들어, 미세한 공간들은 전극패드(13A)와 구형 솔더범프(13C) 사이의 공간상의 네스트로 정의(defined)되고, 스크라이브영역(12)은 인접하는 두 개의 폴리이미드층(13B) 사이의 공간상의 네스트로 정의(defined)된다. 그럼에도 불구하고, 유동성 또는 액상층(14)이 실리콘웨이퍼(11)의 전면 상에 형성될 때에는, 미세한 공간상의 네스트가, 도 1b에서 볼 수 있는 바와 같이, 실리콘웨이퍼(11),전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)에 대한 젖음성으로 인해 유동성물질로 채워진다.
또한, 유동성 또는 액상층(14)은 적절한 점성과 적절한 표면장력을 가지고 있어, 유동성물질이 실리콘웨이퍼(11)의 전면 바깥으로 흘러나오지 않는다. 이것은, 액상층(14)의 표면이 구형의 솔더범프(13C)의 존재로 인해 울퉁불퉁하고, 울퉁불퉁한 액상층(14)의 표면이 적당한 점성 및 액상물질의 표면장력으로 인하여 계속 유지되기 때문이다.
또한, 액상층(14)은, 필요하다면, 열경화(thermosetting)특성 또는 광경화(photosetting)특성 등과 같은 경화특성(setting property)을 나타낼 수 있다. 이 경우, 액상층(14)은 단순히 부분적으로 경화되어 액상층(14)의 형상이 안정적으로 유지될 수 있다.
예를 들어, 액상층(14)이 열경화특성을 나타낼 때, 액상층(14)이 부분적으로 경화되도록 열적으로 가열된다. 또한, 액상층(14)이 광경화특성을 나타낼 때, 액상층(14)이 부분적으로 경화되도록 자외선과 같은 적절한 빛으로 조사(irradiated)된다.
한편, 도 1c를 참조하여, 홀더시트(15)가 준비된다. 홀더시트(15)는 지지층(15A)과 지지층(15A)의 표면 상에 형성된 접착층(15B)을 포함한다. 지지층(15A)은, 예컨데 고분자폴리올레핀(high molecular polyolefin)으로 구성된 경질수지 층(hard resin layer)으로 형성될 수 있고, 접착층(15B)은, 예컨데 저분자폴리올레핀으로 구성된 접착수지층(adhesive resin layer)으로 형성될 수 있다. 또한, 지지층(15A)이 고분자폴리올레핀층으로 형성될 때, 접착층(15B)은 열경화특성이나 광경화특성을 모두 나타내는 적절한 프리폴리머(prepolymer)층으로 형성될 수 있다. 접착층은 구형의 솔더범프(13C)의 높이나 직경(70-200㎛)보다 상당히 큰 두께를 가지고 있음을 주목해야 한다. 간단히 말해, 접착층(15B)은 딱딱(sticky)하지만 적당한 유동성(fluidness)을 나타낸다.
다음으로, 도 1d를 참조하여, 액상층(14)이 홀더시트(15)로 커버되어 홀더시트(15)의 접착층(15B)이 액상층(14)의 울퉁불퉁한 표면 위에 직접적으로 놓여진다. 따라서, 접착층(15B)은 액상층(14)의 울퉁불퉁한 표면에 부합되도록, 접착층(15B)의 유동성에 의해 변형되고 울퉁불퉁해진다.
다음으로, 도 1e를 참조하여, 실리콘웨이퍼(11)를 지탱(carrying)하는 홀더시트(15)는 그라인딩머신(도시하지 않음)의 일부를 형성하는 흡인대(suction stage,16A) 위에 놓여져서, 홀더시트(15)의 지지층(15A)이 흡입대(16A)의 상면에 놓여지도록 한다. 흡인대(16A)는 그 상면 내에 형성된 다수의 구멍들(도시하지 않음)을 가지고 있으며, 그 구멍들은 그라인딩머신의 또 다른 일부를 형성하는 진공펌프(도시하지 않음)와 연통되어 있다.
다음으로, 도 1f를 참조하여, 홀더시트(15)는 상기한 진공펌프를 사용하여 흡인대(16A)의 상면에 흡인되어, 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)가 흡인대(16 A) 위에 확실히 고정되도록 하며, 접착층(15B)은 흡인대(16A)에 의해 홀더 시트(15)에 작용하는 흡인력으로 인하여 압축된다.
다음으로, 도 1g를 참조하여, 연마슬러리(abrasive slurry,도시하지 않음)가 실리콘웨이퍼(11)의 후면에 공급되는 동안에, 상기 그라인딩머신의 또 다른 부분을 형성하는 그라인딩휠(16B)이 작동하여 실리콘웨이퍼(11)의 후면 상으로 이동함으로써, 실리콘웨이퍼(11)는 그라인딩가공을 거치게 된다.
다음으로, 도 1h를 참조하여, 실리콘웨이퍼(11)의 기계적 그라인딩공정은 실리콘웨이퍼(11)의 두께가 목적값까지 감소될 때까지 계속된다. 그 후, 상기 진공펌프의 가동은 중단됨으로써, 흡인대(16A)에 의해 작용된 흡인력으로부터 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)가 해방된다.
다음으로, 도 1i를 참조하여, 감소된 두께를 가진 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)가 흡인대(16A)로부터 제거된다.
접착층(15B)이 열경화특성을 나타내는 프리폴리머층으로 형성된다면, 홀더시트(15)는 가열되어 프로폴리머층(15B) 내에서 중합(polymerization)을 일으키고, 그로 인해 접착층(15B)의 접착성이 감소된다. 또한, 접착층(15B)이 광경화특성을 나타내는 프리폴리머층으로 형성된다면, 홀더시트(15)는 자외선과 같은 적당한 빛에 조사되어 프리폴리머층(15B) 내에서 중합을 일으키고, 그로 인해 접착층(15B)의 접착성은 감소된다. 이 모든 경우에 있어서, 접착층(15B)이 열경화특성이나 광경화특성을 나타내는 프리폴리머층으로 형성될 때에는, 낮은 접착성을 보이는 중합층으로 변한다.
다음으로, 도 1j를 참조하여, 홀더시트(15)는 액상층(14)으로부터 벗겨내어 진다. 비록 프리폴리머 그 자체를 액상층(14)으로부터 깨끗하게 벗겨내는 것이 매우 어렵지만, 낮은 접착성을 가진 중합층(15B)은 쉽고 깨끗하게 액상층(14)으로부터 벗겨질 수 있다.
액상층(14)이 액상의 플럭스용액으로 형성되지 않을 때에는, 액상층(14)이 실리콘웨이퍼(11)의 전면으로부터 제거될 수 있다. 글리콜계용액 또는 유기레지스트용액 등으로 형성된 액상층(14)의 제거는 압축수세정 또는 공기/물세정을 사용함으로써 용이하게 수행될 수 있음을 주목해야 한다.
다음으로, 도 1k을 참조하여, 접착코팅(도시하지 않음)부를 가진 다이싱시트(17)가 실리콘웨이퍼(11)의 후면에 부착된다. 홀더시트(15)의 필링(peeling)과 액상층(14)의 제거는, 실리콘웨이퍼(11)에 다이싱시트(17)를 부착한 후에, 수행될 수 있음을 주목해야 한다.
다음으로, 도 1l을 참조하여, 실리콘웨이퍼(11)는 다이싱공정을 거치게 되는데, 이 과정에서 실리콘웨이퍼는 회전커터(도시하지 않음)에 의해 스크라이브선영역(12)을 따라 절단되어 커팅그루브(cutting groove,18)(이 중 하나만이 대표적으로 도시됨)이 형성되며, 각각의 반도체칩영역(13)이 실리콘웨이퍼(11)로부터 유래된 실리콘기판(11')을 가지도록 반도체칩영역(13)이 서로 분리된다. 커팅그루브(18)은 부분적으로 다이싱시트(17) 내부까지 침투하고, 따라서, 분리된 반도체기판(11')이 다이싱시트(17)에 의해 유지되므로, 반도체기판(11')이 서로 무질서하게 분리되는 것을 막는다. 전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)를 지탱(carrying)하는 분리된 각각의 기판(11')이 플립칩형(flip-chip type) 반도 체장치라고 불린다.
액상층(14)이 액상플럭스용액(liquid-like flux solution)으로 형성될 때와 각 플립칩형반도체장치가 배선판이나 인터포저(interposer) 상에 실장될 때는, 솔더범프(13C)는, 구형의 솔더범프(13C)에 플럭스를 공급하지 않고도 인터포저 위의 전극패드 상에 납땜될 수 있는데, 이것은, 각 플립칩형반도체장치에 이미 액상플럭스층(14)이 공급되기 때문이다.
다이싱시트(17)의 접착코팅부는 열경화특성이나 광경화특성 등을 나타낼 수 있다. 예를 들어, 다이싱시트(17)의 접착코팅부가 열경화특성을 나타내는 경우에는, 다이싱시트(17)가 열적으로 가열되어 경화되므로 각 플립칩형반도체장치는 쉽게 다이싱시트(17)로부터 떼어질(come off) 수 있다. 또한, 다이싱시트(17)의 접착코팅부가 광경화특성을 나타내는 경우에는, 다이싱시트(17)는 자외선과 같은 적절한 빛에 조사되어 경화되어, 각 플립칩형반도체장치는 쉽게 다이싱시트(17)로부터 떼어질(come off) 수 있다.
부분단면도인 도 2a 내지 도 2f를 참조하여, 아래에서는 반도체웨이퍼의 가공에 대한 비교적인 방법이 설명될 것이다.
첫째, 도 2a를 참조하여, 도 1a의 실리콘웨이퍼(11)는, 실리콘웨이퍼(11)의 전면 상에 형성된 액상층(14, 도 1b 참조)이 없이 홀더시트(15)로 직접 커버된다. 이 경우, 공간상의 네스트 또는 캐비티(cavity,19)는 각 구형의 솔더범프(13C) 아래에 한정(defined)되는 경향이 있다. 또한, 스크라이브선영역(12)는 홀더시트(15)의 접착층(15B)으로 반드시 채워질 수는 없고, 따라서, 공간상의 네스트 또는 그루 브형(groove-like) 캐비티(12')는 스크라이브선영역(12) 내에 있다.
다음으로, 도 2b를 참조하여, 홀더시트(15)의 지지층(15A)이 흡인대(16A)의 상면 위에 놓이도록, 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)가 그라인딩머신(도시하지 않음)의 흡인대(16A) 위에 놓여진다. 상기 설명한대로, 흡인대(16A)는 진공펌프(도시하지 않음)와 연통하는 구멍들(도시하지 않음)을 가지고 있다.
다음으로, 도 2c를 참조하여, 홀더시트(15)는 진공펌프의 가동으로 인해 흡인대(16A)의 상면으로 흡인되어, 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)는 흡인대(16A) 위에 확실히 고정되고, 또한, 접착층(15B)은 홀더시트(15) 상에 작용하는 흡입력에 의해 압축된다.
결과적으로, 공간상의 네스트 또는 캐비티(19)에 포착된 공기가 압축되어, 실리콘웨이퍼(11)는 압축공기의 압력으로 인해 각 구형의 솔더범프(13C)의 위치에서 변형되며, 이로써 실리콘웨이퍼(11)의 후면 상의 구형 솔더범프(13C)의 위치에서 스웰(swell,20)이 형성된다.
이와 유사하게, 그루브형 캐비티(12') 내에 포착된 공기가 압축되어, 실리콘웨이퍼(11)는 압축된 공기의 압력으로 인해 스크라이브선영역(12) 내에 있는 그루브형 캐비티(12')의 위치에서 더욱 변형되고, 이로써 스크라이브선영역(12) 내의 그루브형 캐비티(12')의 위치에서 실리콘웨이퍼의 후면 상에 스웰(21)이 형성된다.
다음으로, 도 2d를 참조하여, 실리콘웨이퍼(11)의 후면은 도 1g 및 도 1h에서 설명한 방법과 실질적으로 동일한 방법으로, 실리콘웨이퍼(11)의 두께가 목적값까지 감소하도록, 기계적으로 그라인딩된다.
다음으로, 도 2e를 참조하여, 상기 진공펌프의 가동은 중단되어 홀더시트(15)의 접착층(15B)이 압축으로부터 해제된다. 따라서, 접착층(15B)은 본래의 형상대로 복귀되어 실리콘웨이퍼(11)가 변형(도 2c 참조)으로부터 해제된다. 그 결과, 구형의 솔더범프(13C)의 위치에서 실리콘웨이퍼(11)의 후면 바닥에는 리세스(20')가 정의되고, 스크라이브선영역(12)의 위치에서 실리콘웨이퍼(11)의 후면 바닥에는 리세스(21')가 정의된다.
다음으로, 도 2f를 참조하여, 감소된 두께를 가지는 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)가 흡인대(16A)로부터 제거되고 그 후, 홀더시트(15)는 실리콘웨이퍼(11)의 전면으로부터 벗겨내어진다.
그 후, 실리콘웨이퍼(11)는 스크라이브선영역(12)을 따라 절단되는 다이싱공정을 거치게 되어, 반도체칩영역(13)이 서로 분리되며, 이로 인해, 반도체칩 또는 장치가 만들어지게 된다. 그럼에도 불구하고, 다이싱공정 중에, 실리콘웨이퍼(11)는 리세스(20',21')의 존재로 인하여 파손(breakage)되기 쉽다. 또한, 각각의 분리된 반도체칩 또는 장치는 리세스(20')의 존재 때문에 결함을 포함하는 경향이 있다. 어쨌든, 반도체칩 또는 장치의 생산에 있어서, 생산량이 상당히 줄어든다.
반대로, 도 1a 내지 도 1l의 제1실시예에서는, 실리콘웨이퍼(11)의 전면 상에 액상층(14)이 형성되기 때문에, 또한, 액상층(14)이 홀더시트(15)로 커버되기 때문에, 실리콘웨이퍼(11)의 후면 상에는 공간상의 네스트나 캐비티가 생성되지 않는다. 따라서, 어떠한 변형도 생기지 않으면서 실리콘웨이퍼(11)의 후면이 그라인딩될 수 있으므로, 실리콘웨이퍼(11)의 후면 내에는 리세스가 생길 수 없고, 따라 서, 반도체칩 또는 장치의 생산량이 증대될 수 있다.
상기한 도 2a 내지 도 2f의 비교적인 방법에 있어서, 구형의 솔더범프(13C)의 일부분이, 구형의 솔더범프(13C) 아래에 발생하는 공간상의 네스트나 캐비티(19)가 없이, 접착층(15B) 내에 완전히 매립될 수도 있다. 이 경우, 홀더시트(15)의 접착층(15B)이 광경화특성을 나타내는 프리폴리머층으로 형성될 때에는, 실리콘웨이퍼(11)의 전면으로부터 홀더시트(15)를 벗겨내는 것은, 이하 설명되는 것처럼, 적절하게 수행될 수 없다.
부분적으로 확대한 단면도인 도 3a에서 나타낸 바와 같이, 구형의 솔더범프(13C)는 홀더시트(15)의 접착층(15B) 내에 완전히 매립되는데, 접착층(15B)은 광경화특성을 나타내는 프리폴리머층으로 형성된다. 실리콘웨이퍼(11)의 후면에 대한 기계적인 그라인딩이 완전히 완료된 이후에, 도 3a에서 화살표로 표시된 것처럼, 접착층 또는 프리폴리머층(15B)이 자외선으로 조사됨으로써, 프리폴리머층(15B) 내에서 중합을 일으킨다. 그럼에도 불구하고, 구형의 솔더범프(13C) 아래에 위치한 프리폴리머층(15B)의 일부(15B1)는 자외선으로 조사되지 않게 되어, 그 일부(15B1)에서는 중합이 일어나지 않는다. 즉, 그 일부(15B1)는 여전히 프리폴리머부분으로 남게된다.
부분적으로 확대한 단면도인 도 3b에서 나타낸 바와 같이, 홀더시트(15)가 실리콘웨이퍼(11)의 전면으로부터 벗겨질 때, 프리폴리머의 일부(15B1)는 구형의 솔더범프(13C) 아래에서 그 상태로 남아있다. 물론, 비록 프리폴리머의 일부(15B1)는 실리콘웨이퍼(11)의 전면으로부터 제거되어야 하지만, 프리폴리머의 일부(15B1)의 제거는 반도체칩 또는 장치의 생산비용을 증가시킨다.
반대로, 도 1a 내지 도 1l의 제1실시예에서는, 비록 홀더시트(15)의 접착층(15B)이 광경화특성을 나타내는 프리폴리머층으로 형성되지만, 홀더시트(15)가, 구형의 솔더범프(13C)가 매립되는 액상층(15B)에 적용되기 때문에, 중합이 프리폴리머층 내에서 전체적으로 또 완전히 일어날 수 있다.
또한, 상기한 도 2a 내지 도 2f의 비교적인 방법에 있어서, 예를 들어, 각 구형의 솔더범프(13C)가, 예컨데, 주석,은 및 구리를 포함하는 합금으로 구성될 때에는, 실리콘웨이퍼(11)의 전면으로부터 홀더시트(15)를 벗겨내는 것은, 이하 설명하는 것과 같이, 적절히 수행될 수 없다.
부분적으로 확대한 단면도인 도 4a에서 나타낸 바와 같이, 합금으로 구성된 구형의 솔더범프(13C)는, 다수의 버어(bur)로 인해 생기는 거친 표면을 가지는데, 그 이유는, 합금속에 포함된 주석성분,은성분 및 구리성분이 서로 다른 녹는점을 가지고 있기 때문이다. 구형의 솔더범프(13c)가 홀더시트(15)의 접착층(15B) 안에 매립될 때, 접착층(15B)의 물질은 버어 사이의 유극(clearance)속으로 침투한다.
부분적으로 확대한 단면도인 도 4b에서 나타낸 바와 같이, 홀더시트(15)는, 실리콘웨이퍼(11)의 후면에 대한 기계적인 그라인딩이 끝난 이후에, 실리콘웨이퍼(11)의 전면으로부터 벗겨내어 지는데, 구형의 솔더범프(13C)의 버어 사이의 유극 속으로 침투한 접착층(15)의 일부(15B2)는 구형의 솔더범프(13C) 주위에 남아있 다. 도 3a 및 도 3b의 경우와 유사하게, 비록 접착층의 일부(15B2)가 구형의 솔더범프(13C)로부터 제거되어야 하지만, 접착층(15)의 일부(15B2)에 대한 제거는 반도체칩 또는 장치의 생산비용을 증가시킨다.
반대로, 도 1a 내지 도 1l의 제1실시예에서는, 구형의 솔더범프(13C)가 액상층(14)으로 커버되기 때문에 상기한 제거의 문제로부터 해방된다.
부분적으로 확대한 단면도인 도 5a 내지 도 5b를 참조하여, 이하에서는, 본 발명에 따른 반도체웨이퍼 가공방법의 제2실시예가 설명될 것이다.
첫째, 도 5a를 참조하여, 실리콘웨이퍼와 같은 반도체웨이퍼(11)가 준비된다. 실리콘웨이퍼(11)는, 하프-컷 그루브(22)가 스크라이브선영역(12)을 따라 먼저 형성되는 것을 제외하고는, 도 1a의 실리콘웨이퍼(11)와 실질적으로 동일하다. 하프-컷 그루브(22)는, 목적값까지 감소된 실리콘웨이퍼(11)의 두께보다 더 큰, 깊이를 가짐을 주목해야 한다.
다음으로, 도 5b를 참조하여, 실리콘웨이퍼(11)의 전(前)면은 액상물질로 커버되는데, 이로 인해, 실리콘웨이퍼(11)의 전면 상에는 액상층(14)이 형성된다. 액상층(14)은 실리콘웨이퍼(11),전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)에 대한 젖음성을 나타내는 적절한 액상물질로 구성된다. 예를 들어, 액상물질로서, 액상플럭스용액이나, 폴리비닐알코올,에틸렌알코올 등을 포함하는 글리콜계용액 또는 유기레지스트용액 등이 사용될 수 있다. 액상플럭스용액은 솔더범프(13C)의 산화방지제로서 기능을 함을 주목해야 한다.
도 1a 내지 도 1l의 상기 제1실시예와 유사하게, 비록 실리콘웨이퍼(11)의 전면에는 다수의 미세한 공간상의 네스트(spatial nest)가 있으나, 도 5b에 나타낸 바와 같이, 실리콘웨이퍼(11),전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)에 대한 젖음성으로 인하여, 미세한 공간상의 네스트는 액상물질로 채워진다.
또한, 액상층(14)은 적당한 점성 및 적당한 표면장력을 가지고 있어, 액상플럭스가 실리콘웨이퍼(11)의 전면 밖으로 흐르는 것을 방지한다. 그것은, 구형의 솔더범프(13C)의 존재로 인하여 액상층(14)의 표면이 울퉁불퉁해지고, 울퉁불퉁한 플럭스층의 표면이 점성 및 액상플럭스의 표면장력으로 말미암아 계속 유지되기 때문이다.
한편, 도 5c를 참조하여, 홀더시트(15)가 준비된다. 홀더시트(15)는 실질적으로 도 1c의 것과 동일하다. 즉, 홀더시트(15)는 지지층(15A)과, 지지층(15A)의 표면상에 형성된 접착층(15B)을 포함한다. 도 1a 내지 도 1l의 상기 제1실시예와 유사하게, 비록 접착층(15B)이, 예를 들어, 저분자폴리올레핀으로 구성된 접착수지층(adhesive resin layer)으로 형성될 수 있지만, 열경화특성이나 광경화특성을 나타내는 적당한 프리폴리머층으로 형성될 수도 있다.
다음으로, 도 5d를 참조하여, 액상층(14)은, 도 1d를 참조하여 설명한 것과 같은 유사한 방법에 의해, 홀더시트(15)로 커버된다.
다음으로, 도 5e를 참조하여, 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)는, 도 1e를 참조하여 설명한 방법과 유사하게, 그라인딩머신(도시하지 않음)의 일부를 형성하는 흡인대(16A) 위에 놓여진다. 흡인대(16A)는 그 상면에 형성된 다수의 구멍들(도시하지 않음)을 가지고 있으며, 그 구멍들은 그라인딩머신의 또 다른 일부를 형성하는 진공펌프(도시하지 않음)와 연통되어 있다.
다음으로, 도 5f를 참조하여, 홀더시트(15)는 상기 진공펌프의 가동에 의해 흡인대(16A)의 상면으로 흡인되어, 실리콘웨이퍼(11)를 지탱하는 홀더시트(15)는, 홀더시트(15) 상에 작용하는 흡입력으로 인해 압축되는 접착층(15B)과 함께, 흡인대(16A) 상에 확실히 고정된다.
다음으로, 도 5g를 참조하여, 연마슬러리(도시하지 않음)가 실리콘웨이퍼(11)의 후면에 공급되는 동안, 상기 그라인딩머신(도시하지 않음)의 또 다른 부분을 형성하는 그라인딩휠(16B)이 작용하여, 실리콘웨이퍼의 후면 상으로 이동됨으로써, 실리콘웨이퍼(11)는 기계적인 그라인딩공정을 거치게 된다.
다음으로, 도 5h를 참조하여, 실리콘웨이퍼(11)에 대한 기계적 그라인딩공정은, 실리콘웨이퍼(11)의 두께가 목적값까지 감소될 때까지, 계속된다. 이 때, 상기 목적값보다 더 큰 깊이를 갖는 하프-컷 그루브(22)의 형성으로 인하여, 실리콘웨이퍼(11)는 반도체칩영역(13)을 형성하는 각각의 실리콘기판(11')으로 분리된다. 즉, 하프-컷 그루브(22)는 반도체칩영역(13)을 따로 분리해 내기 위한 연장된 개구부(elongated opening,22')로 정의된다. 간단히 말해, 상기 기계적 그라인딩공정이 끝날 때, 반도체칩영역(13)을 따로 분리하기 위한 다이싱공정이 동시에 완료된다.
그 다음, 상기 진공펌프의 가동이 중단되어, 반도체기판(11')을 지탱하는 홀더시트(15)는 흡인대(16A)에 의해 작용하는 흡입력으로부터 해방된다.
다음으로, 도 5i를 참조하여, 반도체기판(11')를 지탱(carrying)하는 홀더시트(15)가 흡인대(16A)로부터 제거되고, 접착코팅부(도시하지 않음)를 가지는 접착지지시트(adhesive support sheet,23)가 실리콘기판(11')의 후면에 부착된다. 여기서, 접착지지시트(23) 대신에 도 1k 및 도 1l의 다이싱시트(17)이 사용될 수 있음을 주목해야 한다. 또한, 접착지지시트(23)는 유동성층(14)에 대해 비활성(nonreactive)이어야 함을 주목해야 한다.
다음으로, 도 5j를 참조하여, 홀더시트(15)가 액상층(14)로부터 벗겨진다. 이 때, 분리된 실리콘기판(11')으로부터 용이하게 홀더시트(15)를 벗겨내는 것이 가능한데, 그 이유는, 분리된 실리콘기판(11')이 접착지지시트(23)에 부착되고 지지되어 있기 때문이다. 도 1a 내지 도 1l의 제1실시예에서와 유사하게, 전극패드(13A),폴리이미드층(13B) 및 구형의 솔더범프(13C)를 지탱하는 각각의 분리된 기판(11')은 플립칩형 반도체장치라고 불린다.
접착지지시트(23)의 접착코팅부는 열경화특성이나 광경화특성 등과 같은 경화특성을 나타낼 수 있다. 예를 들어, 접착지지시트(23)의 접착코팅부가 열경화특성을 나타낼 때에는, 접착지지시트(23)는 열적으로 가열되어 경화됨으로써, 각 플립칩형 반도체장치가 접착지지시트(23)으로부터 용이하게 떼어질 수 있다. 또한, 접착지지시트(23)의 접착코팅부가 광경화특성을 나타낼 때에는, 접착지지시트(23)는 자외선과 같은 적절한 빛에 조사되어 경화됨으로써,각 플립칩형 반도체장치가 접착지지시트(23)으로부터 용이하게 떼어질 수 있다.
상기한 도 2a 내지 도 2f의 비교적인 방법에 있어서, 도 5a의 하프-컷 그루 브(22)와 유사한 하프-컷 그루브가 스크라이브선영역(12)(도 2a 참조)을 따라 먼저 형성된 때에는, 이하 설명되는 바와 같이, 기계적 그라인딩공정에서 사용되는 연마슬러리(abrasive slurry)에 의해 반도체장치가 오염된다.
도 2d에 대응하는 도 6에 나타낸 바와 같이, 반도체칩영역(13)이 상기 하프-컷 그루브로부터 유래된 연장된 개구부(22')에 의해 서로 분리될 때, 그루브형 캐비티(12') 속에 포착된 압축공기가 해제되고 연장된 개구부(22')를 통해 대기로 방출되고, 캐비티(17)가 그루브형 캐비티(12')와 서로 연통하기 때문에, 캐비티(17) 속에 포착된 압축공기도 역시 해제되고 그루브형 캐비티(12') 및 연장된 개구부(22')를 통해 대기 중으로 방출된다. 따라서, 기계적 그라인딩 공정 중에, 연마슬러리(도시하지 않음)가 그루브형 캐비티(12') 및 연장된 개구부(22')를 통해 캐비티(17) 속으로 침투함으로써, 반도체칩영역(13)이 연마슬러리로 오염되는 결과를 초래한다.
상기한 제1실시예 및 제2실시예에서, 비록 각 반도체칩영역(13)이 그 전면에 형성된 폴리이미드층(13B)을 가지고 있으나, 필요하다면, 폴리이미드층(13B)이 생략될 수 있다.
마지막으로, 본 발명의 이해를 돕고자 바람직한 실시예에 의해 설명하였으나, 이에 한정되는 것은 아니며, 본 발명의 기술적 사상 및 범위를 벗어나지 않고도 다양한 변경이나 개조가 이루어질 수 있음은 물론이다.
상기와 같은 구성을 가진 본 발명의 반도체웨이퍼 가공방법은, 반도체장치가 쉽게 다이싱시트로부터 떼내어 질(come off) 수 있고, 어떠한 변형도 생기지 않으면서 실리콘웨이퍼(11)의 후면이 그라인딩될 수 있으므로, 실리콘웨이퍼(11)의 후면 내에는 리세스가 생길 수 없고, 따라서, 반도체칩 또는 장치의 생산량이 증대될 수 있다.
또한, 기계적 그라인딩공정에서 사용되는 연마슬러리(abrasive slurry)에 의한 반도체장치의 오염을 방지할 수 있다.

Claims (20)

  1. 전(前)면에 부착된 다수의 솔더범프(13C)를 가진 반도체웨이퍼(11)의 가공방법에 있어서,
    상기 반도체웨이퍼의 전면 상에 유동성층(14)을 형성하는 단계와;
    지지층(15A)과, 상기 지지층의 표면 위에 형성되고 유동성을 나타내는 접착층(15B)을 가지는 홀더시트(15)를 준비하는 단계와;
    홀더시트의 접착층의 유동성에 의해 상기 유동성층의 표면형상에 부합 (con form)될 수 있게 변형가능한 접착층이 상기 유동성층의 표면 위에 놓여지도록, 상기 홀더시트로 상기 유동층을 커버하는 단계와;
    상기 반도체웨이퍼의 두께가 목적값까지 감소하도록 상기 반도체웨이퍼의 후면을 기계적으로 그라인딩하는 단계; 및
    상기 유동층의 표면으로부터 상기 홀더시트를 벗겨내는 단계;를 포함하는 반도체웨이퍼 가공방법.
  2. 제1항에 있어서, 상기 유동성층(14)은, 상기 솔더범프(13C)의 산화를 막기 위한 산화방지제용액(anti-oxidizing agent solution)으로 형성된 것을 특징으로 하는 반도체웨이퍼 가공방법.
  3. 제2항에 있어서, 상기 산화방지제용액은 유동성플럭스용액(fluid-like flux solution)을 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  4. 제1항에 있어서, 상기 반도체웨이퍼(11)의 전(前)면으로부터 상기 유동성층(14)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  5. 제1항에 있어서, 상기 유동성층(14)은 경화특성(a setting property)을 나타내는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  6. 제5항에 있어서, 상기 반도체웨이퍼(11)의 전면 상에 상기 유동성층을 형성한 다음, 상기 유동성층을 부분적으로 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  7. 제4항에 있어서, 상기 유동성층(14)의 제거가 물세척으로 수행될 수 있도록, 상기 유동성층이 수용성(aqueous)인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  8. 제7항에 있어서, 상기 유동성층(14)은 글리콜계용액(glycol-based solution)으로 형성된 것을 특징으로 하는 반도체웨이퍼 가공방법.
  9. 제7항에 있어서, 상기 유동성층(14)은 유기레지스트용액(organic resist solution)으로 형성된 것을 특징으로 하는 반도체웨이퍼 가공방법.
  10. 제1항에 있어서, 상기 홀더시트(15)의 접착층(15B)이 솔더범프(13C)의 높이보다 더 큰 두께를 가지는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  11. 제1항에 있어서, 상기 홀더시트(15)의 접착층(15B)이 상기 유동성층(14)의 표면에 충분히 부착될 수 있도록, 높은 접착특성(a high adhesive property)을 나타내는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  12. 제11항에 있어서, 상기 유동성층의 표면으로부터 상기 홀더시트를 벗겨내기 전에, 상기 홀더시트(15)의 접착층(15B)의 접착특성을 낮추는 단계를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  13. 제12항에 있어서, 상기 홀더시트(15)의 접착층(15B)이 경화특성을 나타내고, 상기 접착층이 경화됨으로써 접착특성을 낮추는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  14. 제13항에 있어서, 상기 접착층(15B)의 경화특성이 열경화특성(a thermosetting property)인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  15. 제13항에 있어서, 상기 접착층(15B)의 경화특성이 광경화특성(a photosetting property)인 것을 특징으로 하는 반도체웨이퍼 가공방법.
  16. 제1항에 있어서,
    반도체웨이퍼의 상기 후면에 대한 기계적 그라인딩이 완료된 후, 상기 반도체웨이퍼(11)의 후면에 다이싱시트(17)를 부착하는 단계와;
    다수의 반도체장치로 잘라내기 위해 상기 반도체웨이퍼를 다이싱하는 단계; 를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  17. 제16항에 있어서, 상기 다이싱시트는 경화특성을 나타내어, 상기 다이싱시트가 경화됨으로써 상기 반도체장치로부터 용이하게 떼 내어질 수 있게 하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  18. 제1항에 있어서,
    상기 반도체웨이퍼의 전면 상에 상기 유동성층(14)을 형성하기 이전에, 상기 반도체웨이퍼 상에 정의된 스크라이브선(12)을 따라 상기 반도체웨이퍼의 전면 내에 하프-컷 그루브(half-cut groove,22)를 형성하되, 상기 하프-컷 그루브가, 상기 반도체웨이퍼의 후면에 대한 기계적 그라인딩이 완료될 때에 상기 반도체웨이퍼가 다수의 반도체장치로 분리될 수 있도록 하는 목적값보다 더 큰 깊이를 가지도록, 하프-컷 그루브를 형성하는 단계와;
    상기 반도체웨이퍼의 후면에 접착지지시트(23)를 부착하는 단계;를 더 포함하는 것을 특징으로 하는 반도체웨이퍼 가공방법.
  19. 제18항에 있어서, 상기 접착지지시트(23)는 경화특성을 나타내고, 상기 접착지지시트가 경화되어 상기 반도체장치로부터 용이하게 떼 내어질 수 있게 한 것을 특징으로 하는 반도체웨이퍼 가공방법.
  20. 제18항에 있어서, 상기 접착지지시트(23)는 상기 유동성층(14)에 대해 비활성(nonreactive)인 것을 특징으로 하는 반도체웨이퍼 가공방법.
KR1020070029937A 2006-03-28 2007-03-27 유동성층을 사용한 반도체웨이퍼의 가공방법 KR100860773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006087548A JP2007266191A (ja) 2006-03-28 2006-03-28 ウェハ処理方法
JPJP-P-2006-00087548 2006-03-28

Publications (2)

Publication Number Publication Date
KR20070097355A KR20070097355A (ko) 2007-10-04
KR100860773B1 true KR100860773B1 (ko) 2008-09-30

Family

ID=38559700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029937A KR100860773B1 (ko) 2006-03-28 2007-03-27 유동성층을 사용한 반도체웨이퍼의 가공방법

Country Status (4)

Country Link
US (1) US20070232030A1 (ko)
JP (1) JP2007266191A (ko)
KR (1) KR100860773B1 (ko)
TW (1) TW200739775A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108273A (ja) * 2004-10-04 2006-04-20 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
JP5503951B2 (ja) * 2009-12-07 2014-05-28 株式会社ディスコ 貼着装置
JP2011151163A (ja) * 2010-01-21 2011-08-04 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護テープ、樹脂製基材フィルム
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
JP5957794B2 (ja) * 2011-01-26 2016-07-27 日立化成株式会社 積層シート及び半導体装置の製造方法
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
US11437275B2 (en) 2015-08-31 2022-09-06 Disco Corporation Method of processing wafer and protective sheeting for use in this method
DE102015216619B4 (de) * 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
JP2019102599A (ja) * 2017-11-30 2019-06-24 新日本無線株式会社 半導体装置の製造方法
JP6891847B2 (ja) * 2018-04-05 2021-06-18 信越半導体株式会社 研磨ヘッド及びウェーハの研磨方法
CN109411375B (zh) * 2018-10-25 2020-09-15 中国科学院微电子研究所 封装辅助装置及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3771705B2 (ja) * 1998-03-12 2006-04-26 互応化学工業株式会社 感光性樹脂組成物及びプリント配線板製造用フォトレジストインク
JP4343286B2 (ja) * 1998-07-10 2009-10-14 シチズンホールディングス株式会社 半導体装置の製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2002203827A (ja) * 2000-12-28 2002-07-19 Lintec Corp 半導体ウエハの裏面研削方法
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
DE10121556A1 (de) * 2001-05-03 2002-11-14 Infineon Technologies Ag Verfahren zum Rückseitenschleifen von Wafern
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP4170839B2 (ja) * 2003-07-11 2008-10-22 日東電工株式会社 積層シート
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
JP2005243910A (ja) * 2004-02-26 2005-09-08 Lintec Corp 半導体チップの製造方法
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JPWO2006008824A1 (ja) * 2004-07-16 2008-05-01 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본특개평 15243344호

Also Published As

Publication number Publication date
JP2007266191A (ja) 2007-10-11
TW200739775A (en) 2007-10-16
KR20070097355A (ko) 2007-10-04
US20070232030A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100860773B1 (ko) 유동성층을 사용한 반도체웨이퍼의 가공방법
CN110957281B (zh) 集成电路封装件和方法
KR101016588B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6383449B2 (ja) 電子部品実装方法および電子部品実装システム
US6251705B1 (en) Low profile integrated circuit packages
US6732913B2 (en) Method for forming a wafer level chip scale package, and package formed thereby
US8394677B2 (en) Method of fabricating semiconductor device
US8759964B2 (en) Wafer level package structure and fabrication methods
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
JP4330821B2 (ja) 半導体装置の製造方法
JP4848153B2 (ja) 半導体装置の製造方法
US7838391B2 (en) Ultra thin bumped wafer with under-film
JP5755043B2 (ja) 半導体ウエーハの加工方法
US10056294B2 (en) Techniques for adhesive control between a substrate and a die
US7960247B2 (en) Die thinning processes and structures
US10269762B2 (en) Rework process and tool design for semiconductor package
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JPH09293754A (ja) 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
CN110838440A (zh) 用于衬底薄化的方法及系统
TWI831886B (zh) 裝置晶片的製造方法
JP2002016022A (ja) 半導体装置の製造方法
JP2009272590A (ja) 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
CN116968224B (zh) 扇出型封装芯片的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee