JP2007266191A - ウェハ処理方法 - Google Patents

ウェハ処理方法 Download PDF

Info

Publication number
JP2007266191A
JP2007266191A JP2006087548A JP2006087548A JP2007266191A JP 2007266191 A JP2007266191 A JP 2007266191A JP 2006087548 A JP2006087548 A JP 2006087548A JP 2006087548 A JP2006087548 A JP 2006087548A JP 2007266191 A JP2007266191 A JP 2007266191A
Authority
JP
Japan
Prior art keywords
wafer
processing method
wafer processing
filling liquid
bumped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006087548A
Other languages
English (en)
Inventor
Hokuto Kumagai
北斗 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006087548A priority Critical patent/JP2007266191A/ja
Priority to US11/727,303 priority patent/US20070232030A1/en
Priority to TW096110402A priority patent/TW200739775A/zh
Priority to KR1020070029937A priority patent/KR100860773B1/ko
Publication of JP2007266191A publication Critical patent/JP2007266191A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract

【課題】バンプ付ウェハの裏面を平坦に研削することができるウェハ処理方法を提供する。
【解決手段】バンプ付ウェハ１０の表面に充填液４１を付与し、そのバンプ付ウェハ１０の表面に保持シート２０の硬質な支持層２１に積層されている柔軟な密着層２２を密着させる。バンプ付ウェハ１０の裏面を研削し、バンプ付ウェハ１０の表面から保持シート２０を剥離させる。二層構造の保持シート２０の柔軟な密着層２２がバンプ付ウェハ１０の表面に密着されるので、その密着性が良好で隙間を最小限とすることができる。バンプ付ウェハ１０の表面に充填液４１を介して保持シート２０の密着層２２が密着されるので、密着層２２とバンプ付ウェハ１０との最小限の隙間を充填液４１により充填することができる。従って、バンプ付ウェハ１０の表面を隙間なく支持して裏面を平坦に研削することができる。
【選択図】図１

Description

本発明は、ウェハに所定の処理を実行するウェハ処理方法に関し、特に、半田バンプがウェハの表面にアレイ配列されている構造のバンプ付ウェハの裏面を研削するウェハ処理方法に関する。
現在、半導体装置を薄型化するため、半田バンプがウェハの表面にアレイ配列されている構造のバンプ付ウェハの裏面を研削するウェハ処理が実施されている。このようなウェハ処理方法の一従来例を図１２ないし図１７を参照して以下に説明する。
まず、図１２に示すように、ここで例示するバンプ付ウェハ１０では、半導体ウェハ１１の表面に、例えば、膜厚１０μｍのポリイミド膜１２が成膜されている。このポリイミド膜１２にはスクライブライン１３が凹溝として形成されている。
そして、上述のポリイミド膜１２の表面には、半田バンプ１４がアレイ配列されている(ここでは図示を簡単とするため、スクライブライン１３で分断された領域に半田バンプ１４を一個のみ表記している)。
なお、半田バンプ１４は、例えば、高さが７０μｍ〜１００μｍのボール状に形成されている。また、半田バンプ１４は、例えば、１５０μｍ〜２００μｍの配列ピッチでアレイ配列されている。さらに、半田バンプ１４は、例えば、Ｓｎ，Ａｇ，Ｃｕ、などの融点が大幅に相違する複数の金属からなる。
つぎに、図１３に示すように、上述のような構造のバンプ付ウェハ１０の表面に保持シート２０を貼付する。より詳細には、この保持シート２０は、硬質な支持層２１に柔軟な密着層２２が積層されている構造からなる。
この密着層２２は、例えば、柔軟な粘着性の樹脂からなる。密着層２２の層厚は、バンプ付ウェハ１０の半導体ウェハ１１の表面から半田バンプ１４の頂点までの距離より充分に大きい。そこで、この密着層２２が半田バンプ１４の頂点と半導体ウェハ１１の表面とに密着するように、保持シート２０がバンプ付ウェハ１０に圧着される。
このような状態で、図１４に示すように、バンプ付ウェハ１０と密着された保持シート２０が研削装置(図示せず)の吸着ステージ３０に載置される。この吸着ステージ３０は、図１５に示すように、空気を吸引することにより保持シート２０とともにバンプ付ウェハ１０を吸着する。
これでバンプ付ウェハ１０が研削装置に固定されるので、図１６に示すように、このバンプ付ウェハ１０の裏面が研削装置の研削ホイル３１により研削される。このとき、バンプ付ウェハ１０の表面にスラリー(図示せず)が供給されることにより、研削ホイル３１による研削性が向上される。
この研削が完了すると、吸着ステージ３０による吸着が解除され、バンプ付ウェハ１０の裏面から保持シート２０が剥離される。これで、図１７に示すように、半導体ウェハ１１が薄型化されたバンプ付ウェハ１０が完成する(例えば、特許文献１参照)。
なお、上述のようなウェハ処理方法により処理されるバンプ付ウェハとしては、ポリイミド膜にスクライブラインが形成されていないもの、半導体ウェハにポリイミド膜が成膜されていないもの、ポリイミド膜が成膜されておらず、スクライブラインが半導体ウェハに直接に形成されているもの、等もある(図示せず)。
さらに、上述のスクライブラインより深いハーフダイシングの凹溝を半導体ウェハの表面に形成しておき、半導体ウェハの裏面の研削をハーフダイシングの凹溝まで到達させることにより、裏面研削と同時に半導体ウェハをチップ単位に分断するウェハ処理方法もある。
また、上述のような保持シート２０の密着層２２を紫外線硬化性の樹脂で形成し、紫外線の照射により硬化させてからバンプ付ウェハ１０から剥離させることにより、その離型性を向上させるウェハ処理方法もある。
さらに、密着層２２が紫外線硬化性の樹脂からなる保持シート２０に、バンプ付ウェハ１０の裏面研削の前後で紫外線を照射するウェハ処理方法もある(例えば、特許文献２参照)。
研削以前の第一回目の紫外線照射では、密着層２２の弾性率が上昇されてバンプ付ウェハ１０との密着性が向上される。研削以後の第二回目の紫外線照射では、密着層２２のバンプ付ウェハ１０への接着力が低下される。
なお、密着層２２を加熱により粘着性が低下する樹脂で形成し、加熱により粘着性を低下させてからバンプ付ウェハ１０から良好な離型性で剥離させるウェハ処理方法もある。
また、バンプ付ウェハの表面にフラックスなどの充填液を塗布し、この充填液が塗布されたバンプ付ウェハの表面に単層構造の保持シートを貼付するウェハ処理方法もある(例えば、特許文献３参照)。
特開昭６１−１４１１４２号 特開２００４−５３０３０２号 特開２０００−０３１１８５号
特許文献１，２のウェハ処理方法では、バンプ付ウェハ１０の表面に対する追従性を向上させるため、保持シート２０を二層構造としている。しかし、それでもバンプ付ウェハ１０の表面に保持シート２０を密着させたとき、図１３に示すように、半田バンプ１４の周囲やスクライブライン１３の内部に隙間が発生する。
そして、上述のような状態のバンプ付ウェハ１０と保持シート２０とを研削装置の吸着ステージ３０で吸引すると、その吸引で保持シート２０の密着層２２が圧縮される。すると、図１５に示すように、半田バンプ１４の周囲やスクライブライン１３の内部の隙間の空気により半導体ウェハ１１が裏側に押し上げられることになる。
図１６に示すように、このような状態でバンプ付ウェハ１０の裏面が平面に研削されるため、図１７に示すように、完成したバンプ付ウェハ１０の裏面は半田バンプ１４やスクライブライン１３の裏側が凹状となる。
このため、バンプ付ウェハ１０の裏面の平坦性を良好に確保することができない。このため、バンプ付ウェハ１０を使用して製造する半導体装置(図示せず)に不良が発生しやすい。
特に、スクライブライン１３の裏側が凹状となった部分は半導体ウェハ１１の機械強度が極端に不足する。このため、保持シート２０を剥離させるときにバンプ付ウェハ１０が破損することもある。
なお、上述のように半導体ウェハ１１の裏面が凹状に研削される現象は、例えば、大径の半田バンプ１４が高密度に配列されている場合、その複数の半田バンプ１４の間隙の裏側にも発生する(図示せず)。
しかも、特許文献２のウェハ処理方法では、半田バンプ１４がボール状の場合、図１８(ａ)に示すように、密着層２２を硬化させるために紫外線を照射しても半田バンプ１４の下方は遮光される。
このため、保持シート２０の密着層２２を紫外線の照射により硬化させてから剥離させても、図１８(ｂ)に示すように、半田バンプ１４の下方に密着層２２の樹脂２２ａが残存することがある。
また、特許文献３のウェハ処理方法では、保持部材が単層構造である。このため、バンプ付ウェハの表面の凹凸に対する保持部材の追従性が良好でない。従って、バンプ付ウェハと保持部材との隙間を最小限とすることができず、その隙間をフラックスで充填することが困難である。
本発明のウェハ処理方法は、半田バンプが半導体ウェハの表面にアレイ配列されている構造のバンプ付ウェハの裏面を研削するウェハ処理方法であって、バンプ付ウェハの表面に充填液を付与する液体付与工程と、支持層に密着層が積層されている構造の保持部材の密着層を充填液が付与されたバンプ付ウェハの表面に密着させる部材密着工程と、表面に充填液が付与されて保持部材が密着されたバンプ付ウェハの裏面を研削する裏面研削工程と、裏面が研削されたバンプ付ウェハの表面から保持部材を剥離させる部材剥離工程と、を有し、密着層が支持層より柔軟であり、支持層と密着層と充填液との材料が相違している。
従って、本発明のウェハ処理方法では、保持部材の硬質な支持層に積層されている柔軟な密着層がバンプ付ウェハの表面に密着されるので、保持部材とバンプ付ウェハとの密着性が良好で隙間が最小限となり、バンプ付ウェハの表面に充填液を介して保持部材の密着層が密着されるので、密着層とバンプ付ウェハとの最小限の隙間が充填液により充填される。
本発明のウェハ処理方法では、保持部材の硬質な支持層に積層されている柔軟な密着層がバンプ付ウェハの表面に密着されることにより、保持部材とバンプ付ウェハとの密着性が良好で隙間を最小限とすることができ、バンプ付ウェハの表面に充填液を介して保持部材の密着層が密着されることにより、密着層とバンプ付ウェハとの最小限の隙間が充填液により充填されるので、バンプ付ウェハの表面を隙間なく支持して裏面を平坦に研削することができる。
本発明の実施の一形態を図１ないし図１８を参照して以下に説明する。ただし、本実施の形態に関して前述した一従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
本実施の形態のウェハ処理方法は、バンプ付ウェハ１０の表面に充填液であるフラックス４１を付与する液体付与工程と、少なくとも支持層２１に密着層２２が積層されている構造の保持シート２０の密着層２２をフラックス４１が付与されたバンプ付ウェハ１０の表面に密着させる部材密着工程と、表面にフラックス４１が付与されて保持シート２０が密着されたバンプ付ウェハ１０の裏面を研削する裏面研削工程と、裏面が研削されたバンプ付ウェハ１０の表面から保持シート２０を剥離させる部材剥離工程と、を有し、密着層２２が支持層２１より柔軟であり、支持層２１と密着層２２とフラックス４１との材料が相違している。
より具体的には、本実施の形態のウェハ処理方法でも、図１に示すように、バンプ付ウェハ１０の半導体ウェハ１１の表面に、例えば、膜厚１０μｍのポリイミド膜１２が成膜されており、スクライブライン１３が凹溝として形成されている。上述のポリイミド膜１２の表面には、例えば、高さが７０μｍ〜１００μｍのボール状の半田バンプ１４が、１５０μｍ〜２００μｍの配列ピッチでアレイ配列されている。
そして、本実施の形態のウェハ処理方法では、前述の特許文献１，２のウェハ処理方法とは相違して、バンプ付ウェハ１０の表面に、非圧縮性の充填液であるフラックス４１が塗布により付与される。
このフラックス４１は、Ｓｎ，Ａｇ，Ｃｕ、などからなる半田バンプ１４用の既存の製品からなる。このため、フラックス４１は、物性的に半田バンプ１４の酸化を防止し、半田付けされる半田バンプ１４の親液性を向上させる。
このフラックス４１は、図示するように、少なくとも半田バンプ１４とポリイミド膜１２との隙間やスクライブライン１３の内部に浸透し、かつ、半田バンプ１４の表面から流出しない、親液性および表面張力を有する。
そして、図２に示すように、上述のようにフラックス４１が表面に塗布されたバンプ付ウェハ１０の表面に、保持部材である保持シート２０が貼付される。前述の特許文献３とは相違して、保持シート２０は、硬質な支持層２１に柔軟な粘着性の樹脂からなる密着層２２が積層されており、その密着層２２の層厚は、バンプ付ウェハ１０の半導体ウェハ１１の表面から半田バンプ１４の頂点までの距離より充分に大きい。
なお、上述のような保持シート２０の支持層２１と密着層２２は、例えば、硬度が相違するポリオレフィンで形成することができる。また、支持層２１をポリオレフィンで形成し、密着層２２を熱重合型や光重合型のプレポリマーで形成してもよい。
このとき、密着層２２が半田バンプ１４の頂点と半導体ウェハ１１の表面とに密着するように、保持シート２０がバンプ付ウェハ１０に圧着される。ただし、柔軟で充分な層厚の密着層２２でも、バンプ付ウェハ１０の表面の凹凸に完全に追従することはできない。しかし、本実施の形態のウェハ処理方法では、バンプ付ウェハ１０と保持シート２０との隙間がフラックス４１により充填されている。
そこで、このような状態で、バンプ付ウェハ１０と密着された保持シート２０が研削装置の吸着ステージに吸着され、そのバンプ付ウェハ１０の裏面が研削装置の研削ホイルにより研削される(図示せず)。
この研削が完了すると、図３に示すように、吸着ステージによる吸着が解除され、図４に示すように、バンプ付ウェハ１０の裏面から保持シート２０が剥離される。これで、半導体ウェハ１１が薄型化されたバンプ付ウェハ１０が完成する。
なお、このように完成したバンプ付ウェハ１０は、例えば、裏面にダイシングシート(図示せず)が貼付される。つぎに、このダイシングシートが裏面に貼付されたバンプ付ウェハ１０がスクライブライン１３の位置で表面からフルダイシングされる。これでバンプ付ウェハ１０が複数のＢＧＡ(Ball Grid Array)チップ(図示せず)に分断される。
上述のような構成において、本実施の形態のウェハ処理方法では、前述の特許文献３のウェハ処理方法とは相違して、二層構造の保持シート２０の硬質な支持層２１に積層されている柔軟な密着層２２が、バンプ付ウェハ１０の表面に密着される。
特に、保持シート２０の密着層２２の層厚がバンプ付ウェハ１０の半導体ウェハ１１の表面から半田バンプ１４の頂点までの距離より充分に大きい。このため、保持シート２０とバンプ付ウェハ１０との密着性が良好で隙間を最小限とすることができる。
しかも、前述の特許文献１，２のウェハ処理方法とは相違して、バンプ付ウェハ１０の表面にフラックス４１を介して保持シート２０の密着層２２が密着される。このため、密着層２２とバンプ付ウェハ１０との最小限の隙間をフラックス４１により充填することができる。
従って、本実施の形態のウェハ処理方法では、前述の特許文献１〜３のウェハ処理方法とは相違して、図３に示すように、バンプ付ウェハ１０の表面を隙間なく支持して裏面を平坦に研削することができる。
このように処理されたバンプ付ウェハ１０は、図４に示すように、裏面が平面で凹部が発生していないので、半導体ウェハ１１の機械強度が不足して破損することを防止できる。しかも、そのバンプ付ウェハ１０を使用して製造する半導体装置(図示せず)に不良が発生しにくいので、半導体装置の歩留りを向上させることができる。
さらに、本実施の形態のウェハ処理方法では、上述のようにバンプ付ウェハ１０と保持シート２０との隙間を充填する充填液がフラックス４１からなる。従って、半導体装置を製造するときに半田バンプ１４にフラックス４１を塗布する必要がない。
このため、半導体装置の製造工程を削減して生産性を向上させることができる。しかも、フラックス４１は、物性的に半田バンプ１４の酸化を防止することができる。このため、さらに半導体装置の歩留りを向上させることができる。
また、前述のようにＳｎ，Ａｇ，Ｃｕ、などからなる半田バンプ１４は、図５(ａ)に示すように、微視的には表面が粗面からなる。このため、従来はバンプ付ウェハ１０から保持シート２０を剥離させても、半田バンプ１４の表面に密着層２２の樹脂が残存することがあった。
しかし、本実施の形態のウェハ処理方法では、上述のようにバンプ付ウェハ１０と保持シート２０とがフラックス４１を介して密着されている。このフラックス４１は、図５(ｂ)に示すように、物性的に半田バンプ１４の表面の微細な凹凸をカバーする。
さらに、フラックス４１は、半田バンプ１４と密着層２２との離型性も向上させる。このため、バンプ付ウェハ１０から保持シート２０を剥離させても、半田バンプ１４の表面に密着層２２が残存しにくい。
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では充填液がフラックス４１からなることを例示した。
しかし、この充填液は、少なくとも半田バンプ１４とポリイミド膜１２との隙間やスクライブライン１３の内部に浸透し、かつ、半田バンプ１４の表面から流出しない、親液性および表面張力を有する非圧縮性の液体であればよい。このような液体としては、例えば、ポリビニルアルコールやエチレンアルコールなどのグリコール類、または、有機レジスト、等がある。
また、上記形態ではフラックス４１をバンプ付ウェハ１０の表面に残存させ、そのまま半田バンプ１４の半田付けに利用することを例示した。しかし、バンプ付ウェハ１０から保持シート２０を剥離させてからフラックス４１を除去してもよい。
その場合、フラックス４１として水溶性の製品を利用すれば、高圧洗浄や二流体洗浄などの水洗によりフラックス４１を容易かつ確実に除去することができる。また、フラックス４１として、加熱などの所定処理により硬化する製品を利用すれば、例えば、フラックス４１を加熱により硬化させることで、容易かつ確実に除去することができる。
さらに、上記形態ではバンプ付ウェハ１０から保持シート２０を単純に剥離させることを例示した。しかし、バンプ付ウェハ１０の裏面研削より以後に、所定処理で密着層２２の粘着性を低下させてから保持シート２０を剥離させてもよい。
例えば、保持シート２０の密着層２２を加熱により硬化する樹脂で形成し、保持シート２０を加熱してから剥離させてもよい。また、保持シート２０の密着層２２を紫外線などの光線の照射により硬化する樹脂で形成し、その光線を保持シート２０に照射してから剥離させてもよい。
この場合、本実施の形態のウェハ処理方法では、前述した特許文献２のウェハ処理方法とは相違して、ボール状の半田バンプ１４の下方がフラックス４１で充填される。このため、半田バンプ１４の下方に密着層２２が圧入されない。
従って、この密着層２２を光線の照射により硬化させてから剥離させても、半田バンプ１４の下方に密着層２２の樹脂が残存することがない。このため、バンプ付ウェハ１０から保持シート２０を良好に剥離させることができる。
また、上記形態では裏面の研削が完了したバンプ付ウェハ１０は、裏面にダイシングシートが貼付されてから表面からフルダイシングされることを例示した。しかし、最初にバンプ付ウェハの表面をハーフダイシングしておくこともできる。
このようなウェハ処理方法を、図６ないし図１０を参照して以下に簡単に説明する。まず、図６に示すように、バンプ付ウェハ５０の表面にハーフダイシングにより深いスクライブライン５１を形成しておく。
以下は前述のウェハ処理方法と同様に、図７に示すように、バンプ付ウェハ５０の表面にフラックス４１が塗布されてから、図８に示すように、このフラックス４１が塗布されたバンプ付ウェハ５０の表面に保持シート２０が貼付される。
そして、この保持シート２０で保持されたバンプ付ウェハ５０の裏面が研削されるが、この研削はスクライブライン５１に到達されるまで実行される。このため、バンプ付ウェハ５０は、裏面の研削により複数のＢＧＡチップ５０ａに分断される。
つぎに、図９に示すように、この保持シート２０により保持されている複数のＢＧＡチップ５０ａの裏面にダイシングシート５２が貼付される。図１０に示すように、これでダイシングシート５２により保持された複数のＢＧＡチップ５０ａの表面から保持シート２０が剥離される。
上述のようなウェハ処理方法では、バンプ付ウェハ５０の裏面を研削することで、バンプ付ウェハ５０を複数のＢＧＡチップ５０ａに分断することもできる。このようなウェハ処理方法も従来から実施されていた。
しかし、前述のように従来は保持シート２０とバンプ付ウェハ５０とに隙間があった。このため、図１１(ａ)に示すように、バンプ付ウェハ５０の裏面がスクライブライン５１まで研削されるとき、図１１(ｂ)に示すように、研削装置から供給されるスラリーがスクライブライン５１から保持シート２０とバンプ付ウェハ５０との隙間に侵入することがあった。この場合、スラリーにより半田バンプ１４などが汚染される。
しかし、本変形例のウェハ処理方法では、図８に示すように、バンプ付ウェハ５０の裏面がスクライブライン５１まで研削されるとき、そのスクライブライン５１がフラックス４１で充填されている。
このため、研削装置から供給されるスラリーがスクライブライン５１から保持シート２０とバンプ付ウェハ５０との隙間に侵入することがなく、このスラリーにより半田バンプ１４などが汚染されない。
なお、このウェハ処理方法では、フラックス４１とダイシングシート５２とは接触することになる。従って、ダイシングシート５２とフラックス４１が相互に反応しないことがよい。
また、上述のようなダイシングシート５２も、加熱や光線の照射により硬化して粘着性が低下する粘着材とすれば、ダイシングシート５２からＢＧＡチップ５０ａを容易に剥離させることができる。
本発明の実施の形態のウェハ処理方法の液体付与工程を示す模式的な縦断正面図である。 部材密着工程を示す模式的な縦断正面図である。 裏面研削工程を示す模式的な縦断正面図である。 部材剥離工程を示す模式的な縦断正面図である。 半田バンプと充填液であるフラックスとの関係を示す模式的な縦断正面図である。 一変形例のウェハ処理方法のハーフダイシング工程を示す模式的な縦断正面図である。 液体付与工程を示す模式的な縦断正面図である。 部材密着工程を示す模式的な縦断正面図である。 シート貼付工程を示す模式的な縦断正面図である。 部材剥離工程を示す模式的な縦断正面図である。 従来の裏面研削工程を示す模式図である。 一従来例のウェハ処理方法で処理される以前のバンプ付ウェハを示す模式的な縦断正面図である。 部材密着工程を示す模式的な縦断正面図である。 部材載置工程を示す模式的な縦断正面図である。 部材吸着工程を示す模式的な縦断正面図である。 裏面研削工程を示す模式的な縦断正面図である。 完成したバンプ付ウェハを示す模式的な縦断正面図である。 従来の保持部材を硬化させる工程を示す模式図である。
符号の説明
１０ バンプ付ウェハ
１１ 半導体ウェハ
１４ 半田バンプ
２０ 保持シート
２１ 支持層
２２ 密着層
４１ フラックス
５０ バンプ付ウェハ
５２ ダイシングシート

Claims (19)

  1. 半田バンプがウェハの表面にアレイ配列されている構造のバンプ付ウェハの裏面を研削するウェハ処理方法であって、
    前記バンプ付ウェハの表面に充填液を付与する液体付与工程と、
    支持層に密着層が積層されている構造の保持部材の前記密着層を前記充填液が付与された前記バンプ付ウェハの表面に密着させる部材密着工程と、
    表面に前記充填液が付与されて前記保持部材が密着された前記バンプ付ウェハの裏面を研削する裏面研削工程と、
    裏面が研削された前記バンプ付ウェハの表面から前記保持部材を剥離させる部材剥離工程と、を有し、
    前記密着層が前記支持層より柔軟であり、
    前記支持層と前記密着層と前記充填液との材料が相違しているウェハ処理方法。
  2. 前記部材剥離工程より以後に前記保持部材が剥離された前記バンプ付ウェハの表面から前記充填液を除去する液体除去工程も有する請求項１に記載のウェハ処理方法。
  3. 前記充填液が水溶性であり、
    前記充填液が水洗により除去される請求項２に記載のウェハ処理方法。
  4. 前記充填液が所定処理により硬化する特性を有し、
    前記液体除去工程より以前に前記充填液を硬化させる液体硬化工程も有する請求項２に記載のウェハ処理方法。
  5. 前記充填液が加熱により硬化する特性を有し、
    前記液体硬化工程で前記充填液を加熱して硬化させる請求項４に記載のウェハ処理方法。
  6. 前記充填液が前記半田バンプの酸化を防止する請求項１ないし５の何れか一項に記載のウェハ処理方法。
  7. 前記充填液が前記半田バンプ用のフラックスからなる請求項６に記載のウェハ処理方法。
  8. 前記充填液がグリコール類からなる請求項１に記載のウェハ処理方法。
  9. 前記充填液が有機レジストからなる請求項１に記載のウェハ処理方法。
  10. 前記保持部材の密着層の層厚が前記バンプ付ウェハのウェハの表面から前記半田バンプの頂点までの距離より大きい請求項１ないし７の何れか一項に記載のウェハ処理方法。
  11. 前記バンプ付ウェハと前記保持部材との隙間が前記充填液で充填される請求項１０に記載のウェハ処理方法。
  12. 前記保持部材の密着層が粘着性を有し、
    前記裏面研削工程より以後で前記部材剥離工程より以前に前記密着層の粘着性を低下させる粘着低下工程を有する請求項１ないし１１の何れか一項に記載のウェハ処理方法。
  13. 前記保持部材の密着層が所定処理により硬化する特性を有し、
    前記粘着低下工程で前記密着層を硬化させて前記粘着性を低下させる請求項１２に記載のウェハ処理方法。
  14. 前記保持部材の密着層が加熱により硬化する特性を有し、
    前記粘着低下工程で前記密着層を加熱する請求項１３に記載のウェハ処理方法。
  15. 前記保持部材の密着層が所定の光線の照射により硬化する特性を有し、
    前記粘着低下工程で前記密着層に前記光線を照射する請求項１３に記載のウェハ処理方法。
  16. 前記裏面研削工程より以後に前記バンプ付ウェハの裏面にダイシングシートを貼付するシート貼付工程と、
    前記ダイシングシートが裏面に貼付された前記バンプ付ウェハをフルダイシングするフルダイシング工程と、
    も有する請求項１ないし１５の何れか一項に記載のウェハ処理方法。
  17. 前記液体付与工程より以前に前記バンプ付ウェハの表面をハーフダイシングするハーフダイシング工程と、
    前記裏面研削工程より以後で前記部材剥離工程より以前に前記バンプ付ウェハの裏面にダイシングシートを貼付するシート貼付工程と、
    も有する請求項１ないし１５の何れか一項に記載のウェハ処理方法。
  18. 前記ダイシングシートが所定処理により硬化する特性を有し、
    前記ダイシングシートを硬化させるシート硬化工程も有する請求項１６または１７に記載のウェハ処理方法。
  19. 前記ダイシングシートと前記充填液が相互に反応しない請求項１６ないし１８の何れか一項に記載のウェハ処理方法。
JP2006087548A 2006-03-28 2006-03-28 ウェハ処理方法 Pending JP2007266191A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006087548A JP2007266191A (ja) 2006-03-28 2006-03-28 ウェハ処理方法
US11/727,303 US20070232030A1 (en) 2006-03-28 2007-03-26 Semiconductor-wafer processing method using fluid-like layer
TW096110402A TW200739775A (en) 2006-03-28 2007-03-26 Semiconductor-wafer processing method using fluid-like layer
KR1020070029937A KR100860773B1 (ko) 2006-03-28 2007-03-27 유동성층을 사용한 반도체웨이퍼의 가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006087548A JP2007266191A (ja) 2006-03-28 2006-03-28 ウェハ処理方法

Publications (1)

Publication Number Publication Date
JP2007266191A true JP2007266191A (ja) 2007-10-11

Family

ID=38559700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006087548A Pending JP2007266191A (ja) 2006-03-28 2006-03-28 ウェハ処理方法

Country Status (4)

Country Link
US (1) US20070232030A1 (ja)
JP (1) JP2007266191A (ja)
KR (1) KR100860773B1 (ja)
TW (1) TW200739775A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119578A (ja) * 2009-12-07 2011-06-16 Disco Abrasive Syst Ltd 貼着装置
JP2011151163A (ja) * 2010-01-21 2011-08-04 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護テープ、樹脂製基材フィルム
JP2012156330A (ja) * 2011-01-26 2012-08-16 Hitachi Chem Co Ltd 積層シート及び半導体装置の製造方法
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP2017050536A (ja) * 2015-08-31 2017-03-09 株式会社ディスコ ウェハを処理する方法
JP2018190938A (ja) * 2017-05-11 2018-11-29 株式会社ディスコ ウェーハの加工方法
JP2018190937A (ja) * 2017-05-11 2018-11-29 株式会社ディスコ ウェーハの加工方法
JP2019102599A (ja) * 2017-11-30 2019-06-24 新日本無線株式会社 半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108273A (ja) * 2004-10-04 2006-04-20 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
DE112015006857B4 (de) * 2015-08-31 2023-10-05 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
JP6891847B2 (ja) * 2018-04-05 2021-06-18 信越半導体株式会社 研磨ヘッド及びウェーハの研磨方法
CN109411375B (zh) * 2018-10-25 2020-09-15 中国科学院微电子研究所 封装辅助装置及封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031185A (ja) * 1998-07-10 2000-01-28 Citizen Watch Co Ltd 半導体装置の製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2002203827A (ja) * 2000-12-28 2002-07-19 Lintec Corp 半導体ウエハの裏面研削方法
JP2004530302A (ja) * 2001-05-03 2004-09-30 インフィネオン　テヒノロギーズ　アーゲー ウエハ裏面の研磨方法
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2005129955A (ja) * 2003-10-24 2005-05-19 Samsung Electronics Co Ltd 超薄型フリップチップパッケージの製造方法
JP2005243910A (ja) * 2004-02-26 2005-09-08 Lintec Corp 半導体チップの製造方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3771705B2 (ja) * 1998-03-12 2006-04-26 互応化学工業株式会社 感光性樹脂組成物及びプリント配線板製造用フォトレジストインク
US6617674B2 (en) * 2001-02-20 2003-09-09 Dow Corning Corporation Semiconductor package and method of preparing same
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP3832353B2 (ja) * 2002-02-15 2006-10-11 松下電器産業株式会社 半導体装置の製造方法
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031185A (ja) * 1998-07-10 2000-01-28 Citizen Watch Co Ltd 半導体装置の製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2002203827A (ja) * 2000-12-28 2002-07-19 Lintec Corp 半導体ウエハの裏面研削方法
JP2004530302A (ja) * 2001-05-03 2004-09-30 インフィネオン　テヒノロギーズ　アーゲー ウエハ裏面の研磨方法
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2005129955A (ja) * 2003-10-24 2005-05-19 Samsung Electronics Co Ltd 超薄型フリップチップパッケージの製造方法
JP2005243910A (ja) * 2004-02-26 2005-09-08 Lintec Corp 半導体チップの製造方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119578A (ja) * 2009-12-07 2011-06-16 Disco Abrasive Syst Ltd 貼着装置
JP2011151163A (ja) * 2010-01-21 2011-08-04 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護テープ、樹脂製基材フィルム
JP2012156330A (ja) * 2011-01-26 2012-08-16 Hitachi Chem Co Ltd 積層シート及び半導体装置の製造方法
JP2013162096A (ja) * 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
JP2017050536A (ja) * 2015-08-31 2017-03-09 株式会社ディスコ ウェハを処理する方法
JP2018190938A (ja) * 2017-05-11 2018-11-29 株式会社ディスコ ウェーハの加工方法
JP2018190937A (ja) * 2017-05-11 2018-11-29 株式会社ディスコ ウェーハの加工方法
JP2019102599A (ja) * 2017-11-30 2019-06-24 新日本無線株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070232030A1 (en) 2007-10-04
TW200739775A (en) 2007-10-16
KR20070097355A (ko) 2007-10-04
KR100860773B1 (ko) 2008-09-30

Similar Documents

Publication Publication Date Title
JP2007266191A (ja) ウェハ処理方法
JP6149277B2 (ja) 電子部品実装方法、電子部品実装システムおよび基板
JP6475519B2 (ja) 保護部材の形成方法
JP4817805B2 (ja) フィルム剥離方法およびフィルム剥離装置
JP2010062269A (ja) ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP2006135272A (ja) 基板のサポートプレート及びサポートプレートの剥離方法
JP2017079291A (ja) ウエーハの加工方法
CN103302572B (zh) 板状物的磨削方法
JP4444142B2 (ja) 半導体装置の製造方法
TWI829950B (zh) 保護構件形成方法及保護構件形成裝置
TWI680498B (zh) 壓印用模具
JP2005150311A (ja) チップマウント方法及び装置
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
JP6057616B2 (ja) ウェーハの加工方法
JP2019009372A (ja) ウエーハの研削方法
JP2005175207A (ja) 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
JP2012023244A (ja) 半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイス
JP6230354B2 (ja) デバイスウェーハの加工方法
JP6132502B2 (ja) ウェーハの加工方法
JP2018085476A (ja) ダミーウエーハとダミーウエーハの製造方法
JP2013153007A (ja) 電子部品およびその製造方法
US20050145328A1 (en) Die molding for flip chip molded matrix array package using UV curable tape
TWI381436B (zh) 形成有介電膠層之晶粒製造方法
JP6671797B2 (ja) テープ貼着方法
JP6125170B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306