JP2002016022A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002016022A
JP2002016022A JP2000196233A JP2000196233A JP2002016022A JP 2002016022 A JP2002016022 A JP 2002016022A JP 2000196233 A JP2000196233 A JP 2000196233A JP 2000196233 A JP2000196233 A JP 2000196233A JP 2002016022 A JP2002016022 A JP 2002016022A
Authority
JP
Japan
Prior art keywords
wafer
grinding
semiconductor
resin
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000196233A
Other languages
English (en)
Inventor
Junichi Ono
淳一 大野
Takao Sato
隆夫 佐藤
Mitsunari Takano
晃成 高野
Masayuki Doi
雅之 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000196233A priority Critical patent/JP2002016022A/ja
Publication of JP2002016022A publication Critical patent/JP2002016022A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ウェーハからチップを切り出す工程におい
て、薄いウェーハが割れたり、欠けたりすることの少な
い半導体装置の製造方法を提供する。 【解決手段】 バンプ2を形成したウェーハ1表面にバ
ンプを被覆するように樹脂封止し、この封止樹脂3をバ
ンプが露出するまで研削し、封止樹脂が形成されている
面側から完成時のチップの厚さより深くダイシングして
ダイシング溝11を形成し、ダイシングされたウェーハ
裏面を砥石12で研削してこのウェーハを個々のチップ
7に分離する。先にウェーハ上に樹脂封止を施してか
ら、ウェーハに所定の深さまでダイシングを行い、その
後ダイシングされた部分まで裏面研削を行ってウェーハ
をチップ毎に分離する方法を適用しているので諸工程中
に、例えば、50μmまで研削されて薄くなったウェー
ハが割れたり、欠けたりする不良を十分防ぐことができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、とくに半導体ウェーハ(以下、ウェーハという)に
接続用突起電極(以下、バンプという)を形成し、接続
端子がボール状であるBGA(Ball Grid Array )又は
接続端子がランド状であるLGA(Land Grid Array )
タイプの半導体パッケージに関するものである。
【0002】
【従来の技術】従来、半導体装置は、BGAタイプもし
くはLGAタイプの半導体パッケージが知られている。
BGA及びLGAは、外部電極(接続端子)がボール又
はランド形状の半導体パッケージである。図7は、従来
のBGAタイプもしくはLGAタイプの半導体装置を示
す断面図である。図7(a)に示すLGAタイプの半導
体装置において、(半導体装置の配線基板として用いら
れるポリイミドテープ100であり、表面にCuなどの
配線(図示しない)が施されている。ポリイミドテープ
100の裏面には表面の配線と電気的に接続された接続
端子であるCuなどのランド104が複数個形成されて
いる。ポリイミドテープ100の表面上にはシリコンな
どのチップ107が搭載され、その表面の配線は、半導
体チップ(以下、チップという)107に取り付けられ
ている複数の接続端子である突起電極(バンプ)102
が接合されている。そして、ポリイミドテープ100の
表面とチップ107との間にはエポキシ樹脂などの樹脂
封止体103が充填されている。図7(b)に示すBG
Aタイプの半導体装置は、ポリイミドテープ100の表
面及びチップ107の構造が図7(a)の構造と同じで
ある。ポリイミドテープ100の裏面には表面の配線と
電気的に接続されたCuなどのランド105が複数個形
成され、その上には、はんだなどのボール106が接続
端子として形成されている。
【0003】BGA及びLGAは、一般にX−BGA
(Y)及びX−LGA(Y)と表わされている(但し、
Xは、基板材料を表わし、Yは、チップと基板との接続
方法を表わす)。基板材料Xは、プラスチックス
(P)、セラミックス(C)、TAB(Tape Automated
Bonding)テープ(T)、金属(M)などがある。接続方
法Yは、ワイヤボンディング(WB)方式、TAB方
式、フリップチップ(FC)方式などがある。本発明
は、P−BGA(FC)及びP−LGA(FC)に関す
るものであり、図7に示されるP−BGA(FC)及び
P−LGA(FC)を図8の製造工程断面図を用いて従
来技術を説明する。まず、半導体素子が作り込まれたシ
リコンなどのウェーハ101主面に半導体素子と電気的
に接続されるAuなどの突起電極(バンプ)102を形
成する(図8(a))。バンプ102は、ウェーハ10
1主面に形成されたAlパッド(図示しない)上に形成
される。ウェーハにバンプを形成する方法には、大きく
分けて、ボールバンプやワイヤバンプなどと呼ばれるス
タッドバンプ、メッキバンプなどとも呼ばれるウェーハ
バンプ、スクリーン印刷による方法など3つの方法が知
られており、本発明は、上記どの方法により形成された
バンプにも適用することができる。
【0004】スタッドバンプは、通常のワイヤボンディ
ングと同じ方法で形成される。ウェーハに形成された半
導体素子のAlなどの接続電極(パッド)にAuなどの
ワイヤを接続し、接続したワイヤをパッドに近い部分で
切断して、これをバンプとする。ウェーハバンプは、電
気メッキにより形成される。ウェーハ全面にバリアメタ
ル(例えば、Ti/Ni/Pd=0.05μm/0.3
μm/0.1μm、Tiが下層、Pdが上層)を蒸着す
る。次に、フォトレジストをウェーハに塗布し、バンプ
を形成する箇所のフォトレジストを露光し、現像して開
口する。次に、バリアメタルを一方の電極(カソードも
しくは陰極)として、他方の電極(アノードもしくは陽
極)から印加する。そして、電気メッキにより、例え
ば、50μm厚のSn−Pbバンプを形成する。バリア
メタルは、電極形成の目的以外にバンプ材料とパッド材
料との期待しない合金層の形成を阻害すると共に両材料
の密着性を向上させる中間層として用いられる。
【0005】スクリーン印刷法によるバンプは、バンプ
を形成する部分を開口したスクリーンマスクと、ウェー
ハの位置合せをし、且つゴムなどを材料とするスキージ
を用いて、バリアメタルペースト及びはんだペーストを
このスクリーンマスクを通してウェーハに印刷する。ス
クリーンマスクは、Alなどを材料とするスクリーン版
枠と、例えば、ステンシル、リン青銅、ニッケルなどの
マスクとから構成され、スクリーンマスク版枠で位置を
合せをされてウェーハに固定される。この状態でペース
トは、スクリーンマスクを用いて印刷される。次に、ウ
ェーハを半導体素子毎にウェーハの厚さ方向の途中まで
ダイシングする(図8(b))。ダイシングは、ウェー
ハから半導体素子を個々に分離してチップを形成する工
程である。このダイシングの際には、ウェーハ裏面をウ
ェーハシート(図示しない)に固定し、ダイヤモンドブ
レード(図示しない)を高速回転させてウェーハに形成
された半導体素子間にあるダイシングライン(図示しな
い)を切削する。ブレードは、ダイヤモンド砥粒をセラ
ミックプレートに電着させて形成させた構成を有してい
る。
【0006】次に、ウェーハの裏面を研削してウェーハ
101を個々の半導体素子が作り込まれたチップ107
に分離する(図8(c))。ウェーハ101の最初の厚
さが、例えば、650μm、ウェーハ101から分離し
たチップ107の厚さが、例えば、50μmである。次
に、配線基板であるポリイミドテープ100にチップ1
07を搭載する(図8(d))。チップ107上のバン
プ102は、チップ107の主面に形成されたAlなど
の接続電極であるパッド(図示しない)の上に取り付け
られている。バンプ102は、例えば、共晶はんだ(S
n/Pb=63wt%/37wt%)からなるものであ
る。このチップ上のバンプ102と、ポリイミドテープ
100に形成されたCuなどの配線(図示しない)上の
共晶はんだ配線とを、活性化のためにフラックスを塗布
した後に、位置合せを行い、リフローで共晶はんだを溶
融してバンプ102を配線に接続する。フラックスは、
超音波洗浄などで洗浄除去する。この接続は、一般にフ
リップチップ接続という。
【0007】次に、ポリイミドテープ100とチップ1
07との間に樹脂封止(アンダーフィル樹脂封止体)1
03を行ってバンプ102を保護する(図8(e))。
エポキシ樹脂などの樹脂を充填するプロセスは、通常の
樹脂塗布と同じディスペンス法を用いる。ディスペンス
法は、制御装置(ディスペンサ)でエポキシ樹脂などの
樹脂を充填する可動装置(シリンジ)を制御する。そし
て、シリンジの先端に管(ノズル)があり、ノズルから
樹脂が充填される。次に、充填された樹脂を硬化させる
ために、例えば、150℃、1時間の条件でキュアす
る。この工程をアンダーフィルといい、充填された樹脂
をアンダーフィル樹脂という。
【0008】次に、ポリイミドテープ100を所定の形
状に切断してチップ107を単体化した状態に分離す
る。単体化した状態で半導体装置とする場合は、LGA
パッケージとなり(図7(a))、ポリイミドテープ1
00から切り出した配線基板の裏面のボール接続位置
に、接続電極であるパッドを構成し、パッド部にフラッ
クスを介してパッド上に共晶はんだボール(接続端子)
を接着する場合は、BGAパッケージとなる(図7
(b))。BGAパッケージにおいて前記はんだボール
を接着させる工程をボール搭載工程という。以上の半導
体装置の製造方法は、ウェーハからチップを切り出す際
に、まずウェーハに所定の深さまでダイシングを行い、
その後ダイシングされた部分まで裏面研削を行って、ウ
ェーハをチップ毎に分離する従来の技術である(特開平
11−40520号参照)。
【0009】次に、図9を参照してこの従来技術による
ウェーハをチップに加工する工程を説明する。まず、最
初の厚さが、例えば、略650μmであるシリコンなど
のウェーハ101を準備する(図9(a))。次に、ウ
ェーハ101の裏面をウェーハシート(図示しない)に
固定してダイヤモンドブレード(図示しない)を高速回
転させてウェーハ101のチップ間にあるダイシングラ
イン(図示しない)を主面から略100μmの深さまで
切削してダイシング溝109を形成する(図9
(b))。次に、ウェーハ101をウェーハシートから
剥がして、今度はウェーハ主面に表面保護テープ(図示
しない)を貼り付け、ウェーハ裏面を高速回転する砥石
を用いるグラインディング法により研削してウェーハ厚
さを略120μmにする(図9(c))。さらに、ウェ
ーハ裏面を同じく高速回転する砥石を用いるグラインデ
ィング法により研削してウェーハ厚さを略50μmにす
る。ダイシング溝109が深さ略100μmなので、こ
の研削によってウェーハ101は、個々のチップに分離
される(図9(d))。
【0010】
【発明が解決しようとする課題】前述した従来技術で
は、シリコンなどのウェーハを50μmにまで薄くした
後に、配線基板接続(図8(d))、アンダーフィル
(図8(e))、チップの単体化(図9(d))、ボー
ル搭載(BGAの場合)と数多くの工程を必要とし、薄
いウェーハが割れたり、欠けたりする不良が多発した。
さらに、通常はウェーハの主表面と裏面に形成される材
料が異なり、したがって、熱膨張係数も異なるので、ウ
ェーハの反りが発生し、結果として、割れ、欠け、歩留
まり低下などが起こるという問題が発生している。本発
明はこのような事情によりなされたものであり、ウェー
ハからチップを切り出す工程において、薄いウェーハが
割れたり、欠けたりすることの少ない半導体装置の製造
方法を提供する。
【0011】
【課題を解決するための手段】本発明は、接続用突起電
極(バンプ)を形成したウェーハ表面にバンプを被覆す
るように樹脂封止し、この封止樹脂をバンプが露出する
まで研削し、封止樹脂が形成されている面側から完成時
のチップの厚さより深くダイシングし、ダイシングされ
たウェーハ裏面を研削してこのウェーハを個々のチップ
に分離することを特徴としている。先にウェーハ上に樹
脂封止を施してから、前述のウェーハに所定の深さまで
ダイシングを行い、その後ダイシングされた部分まで裏
面研削を行ってウェーハをチップ毎に分離する方法を適
用しているので、諸工程中に、例えば、50μmまで研
削されて薄くなったウェーハが割れたり、欠けたりする
不良を十分防ぐことができる。
【0012】すなわち、本発明の半導体装置の製造方法
は、半導体素子が形成された半導体ウェーハ主面に接続
用突起電極を形成する工程と、前記半導体ウェーハ主面
上に前記突起電極を被覆するように樹脂封止体を形成す
る工程と、前記樹脂封止体の表面を前記突起電極が露出
するまで研削する工程と、前記半導体素子が形成された
半導体ウェーハのダイシングラインに沿って、前記樹脂
封止体が形成されている主面側から完成時の半導体チッ
プの厚さより深い溝を形成する工程と、前記半導体ウェ
ーハの裏面を前記完成時の半導体チップの厚さまで研削
してこの半導体ウェーハを個々の半導体チップに分離す
る工程とを具備することを特徴としている。前記半導体
ウェーハの前記樹脂封止体が形成されている主面上に保
持部材を貼り付け、この状態で、前記半導体ウェーハの
裏面を研削するようにしても良い。前記樹脂封止体の表
面を研削する工程及び前記半導体ウェーハの裏面を研削
する工程を実施する前に前記半導体ウェーハに前記溝を
形成する工程を実施するようにしても良い。前記樹脂封
止体の表面を研削する工程の後に前記半導体ウェーハに
前記溝を形成する工程を実施するようにしても良い。前
記樹脂封止体の表面の研削をグラインディング法、CM
P法、化学的エッチングのいずれかの方法で行うように
しても良い。前記樹脂封止体は、モールド法もしくはポ
ッティング法により形成するようにしても良い。
【0013】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図1乃至図3を参照して実施
例を説明する。図1乃至図3は、半導体装置(P−BG
A(FC)及びP−LGA(FC))を製造する工程を
説明する製造工程断面図である。まず、半導体素子が作
り込まれたシリコンなどのウェーハ1主面に半導体素子
と電気的に接続されるAuなどの突起電極(バンプ)2
を形成する(図1(a))。ウェーハにバンプを形成す
る方法には、前述したボールバンプやワイヤバンプなど
と呼ばれるスタッドバンプ、メッキバンプ、スクリーン
印刷によるなどの方法を適用することができる。
【0014】次に、ウェーハの半導体素子が形成され、
バンプ2が形成された主面にエポキシ樹脂などの樹脂封
止体3を形成して表面に露出しているバンプ2を被覆す
る(図1(b))。樹脂封止体を形成する樹脂封止の方
法にはモールド法もしくはポッティング法などを用い
る。まず、モールド装置を用いるモールド法において、
バンプを形成したウェーハを上型と下型から構成された
モールド金型に設置する。ウェーハをモールド金型の上
下金型で固定し、モールド金型内の樹脂タブレットをプ
ランジャで加圧し、順次モールド金型に樹脂を注入し成
形する。モールド装置に搭載されているモールド金型
は、モールド装置の熱板により170℃〜180℃程度
の高温に保たれている。したがって、モールド樹脂は、
モールド金型の樹脂流路と接する部分から溶融する。モ
ールド装置側に取り付けられたプランジャが動作し、ポ
ット内の樹脂は、流路であるランナー、ゲートを通過し
てウェーハに注入される。さらに、完全に硬化させるた
めにオーブンで170℃〜180℃程度で8時間ほどキ
ュアする。
【0015】ポッティング法にはウェーハを回転させる
方法と回転させない方法とがある。ウェーハを回転させ
ない方法は、ウェーハの周辺にシート状の物質に囲まれ
た領域に液状樹脂を滴下しキュアによって硬化させる。
ウェーハを回転させる方法は、ウェーハの中心部に液状
樹脂を塗布し、ウェーハを回転させる。遠心力によって
液状樹脂は、ウェーハ中心から周辺に拡散し、均一な厚
さになる。この厚さは液状樹脂の粘度を調整することに
よって制御する。さらに液状樹脂をプリキュアで半硬化
させ、その後オーブンで完全に硬化させる。次に、樹脂
封止体を平坦に研削してバンプの上面を露出させるモー
ルド研削を行う(図1(c))。通常のウェーハの裏面
研削と同様に、高速回転する砥石8を用いるグラインデ
ィング法により研削する。そして、バンプ2が露出する
まで樹脂封止体3の表面を研削する。樹脂封止したウェ
ーハ表面を研削する方法はグラインディング法以外に化
学的エッチング、CMP(Chemical Mechanical Polishi
ng) などを用いることができる。
【0016】次に、ウェーハの樹脂封止体が形成されて
いる主面側から完成時の半導体素子を構成するチップの
厚さより深い溝を形成する(図2(a))。ウェーハ1
は、ダイヤモンドブレード9を高速回転させてウェーハ
1のチップ間にあるダイシングライン(図示しない)を
主面から略100μmの深さまで切削してダイシング溝
11を形成する。次に、ウェーハを反転させる(図2
(b))。ウェーハ1は、裏面研削を行うためにウェー
ハ反転を行う。次に、ウェーハの裏面研削を行う(図3
(a))。ウェーハ1の裏面を高速回転する砥石12を
用いるグラインディング法により研削してウェーハ厚さ
を略120μmにする。さらに、このウェーハ裏面を高
速回転する砥石12により研削してウェーハ厚さを略5
0μmにする。ダイシング溝11が深さ略100μmな
ので、この研削によってウェーハ1は、個々のチップ7
に分離される。次に、ウェーハは切断されてチップに分
離される(図3(b))。このバンプ2を有し、樹脂封
止体3で保護されたチップ7は、配線基板用のポリイミ
ドテープ10に搭載され、接続端子を取り付けられて半
導体装置を構成する。
【0017】図3(c)は、本発明のBGAタイプもし
くはLGAタイプの半導体装置を示す断面図である。L
GAタイプの半導体装置において、配線基板として用い
られ、表面にCuなどの配線(図示しない)が施されて
いるポリイミドテープ10にチップ7が搭載される。ポ
リイミドテープ10の裏面には表面の配線と電気的に接
続された接続端子であるCuなどのパッド(図示しな
い)が複数個形成されている。ポリイミドテープ10の
表面上の配線は、チップ7に取り付けられている複数の
接続端子であるバンプ2が接合されている。そして、ポ
リイミドテープ10の表面とチップ7との間にはエポキ
シ樹脂などの樹脂封止体3が充填されている。BGAタ
イプの半導体装置は、ポリイミドテープ10の表面及び
チップ7の構造がLGAと同じである。ポリイミドテー
プ10の裏面には表面の配線と電気的に接続されたCu
などのランド(図示しない)が複数個形成され、その上
には共晶はんだなどのボール6が接続端子として形成さ
れている。
【0018】次に、図4を参照して本発明の詳細なプロ
セスフローを説明する。 まず、半導体素子が作り込
まれたシリコンなどのウェーハ主面に半導体素子と電気
的に接続されるAuなどのバンプを形成する。 ウェ
ーハの半導体素子が形成され、バンプが形成された主面
にエポキシ樹脂などの樹脂封止体を形成して表面に露出
しているバンプを被覆する。 ウェーハ裏面に保護テ
ープを貼って後工程による影響からウェーハを防止す
る。 図1(c)に示すように樹脂封止体を平坦に研
削してバンプの上面を露出させる。これによりバンプは
回路基板に電気的接続が可能になるとともにバンプ間に
樹脂を充填させることができる。 続いて、図2
(a)に示すようにウェーハの樹脂封止体が形成されて
いる主面側からダイシングラインに沿って完成時の半導
体素子を構成するチップの厚さより深いダイシング溝を
形成する。 ダイシング溝を形成してから、ウェーハ
裏面の保護テープを剥がして、今度はウェーハ主面に保
護テープを貼り付ける。この保護テープは、バンプを保
護すると共に半導体素子を単体化した後のチップを保持
するために形成される。
【0019】次に、 図3(a)に示すように主面に
保護テープを貼った状態でウェーハの裏面研削を行う。
ウェーハ主面からダイシング溝の底が表われるまで研削
し、さらに研削を続けてウェーハ厚さを略50μm程度
にする。ここまで研削すると、ダイシング溝が形成され
ているので、ウェーハは個々のチップに分離される。
裏面研削後、ダイシングされたウェーハは支持体に裏
面を下にして載置され、主面に被覆されていた保護テー
プが剥がされる。 このようにしてウェーハは、チッ
プ毎に単体化され、各チップは、配線基板に搭載され
て、図3(c)に示すようにLGAもしくはBGAタイ
プの半導体装置が形成される。
【0020】次に、図1(c)及び図3(a)に示す研
削工程を研削装置を図示しながら詳細に説明する。図5
及び図6は、研削装置の断面図である。図1(c)及び
図3(a)の研削工程は、これらの研削装置のいずれか
を用いる。上記研削工程のいずれも同じ研削装置を用い
ても良いし、互いに異なっていても良い。図5の研削装
置は、砥石及びウェーハをそれぞれ回転させながら研削
するインフィールド研削方式に適用される。フラットリ
ング25をポリイミドフィルムなどの表面保護テープ2
6に貼り付けてこのテープ26の弛みや皺を除去した状
態で、樹脂封止体が施され、ダイシング溝22が形成さ
れたシリコンなどのウェーハ21のパターン形成面30
を表面保護テープ26の接着剤側に貼り付けて固定す
る。その後、フラットリング25と表面保護テープ26
とで保持されたウェーハ21を、チャックテーブル27
にバキューム等の方法で吸着固定する。そして、チャッ
クテーブル27と研磨用砥石28を回転させ、回転する
砥石28を降下させながらウェーハ21の裏面を削る。
一般にこの研磨方法はインフィード研削と呼ばれるもの
である。ウェーハ21の裏面をダイシング溝22に達す
るまで削るとウェーハ21は個々のチップに分割され
る。
【0021】ウェーハ21が個々のチップに分割された
後も研削及び研磨を続け、少なくとも5μm以上研削及
び研磨する。これによって、ダイシングによって形成さ
れた面と研削及び研磨によって形成された面とが交わる
部分にチッピングが発生しても、この領域を研削及び研
磨によって除去できる。研削及び研磨する量を増加させ
れば、より大きなチッピングを除去できるが、この研削
及び研磨量はウェーハ21の厚さや完成時のチップの厚
さ等必要に応じて設定すればよい。
【0022】図6の研削装置は、フラットリング25′
を表面保護テープ26′に貼り付けてこの表面保護テー
プ26′の弛みや皺を除去した状態でシリコンなどのウ
ェーハ21′のパターン形成面30′とは反対側の裏面
を表面保護テープ26′の接着剤側に貼り付けて固定す
る。その後フラットリング25′と表面保護テープ2
6′とで保持されたウェーハ21′をチャックテーブル
27′にバキューム等の方法で吸着固定する。そして、
研磨用砥石28′を回転させ、回転する砥石28′を降
下させながらウェーハ21′の樹脂封止体が施されたシ
リコンなどのウェーハ21′の樹脂封止体29の表面を
削ってバンプを露出させる。一般に、この研磨方法は、
スルーフィード研削またはクリープフィード研削と呼ば
れている。その後、ウェーハ21′に対してダイシン
グ、裏面研削を施してウェーハ21′を個々のチップに
分割する。
【0023】
【発明の効果】本発明は、以上の構成により、薄いウェ
ーハに半導体素子を作り込んでからチップを個片に分離
する工程中において、ウェーハが割れたり欠けたりする
不良を十分防止することが可能になる。
【図面の簡単な説明】
【図1】本発明のP−BGA(FC)を製造する工程断
面図。
【図2】本発明のP−BGA(FC)を製造する工程断
面図。
【図3】本発明のP−BGA(FC)を製造する工程断
面図。
【図4】本発明の半導体装置を製造するプロセスフロー
図。
【図5】本発明の半導体装置を製造する研削装置の概略
断面図。
【図6】本発明の半導体装置を製造する研削装置の概略
断面図。
【図7】従来の半導体装置の断面図。
【図8】従来のP−BGA(FC)を製造する工程断面
図。
【図9】従来のダイシングと裏面研削を説明する概略工
程断面図。
【符号の説明】
1、21、21′、101・・・ウェーハ、 2、1
02・・・バンプ、3、29、103・・・樹脂封止
体、 6、106・・・はんだボール、7、107・
・・チップ、 8、12、28、28′・・・砥石、
9・・・ダイヤモンドブレード、 10、110・・・
ポリイミドテープ、11、22・・・ダイシング溝、
25、25′・・・フラットリング、26、26′・
・・表面保護テープ、27、27′・・・チャックテー
ブル、30、30′・・・パターン形成面、 10
4、105・・・ランド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 晃成 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 土肥 雅之 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内 Fターム(参考) 5F061 AA01 CA05 CA21 CB02 CB13

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が形成された半導体ウェーハ
    主面に接続用突起電極を形成する工程と、 前記半導体ウェーハ主面上に前記突起電極を被覆するよ
    うに樹脂封止体を形成する工程と、 前記樹脂封止体の表面を前記突起電極が露出するまで研
    削する工程と、 前記半導体素子が形成された半導体ウェーハのダイシン
    グラインに沿って、前記樹脂封止体が形成されている主
    面側から完成時の半導体チップの厚さより深い溝を形成
    する工程と、 前記半導体ウェーハの裏面を前記完成時の半導体チップ
    の厚さまで研削してこの半導体ウェーハを個々の半導体
    チップに分離する工程とを具備することを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記半導体ウェーハの前記樹脂封止体が
    形成されている主面上に保持部材を貼り付け、この状態
    で、前記半導体ウェーハの裏面を研削することを特徴と
    する請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記樹脂封止体の表面を研削する工程及
    び前記半導体ウェーハの裏面を研削する工程を実施する
    前に前記半導体ウェーハに前記溝を形成する工程を実施
    することを特徴とする請求項1又は請求項2に記載の半
    導体装置の製造方法。
  4. 【請求項4】 前記樹脂封止体の表面を研削する工程の
    後に前記半導体ウェーハに前記溝を形成する工程を実施
    することを特徴とする請求項1又は請求項2に記載の半
    導体装置の製造方法。
  5. 【請求項5】 前記樹脂封止体の表面の研削をグライン
    ディング法、CMP法、化学的エッチングのいずれかの
    方法で行うことを特徴とする請求項1乃至請求項4のい
    ずれかに記載の半導体装置の製造方法。
  6. 【請求項6】 前記樹脂封止体は、モールド法もしくは
    ポッティング法により形成することを特徴とする請求項
    1乃至請求項5のいずれかに記載の半導体装置の製造方
    法。
JP2000196233A 2000-06-29 2000-06-29 半導体装置の製造方法 Pending JP2002016022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000196233A JP2002016022A (ja) 2000-06-29 2000-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196233A JP2002016022A (ja) 2000-06-29 2000-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002016022A true JP2002016022A (ja) 2002-01-18

Family

ID=18694770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196233A Pending JP2002016022A (ja) 2000-06-29 2000-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002016022A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706547B2 (en) * 2001-03-22 2004-03-16 Sanyo Electric Co., Ltd. Method of manufacturing a circuit device with trenches in a conductive foil
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2009069759A (ja) * 2007-09-18 2009-04-02 Disco Abrasive Syst Ltd 液晶基板の加工方法
JP2010245443A (ja) * 2009-04-09 2010-10-28 Disco Abrasive Syst Ltd 半導体装置の製造方法
KR20170020277A (ko) * 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
WO2020085220A1 (ja) * 2018-10-22 2020-04-30 リンテック株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706547B2 (en) * 2001-03-22 2004-03-16 Sanyo Electric Co., Ltd. Method of manufacturing a circuit device with trenches in a conductive foil
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
US7579211B2 (en) 2002-04-01 2009-08-25 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP4728033B2 (ja) * 2005-04-19 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2009069759A (ja) * 2007-09-18 2009-04-02 Disco Abrasive Syst Ltd 液晶基板の加工方法
JP2010245443A (ja) * 2009-04-09 2010-10-28 Disco Abrasive Syst Ltd 半導体装置の製造方法
KR20170020277A (ko) * 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR102582536B1 (ko) 2015-08-12 2023-09-26 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
WO2020085220A1 (ja) * 2018-10-22 2020-04-30 リンテック株式会社 半導体装置の製造方法
CN112585723A (zh) * 2018-10-22 2021-03-30 琳得科株式会社 半导体装置的制造方法
JP7461298B2 (ja) 2018-10-22 2024-04-03 リンテック株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6946328B2 (en) Method for manufacturing semiconductor devices
CN101221936B (zh) 具有晶粒置入通孔之晶圆级封装及其方法
JP4757398B2 (ja) 半導体装置の製造方法
US6506681B2 (en) Thin flip—chip method
KR100693664B1 (ko) Wl-csp용 충전 페이스트 구조물 및 프로세스
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US7374965B2 (en) Manufacturing method of semiconductor device
JP4595265B2 (ja) 半導体装置の製造方法
US20100200986A1 (en) Grooving Bumped Wafer Pre-Underfill System
TWI796522B (zh) 半導體器件封裝方法及半導體器件
TW200836311A (en) Semiconductor device package with multi-chips and method of the same
JP2003060154A (ja) 半導体装置およびその製造方法
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP3756689B2 (ja) 半導体装置及びその製造方法
US8298864B2 (en) Manufacturing method for semiconductor device
JP2002016022A (ja) 半導体装置の製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
US8148254B2 (en) Method of manufacturing semiconductor device
WO2020110620A1 (ja) 半導体装置の製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
JP3173464B2 (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2004031639A (ja) 樹脂封止型半導体装置の製造方法