KR20170020277A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20170020277A
KR20170020277A KR1020160102810A KR20160102810A KR20170020277A KR 20170020277 A KR20170020277 A KR 20170020277A KR 1020160102810 A KR1020160102810 A KR 1020160102810A KR 20160102810 A KR20160102810 A KR 20160102810A KR 20170020277 A KR20170020277 A KR 20170020277A
Authority
KR
South Korea
Prior art keywords
semiconductor
resin composition
adhesive member
semiconductor wafer
circuit formation
Prior art date
Application number
KR1020160102810A
Other languages
English (en)
Other versions
KR102582536B1 (ko
Inventor
마사야 고다
이타루 와타나베
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20170020277A publication Critical patent/KR20170020277A/ko
Application granted granted Critical
Publication of KR102582536B1 publication Critical patent/KR102582536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

반도체 웨이퍼(1)에 있어서 땜납 범프(2)가 마련되어 있는 회로 형성면과는 반대측의 면에 제1 점착 부재(20)를 첩부한 상태에서, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 반도체 웨이퍼(1)의 회로 형성면에 대하여 소정 폭의 절개부를 복수 형성하는 공정과, 제1 점착 부재(20)를, 절개부를 형성한 반도체 웨이퍼(1)에 첩부한 상태에서, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부하는 공정과, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부한 상태에서, 제1 점착 부재(20)를 박리하는 공정과, 제2 점착 부재(30)를 첩부한 상태에서, 반도체 웨이퍼(1)를 개편화함으로써, 제2 점착 부재(30)와, 제2 점착 부재(30)의 점착면에 첩부된 복수의 반도체 칩(5)을 구비하고, 복수의 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 제2 점착 부재의 점착면에 대하여 복수의 반도체 칩(5)의 회로 형성면에 마련되어 있는 땜납 범프(2)의 일부가 첩부되어 있고, 회로 형성면이 노출되어 있는 구조체(7)를 얻는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물(40)을 복수의 반도체 칩(5)에 접촉시켜, 복수의 상기 반도체 칩 사이의 간극에 반도체 봉지용 수지 조성물(40)을 충전함과 함께, 반도체 칩(5)의 회로 형성면과, 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)에 의하여 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물(40)을 경화시키는 공정을 포함한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
종래의 대표적인 반도체 장치의 제조 프로세스에서는, 반도체 웨이퍼의 회로 형성면과는 반대측의 면의 실리콘 기판을 박층화한 후, 반도체 웨이퍼를 개편화(個片化)하여 복수의 반도체 칩을 제작한다. 얻어진 반도체 칩은 콜릿에 의하여 픽업되어, 개별로 수지 봉지(封止)된다(특허문헌 1 등).
이러한 대표적인 반도체 장치의 제조 프로세스에 있어서는, 수율을 향상시키는 관점에서, 제조 시에 있어서의 반도체 칩의 파손을 방지하기 위하여, 지금까지 다양한 검토가 이루어지고 있다.
예를 들어, 특허문헌 2에는, 반도체 웨이퍼를 개편화할 때에 발생하는 반도체 웨이퍼의 치핑(균열)을 방지하기 위하여, 반도체 웨이퍼의 이면에 표면 보호용 점착 시트를 첩부한 후, 반도체 웨이퍼를 개편화하는 기술이 개시되어 있다.
일본 공개특허공보 평9-107046호 일본 공개특허공보 2011-210927호
상기 기술은, 반도체 웨이퍼를 개편화할 때에 가해지는 충격에 의한 반도체 웨이퍼의 치핑(균열)을 방지한다는 점에서는, 어느 정도의 효과를 기대할 수 있다. 또, 상기 기술은, 반도체 칩의 2차 실장 시에 가해지는 충격에 의한 반도체 칩의 치핑(균열)을 방지한다는 점에 있어서도, 어느 정도의 효과를 기대할 수 있다. 그러나, 본 발명자들은, 상기와 같은 표면 보호용 점착 시트를 이용한 경우에도, 반도체 웨이퍼의 치핑을 완전히 방지할 수 없는 것을 발견했다. 본 발명자들은, 치핑의 원인을 예의 검토한 결과, 반도체 칩을 콜릿 등의 핸들링 장치에 의하여 흡착하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩이 파손되어 버리는 경우가 있는 것을 발견했다.
상술한 콜릿 등의 핸들링 장치에 의하여 흡착하여 픽업할 때에 가해지는 충격에 의하여 반도체 칩이 파손되어 버린다는 문제는, 특히, 최근의 박층화 반도체 웨이퍼를 이용하는 프로세스에 있어서 보다 현저해지는 것이 확인되었다. 최근에는, 반도체 장치를 탑재하는 전자기기에 대하여, 소형화 및 경량화 등의 요구가 높아지고 있다. 이러한 요구를 충족시키기 위하여, 최근의 반도체 장치의 제조 프로세스에 있어서는, 반도체 웨이퍼의 회로 형성면과는 반대측의 면을 연마할 때에, 예를 들어, 100μm 정도의 두께가 되도록 반도체 웨이퍼를 박층화하는 경향이 있다. 이와 같이 반도체 웨이퍼를 박층화한 경우에는, 상술한 바와 같이, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여 반도체 칩이 파손되어 버린다는 문제가 현저해진다.
또, 종래의 반도체 장치의 제조 프로세스에 있어서는, 각 반도체 칩을 개별로 봉지하고 있었기 때문에, 생산성의 점에 있어서도 개선의 여지를 갖고 있었다.
이상에 입각하여, 본 발명은, 신뢰성의 점에서 개선된 반도체 장치를 제공함과 함께, 신뢰성 및 생산성이 우수한 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
본 발명에 의하면, 반도체 웨이퍼에 있어서 땜납 범프가 마련되어 있는 회로 형성면과는 반대측의 면에 제1 점착 부재를 첩부한 상태에서, 상기 반도체 웨이퍼의 다이싱 영역을 따라, 상기 반도체 웨이퍼의 회로 형성면에 대하여 소정 폭의 절개부를 복수 형성하는 공정과,
상기 제1 점착 부재를, 상기 절개부를 형성한 상기 반도체 웨이퍼에 첩부한 상태에서, 상기 반도체 웨이퍼의 회로 형성면에 제2 점착 부재를 첩부하는 공정과,
상기 반도체 웨이퍼의 회로 형성면에 상기 제2 점착 부재를 첩부한 상태에서, 상기 제1 점착 부재를 박리하는 공정과,
상기 제2 점착 부재를 첩부한 상태에서, 상기 반도체 웨이퍼를 개편화함으로써, 상기 제2 점착 부재와, 상기 제2 점착 부재의 점착면에 첩부된 복수의 반도체 칩을 구비하고, 복수의 상기 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 상기 제2 점착 부재의 점착면에 대하여 복수의 상기 반도체 칩의 회로 형성면에 마련되어 있는 땜납 범프의 일부가 첩부되어 있고, 상기 회로 형성면이 노출되어 있는 구조체를 얻는 공정과,
유동 상태에 있는 반도체 봉지용 수지 조성물을 복수의 상기 반도체 칩에 접촉시켜, 복수의 상기 반도체 칩 사이의 간극에 상기 반도체 봉지용 수지 조성물을 충전함과 함께, 상기 반도체 칩의 회로 형성면과, 상기 회로 형성면과는 반대측의 면 및 측면을 상기 반도체 봉지용 수지 조성물에 의하여 덮어 봉지하는 공정과,
상기 반도체 봉지용 수지 조성물을 경화시키는 공정
을 포함하는, 반도체 장치의 제조 방법이 제공된다.
본 발명의 제조 방법에 의하면, 반도체 칩의 회로 형성면에 더하여, 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체로 덮어 보호한 상태에서, 콜릿으로 픽업할 수 있는 반도체 장치를 얻을 수 있다. 이로써, 콜릿 등의 핸들링 장치로 흡착하여 픽업할 때에, 반도체 칩에 대하여, 직접 핸들링 장치가 접촉하는 것을 방지하거나, 콜릿 등의 핸들링 장치가 접촉했을 때에 반도체 칩에 대하여 가해지는 충격을 완화하는 것이 가능해진다. 이로 인하여, 본 발명의 제조 방법에 의하면, 반도체 칩이 파손되어 버리는 것을 미연에 방지할 수 있어, 신뢰성이 우수한 반도체 장치를 얻을 수 있다. 또, 본 발명의 제조 방법에 의하면, 개편화한 후에 기판에 배치하지 않고 얻어진 복수의 반도체 칩을 일괄하여 수지 봉지하는 것이 가능해지기 때문에, 생산 효율을 향상시키는 것이 가능하다.
또한, 본 발명에 의하면, 반도체 칩과, 상기 반도체 칩의 회로 형성면에 마련된 땜납 범프와, 상기 반도체 칩의 상기 회로 형성면과는 반대측의 면과, 상기 회로 형성면의 측면과, 상기 회로 형성면을 덮는 봉지재
를 구비하고,
상기 땜납 범프의 일부분이 노출되어 있는, 반도체 장치가 제공된다.
본 발명의 반도체 장치는, 반도체 칩의 회로 형성면에 더하여, 상기 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체로 덮어 보호한 상태에서, 콜릿에 의하여 픽업되는 것이기 때문에, 종래의 반도체 장치에 있어서 발생하고 있던, 반도체 칩을 콜릿 등의 핸들링 장치에 의하여 픽업할 때에, 반도체 칩이 파손되어 버린다는 문제를 해결할 수 있다. 이로 인하여, 종래의 반도체 장치와 비교하여, 신뢰성의 점에서 우수한 것으로 할 수 있다. 또한, 본 발명의 반도체 장치는, 반도체 칩의 회로 형성면과 함께, 반대측의 면 및 측면이 반도체 봉지용 수지 조성물의 경화체로 덮여 보호된 상태이기 때문에, 종래의 반도체 장치와 비교하여, 치핑 내성의 점에서도 우수하다.
본 발명의 반도체 장치는, 땜납 범프의 일부분이 노출된 구조를 구비한다. 이로 인하여, 상기 반도체 장치를 기판에 탑재했을 때, 봉지재와 기판이 접촉하지 않고 양자가 이간(離間)된 구조를 실현할 수 있다. 이로써, 종래의 반도체 장치에 있어서 발생하고 있던 기판과 봉지재의 계면에 있어서의 밀착 불량의 문제를 해결할 수 있다. 이로 인하여, 종래의 반도체 장치와 비교하여, 신뢰성의 점에서 우수한 것으로 할 수 있다. 또, 본 발명의 반도체 장치는, 종래의 반도체 장치와 비교하여 소형화하는 것도 가능하다. 또한 본 발명의 반도체 장치는, 인터포저를 개재하지 않고 마더 보드에 대하여 직접 실장하는 것도 가능하다.
또, 본 발명의 반도체 장치는, 땜납 범프의 일부가 노출되어 있기 때문에, 핸들링성이 우수하고, 다양한 프로세스에 사용하는 것이 가능하다. 구체적으로는, 본 발명의 반도체 장치는, 마더 보드, 인터포저 및 리드 프레임 등의 다양한 기판에 대하여 실장하는 것이 가능하다.
본 발명에 의하면, 신뢰성의 점에서 개선된 반도체 장치를 제공함과 함께, 신뢰성 및 생산성이 우수한 반도체 장치의 제조 방법을 제공할 수 있다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시형태, 및 그에 부수하는 이하의 도면에 의하여 더 명확해진다.
도 1은 본 실시형태에 관한 반도체 장치의 일례를 나타내는 단면도이다.
도 2는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
도 3은 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
도 4는 본 실시형태에 관한 반도체 장치의 제조 방법의 일례를 설명하기 위한 도이다.
이하, 본 발명의 실시형태에 대하여, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 동일한 부호를 붙여, 적절히 설명을 생략한다.
도 1은, 본 실시형태에 관한 반도체 장치(8)의 일례를 나타내는 단면도이다.
도 1에 나타내는 바와 같이, 본 실시형태에 관한 반도체 장치(8)는, 반도체 칩(5)과, 반도체 칩(5)의 회로 형성면(아랫면)에 마련된 땜납 범프(2)와, 반도체 칩(5)의 회로 형성면과는 반대측의 면(윗면) 및 회로 형성면의 측면에 더하여, 반도체 칩(5)의 회로 형성면을 덮는 봉지재(40)를 구비하고, 땜납 범프(2)의 일부분이 노출되어 있다. 이와 같이, 본 실시형태에 관한 반도체 장치(8)에 있어서, 반도체 칩(5)은, 그 회로 형성면, 회로 형성면과 반대의 면, 및 측면이 봉지재(40)로 덮여 있다. 이와 같은 구성을 구비함으로써, 반도체 장치(8)를 제조할 때에, 반도체 칩(5)을 콜릿에 의하여 픽업했다고 해도, 상기 반도체 칩(5)이 파손되어 버리는 것을 미연에 방지할 수 있다. 이로 인하여, 본 실시형태에 관한 제조 프로세스에 의하여 얻어진 반도체 장치(8)는, 종래의 반도체 장치와 비교하여, 신뢰성이 우수하다.
본 실시형태에 관한 반도체 장치(8)에 의하면, 땜납 범프(2)의 일부가 노출되어 있다. 이와 같은 구조를 구비함으로써, 상기 반도체 장치(8)를 기판에 실장했을 때에, 봉지재(40)와 기판이 접촉하지 않는, 양자가 이간된 구조를 실현할 수 있다. 그 결과, 기판과 봉지재가 접합한 종래의 반도체 장치와 비교하여 소형화된 반도체 장치(8)를 제공할 수 있다. 또, 반도체 장치(8)는, 인터포저를 개재하지 않고 마더 보드에 대하여 직접 실장하는 것도 가능하다. 또한 반도체 장치(8)는, 봉지재(40)와 기판이 접촉하지 않고 양자가 이간된 구조를 실현할 수 있는 것이기 때문에, 종래의 반도체 장치에 있어서 발생하고 있던 기판과 봉지재의 계면에 있어서의 밀착 불량의 문제가 발생하지 않는다. 이로 인하여, 종래의 반도체 장치와 비교하여, 신뢰성의 점에서도 우수한 반도체 장치(8)를 실현할 수 있다. 또한, 반도체 장치(8)는, 반도체 칩(5)의 회로 형성면에 더하여, 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)의 경화체로 덮어 보호된 상태의 구성을 구비한 것이기 때문에, 종래의 반도체 장치와 비교하여, 치핑 내성의 점에서도 우수하다.
또, 본 실시형태에 관한 반도체 장치(8)는, 땜납 범프(2)의 일부분이 노출된 것이기 때문에, 핸들링성이 우수한 것이며, 다양한 프로세스에 사용하는 것이 가능하다. 구체적으로는, 본 실시형태에 관한 반도체 장치(8)는, 마더 보드, 인터포저 및 리드 프레임 등의 다양한 기판에 대하여 실장하는 것이 가능하다.
본 실시형태에 관한 반도체 장치(8)에 있어서, 반도체 칩(5)의 회로 형성면을 덮는 봉지재(40)의 두께는, 땜납 범프(2)의 평균 높이를 R로 했을 때, 바람직하게는, (1/4)R 이상 (3/4)R 이하이며, 더 바람직하게는, (3/8)R 이상 (5/8)R 이하이다. 구체적으로는, 반도체 칩(5)의 회로 형성면을 덮는 봉지재(40)의 두께는, 바람직하게는, 10μm 이상 200μm 이하이며, 더 바람직하게는, 20μm 이상 180μm 이하이다. 이렇게 함으로써, 반도체 장치(8)를 제조할 때에, 반도체 칩(5)을 콜릿에 의하여 픽업했을 때에 상기 반도체 칩(5)에 가해지는 충격에 의하여 상기 반도체 칩(5)이 파손되어 버리는 것을 미연에 방지할 수 있음과 함께, 전기적 접속성 및 신뢰성의 관점에서 우수한 반도체 장치(8)를 얻을 수 있다.
여기에서, 도 1의 반도체 장치(8)는, 반도체 칩(5)의 회로 형성면에 더하여, 반대측의 면 및 측면이 봉지재(40)에 의하여 덮여 있음과 함께, 땜납 범프(2)의 일부분이 노출된 것이다. 도 1의 반도체 장치(8)는, 기판에 실장했을 때에, 봉지재(40)와 기판이 접촉하지 않고 양자가 이간된 구조를 실현할 수 있는 것이다.
다음으로, 반도체 장치(8)의 제조 방법에 대하여 설명한다.
본 실시형태에 관한 반도체 장치(8)의 제조 방법은, 반도체 웨이퍼(1)에 있어서 땜납 범프(2)가 마련되어 있는 회로 형성면과는 반대측의 면에 제1 점착 부재(20)를 첩부한 상태에서, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 반도체 웨이퍼(1)의 회로 형성면에 대하여 소정 폭의 절개부(100)를 복수 형성하는 공정과, 제1 점착 부재(20)를, 절개부(100)를 형성한 반도체 웨이퍼(1)에 첩부한 상태에서, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부하는 공정과, 반도체 웨이퍼(1)의 회로 형성면에 제2 점착 부재(30)를 첩부한 상태에서, 제1 점착 부재(20)를 박리하는 공정과, 제2 점착 부재(30)를 첩부한 상태에서, 반도체 웨이퍼(1)를 개편화함으로써, 제2 점착 부재(30)와, 제2 점착 부재(30)의 점착면에 첩부된 복수의 반도체 칩(5)을 구비하고, 복수의 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 상기 제2 점착 부재의 점착면에 대하여, 복수의 상기 반도체 칩(5)의 회로 형성면에 마련되어 있는 땜납 범프의 일부가 첩부되어 있고, 회로 형성면이 노출되어 있는 구조체(7)를 얻는 공정과, 유동 상태에 있는 반도체 봉지용 수지 조성물(40)을 복수의 반도체 칩(5)에 접촉시켜, 복수의 상기 반도체 칩 사이의 간극에 반도체 봉지용 수지 조성물(40)을 충전함과 함께, 반도체 칩(5)의 회로 형성면과, 회로 형성면과는 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)에 의하여 덮어 봉지하는 공정과, 반도체 봉지용 수지 조성물(40)을 경화시키는 공정을 포함하는 것이다. 이렇게 함으로써, 반도체 칩(5)의 회로 형성면과 함께, 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체(40)로 덮어 보호한 상태에서, 콜릿에 의하여 픽업할 수 있는 반도체 장치(8)를 얻을 수 있다. 이로써, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 반도체 칩(5)에 대하여 직접 핸들링 장치가 접촉하는 것을 방지하거나, 콜릿 등의 핸들링 장치가 접촉했을 때에 반도체 칩(5)에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물의 경화체(40)로 완화할 수 있다. 이로 인하여, 본 실시형태에 관한 제조 방법에 의하면, 반도체 칩(5)을 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩(5)이 파손되어 버리는 것을 미연에 방지할 수 있다. 그러므로, 종래의 제조 프로세스와 비교하여, 신뢰성이 우수한 반도체 장치(8)를 얻을 수 있다.
또, 본 실시형태에 관한 반도체 장치(8)의 제조 방법에 있어서, 제2 점착 부재(30)는, 열박리성 점착층(210)을 표면에 갖는 것이 바람직하다. 또한, 제2 점착 부재(30)가, 상술한 열박리성 점착층(210)을 표면에 갖는 부재인 경우, 구조체(7)는, 땜납 범프(2)의 일부가 열박리성 점착층(210)에 매설된 것이 바람직하다.
또, 본 실시형태에 관한 제조 방법에 의하면, 개편화한 후에 기판에 배치하지 않고 얻어진 복수의 반도체 칩(5)을 일괄하여 수지 봉지하는 것이 가능해지기 때문에, 반도체 장치(8)의 생산성을 향상시킬 수 있다. 또한, 반도체 웨이퍼(1)는, 실리콘 기판 상에 단층 또는 다층의 배선층이 형성된 것이다. 이하, 반도체 웨이퍼(1)에 있어서, 배선층이 형성된 측의 면을 회로 형성면이라고 칭하여 설명한다.
여기에서, 제1 점착 부재(20)와 제2 점착 부재(30)는, 모두, 점착 테이프 단체(單體)여도 되고, 지지 기재 상에 점착층이 형성된 적층 시트여도 된다. 이하, 제2 점착 부재(30)가 지지 기재(200) 상에 열박리성 점착층(210)을 형성한 것인 경우를 예로 들어, 본 실시형태에 관한 제조 방법에 대하여, 도 2~4를 참조하여 설명한다.
또한, 본 실시형태에 관한 제조 방법의 각 공정에 있어서 사용하는 보호 필름(10), 제1 점착 부재(20)(다이싱 필름(20)이라고도 함), 제2 점착 부재(30)(전사 부재(30)라고도 함) 및 이형 필름(50)의 상세에 대해서는, 후술한다.
먼저, 도 2(a)에 나타내는 바와 같이, 회로 형성면에 복수의 땜납 범프(2)가 장착된 반도체 웨이퍼(1)를 준비한다.
다음으로, 도 2(b)에 나타내는 바와 같이, 준비한 반도체 웨이퍼(1)의 회로 형성면을 보호하기 위하여, 상기 회로 형성면에 대하여 보호 필름(10)을 첩부하여, 상기 회로 형성면을 보호 필름(10)에 의하여 덮는다. 이렇게 함으로써, 후술하는 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 회로 형성면에 가해지는 충격에 의하여 상기 회로 형성면에 탑재된 전자 부품 등이 파손되어 버리는 것을 방지할 수 있다.
다음으로, 도 2(c)에 나타내는 바와 같이, 보호 필름(10)을 첩부한 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마한다. 구체적으로는, 보호 필름(10)을 첩부한 상태의 반도체 웨이퍼(1)를 연마 장치 상에 고정하고, 상기 반도체 웨이퍼(1)의 두께가 소정의 두께가 되도록, 회로 형성면과는 반대측의 면을 연마한다.
또, 본 실시형태에 관한 제조 방법에 있어서는, 상술한 바와 같이 보호 필름(10)을 첩부한 상태에서 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마하기 때문에, 연마 시에 발생하는 응력에 의하여 반도체 웨이퍼(1)의 회로 형성면에 탑재된 전자 부품 등이 파손되어 버리는 것을 효과적으로 방지할 수 있다.
다음으로, 도 2(d)에 나타내는 바와 같이, 연마하여 얻어진 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면에, 보호 필름(10)을 회로 형성면에 첩부한 상태인 채로 다이싱 필름(20)을 첩부한다. 이어서, 도 2(e)에 나타내는 바와 같이, 반도체 웨이퍼(1)로부터 보호 필름(10)을 박리한다. 이 때, 보호 필름(10)은, 상기 보호 필름(10)과 반도체 웨이퍼(1)의 사이의 밀착성을 저감시킨 후 반도체 웨이퍼(1)로부터 박리하는 것이 바람직하다. 구체적으로는, 보호 필름(10)과 반도체 웨이퍼(1)의 접착 부위에 대하여, 예를 들어, 자외선 조사나 열처리를 행함으로써, 상기 접착 부위를 형성하고 있는 보호 필름(10)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
다음으로, 도 2(f)에 나타내는 바와 같이, 도 2(e)에 나타낸 회로 형성면과는 반대측의 면에 다이싱 필름(20)을 첩부한 상태인 채로, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 반도체 웨이퍼(1)의 회로 형성면에 대하여 소정 폭의 절개부(100)를 복수 형성한다. 즉, 다이싱 필름(20)을 회로 형성면과는 반대측의 면에 첩부한 상태인 채로, 반도체 웨이퍼(1)의 회로 형성면으로부터, 상기 반도체 웨이퍼(1)를 하프 커트한다. 절개부(100)의 형성에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다. 절개부(100)의 폭은, 특별히 한정되지 않지만, 30μm 이상 300μm 이하로 하는 것이 바람직하고, 50μm 이상 200μm 이하이면 더 바람직하다. 그리고, 절개부(100)는, 반도체 웨이퍼(1)의 회로 형성면에 대하여 등간격으로 형성하는 것이 바람직하다. 이 절개부(100)의 폭은, 상기 절개부(100)를 형성한 후의 반도체 웨이퍼(1)의 강도나 회로 배치 등의 조건을 고려하여 설정하는 것이 일반적이다. 이로 인하여, 절개부(100)의 폭은, 반도체 장치(8)의 설계 단계에 있어서 상술한 조건을 감안하여, 상기 수치 범위 내가 되도록 적절히 설정하면 된다.
또, 절개부(100)의 깊이는, 반도체 웨이퍼(1)의 사이즈나 제작하는 반도체 패키지의 두께에 따라, 적절히 조정하면 되지만, 작업성이나 반도체 장치(8)의 소형화의 관점에서, 예를 들어, 30μm 이상 300μm 이하로 하면 된다.
여기에서, 절개부(100)란, 다이싱 필름(20)을 회로 형성면과는 반대측의 면에 첩부한 상태인 채로, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 예를 들어, 다이싱 블레이드를 삽입하여, 완전히 반도체 웨이퍼(1)를 절단하지 않도록, 상기 다이싱 블레이드의 동작을 멈추게 함으로써 형성된 것을 가리킨다. 즉, 절개부(100)란, 반도체 웨이퍼(1)의 두께 방향에 있어서, 반도체 웨이퍼(1)의 회로 형성면으로부터, 상기 반도체 웨이퍼(1)를 하프 커트하여 형성된 홈을 가리킨다. 또한, 상술한 반도체 웨이퍼(1)를 하프 커트한다는 것은, 상기 반도체 웨이퍼(1)를 완전히 절단 분리하지 않고, 잔삭부가 생기도록, 반도체 웨이퍼(1)의 두께의 5할에서 7할 정도를 절삭하는 것을 가리킨다.
이어서, 도 3(a)에 나타내는 바와 같이, 다이싱 필름(20)을 첩부한 상태에서, 반도체 웨이퍼(1)의 회로 형성면 전체에 대하여 걸치도록 전사 부재(30)를 첩부한다. 이 때, 전사 부재(30)는, 상기 전사 부재(30)에 있어서의 열박리성 점착층(210)의 표면이 반도체 웨이퍼(1)에 있어서의 회로 형성면과 접촉하지 않도록, 땜납 범프(2)의 표면의 일부분만을 덮도록 첩부한다. 구체적으로는, 반도체 웨이퍼(1)에 전사 부재(30)를 첩부했을 때에, 상기 반도체 웨이퍼(1)의 회로 형성면과, 상기 전사 부재(30)에 있어서의 열박리성 점착층(210)의 표면 사이의 거리가, 바람직하게는 10μm 이상 200μm 이하가 되도록 제어하는 것이 좋고, 더 바람직하게는, 20μm 이상 180μm 이하가 되도록 제어하는 것이 좋다. 또, 상술한 반도체 웨이퍼(1)에 전사 부재(30)를 첩부하는 공정에 대하여, 반도체 웨이퍼(1)의 회로 형성면에 마련된 땜납 범프(2)의 매설 상태의 관점에서 보았을 경우, 상기 땜납 범프(2)의 평균 높이를 R로 했을 때, 땜납 범프(2)의 회로 형성면과 접하고 있는 개소와는 반대측의 선단부로부터 (1/4)R 이상 (3/4)R 이하의 영역이 전사 부재(30)에 있어서의 열박리성 점착층(210) 중에 매설되어 있는 것이 바람직하고, (3/8)R 이상 (5/8)R 이하의 영역이 전사 부재(30)에 있어서의 열박리성 점착층(210) 중에 매설되어 있으면 더 바람직하다. 본 실시형태에 관한 제조 방법에 있어서는, 전사 부재(30)의 첩부 정도를 제어함으로써, 후술하는 반도체 봉지용 수지 조성물(40)을 이용하여 봉지하는 공정에 있어서 수지 봉지되는 영역을 조절할 수 있다.
이어서, 도 3(b)에 나타내는 바와 같이, 다이싱 필름(20)을 반도체 웨이퍼(1)로부터 박리한다. 또한, 다이싱 필름(20)은, 상기 다이싱 필름(20)과 반도체 웨이퍼(1)의 사이의 밀착성을 저감시킨 후에, 상기 반도체 웨이퍼(1)로부터 박리하는 것이 바람직하다. 구체적으로는, 다이싱 필름(20)과 반도체 웨이퍼(1)의 접착 부위에 대하여, 예를 들어, 자외선 조사나 열처리를 행함으로써, 상기 접착 부위를 형성하고 있는 다이싱 필름(20)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
이어서, 도 3(c)에 나타내는 바와 같이, 전사 부재(30)를 첩부한 상태에서 반도체 웨이퍼(1)를 개편화하여, 전사 부재(30)가 첩부된 상태의 복수의 반도체 칩(5)을 제작한다. 이렇게 함으로써, 상술한 절개부(100)를 형성한 영역을 따라, 반도체 웨이퍼(1)를 개편화할 수 있다. 이 때, 반도체 웨이퍼(1)는, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면측으로부터, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 상기 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연삭하여 개편화해도 되고, 다이싱 블레이드나 레이저 등을 이용하여 개편화해도 된다. 단, 작업성의 관점에서, 반도체 웨이퍼(1)의 개편화는, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면측으로부터, 반도체 웨이퍼(1)의 다이싱 영역을 따라, 상기 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연삭하는 수법으로 실시하는 것이 바람직하다. 또한, 반도체 웨이퍼(1)를 개편화할 때에는, 전사 부재(30)는 절단되지 않고 얻어진 복수의 반도체 칩(5)이 첩부된 상태를 유지할 수 있도록 하는 것이 바람직하다.
이어서, 도 3(d)에 나타내는 바와 같이, 용융함으로써 유동 상태에 있는 반도체 봉지용 수지 조성물(40)이 도포된 이형 필름(50)을 준비한다. 그리고, 도 3(e)에 나타내는 바와 같이, 유동 상태에 있는 반도체 봉지용 수지 조성물(40)을, 복수의 반도체 칩(5)의 회로 형성면과는 반대측의 면에 압접(壓接)하여, 인접하는 반도체 칩(5) 사이의 간극에 반도체 봉지용 수지 조성물(40)을 충전함과 함께, 반도체 봉지용 수지 조성물(40)에 의하여 반도체 칩(5)의 회로 형성면과 함께, 그 반대측의 면 및 측면을 덮어 봉지한다. 즉, 유동 상태의 반도체 봉지용 수지 조성물(40)로 인접하는 반도체 칩(5) 사이에 형성된 간극을 메움과 함께, 땜납 범프(2)의 일부분이 노출되도록, 반도체 칩(5)의 회로 형성면, 그 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)로 봉지한다. 이렇게 함으로써, 제작한 반도체 칩(5)을 콜릿으로 픽업할 때에, 상기 콜릿에 의하여 흡착시키는 부위를 반도체 봉지용 수지 조성물의 경화체(40)에 의하여 보호할 수 있다. 이로써, 반도체 칩(5)의 회로 형성면과 함께, 그 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)의 경화체로 덮어 보호한 상태에서, 얻어진 반도체 칩(5)을 콜릿 등의 핸들링 장치로 픽업할 수 있게 된다. 이로 인하여, 본 실시형태에 관한 제조 방법에 의하면, 반도체 칩(5)을 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 상기 반도체 칩(5)이 파손되어 버릴 가능성을 미연에 방지할 수 있다.
여기에서, 유동 상태에 있는 반도체 봉지용 수지 조성물(40)이란, 용융 상태에 있는 열경화성 수지 조성물이어도 되고, 액상의 수지 조성물이어도 되며, 필름 형상으로 성형된 수지 조성물이 연화(軟化)된 상태에 있는 것이어도 된다.
이하, 반도체 칩(5)을 봉지하는 공정에 대하여, 반도체 봉지용 수지 조성물(40)로서 고형의 과립상 수지 조성물을 이용하는 경우를 예로 들어 상세히 설명한다.
반도체 봉지용 수지 조성물(40)을 이용하여 반도체 칩(5)을 봉지하는 방법은, 특별히 한정되는 것은 아니며, 트랜스퍼 성형법, 압축 성형법, 인젝션 성형법 등을 들 수 있지만, 고정된 반도체 칩(5)의 위치 어긋남이 발생하기 어려운 압축 성형법이 바람직하다. 또, 압축 성형하여 반도체 칩(5)을 봉지하는 경우에는, 분립상(紛粒狀)의 수지 조성물을 이용하여 수지 봉지해도 된다. 또한, 반도체 봉지용 수지 조성물(40)의 상세에 대해서는, 후술한다.
구체적으로는, 압축 성형 금형의 상형(上型)과 하형(下型)의 사이에, 과립상의 수지 조성물이 수용된 수지 재료 공급 용기를 설치한다. 이어서, 전사 부재(30)를 첩부한 반도체 칩(5)을, 클램프, 흡착과 같은 고정 수단에 의하여 압축 성형 금형의 상형과 하형 중 한쪽에 고정한다. 이하에서는, 반도체 칩(5)을, 회로 형성면과는 반대측의 면이 수지 재료 공급 용기에 대면하도록 압축 성형 금형의 상형에 고정한 경우를 예로 들어 설명한다.
다음으로, 감압하, 금형의 상형과 하형의 간격을 좁히면서, 수지 재료 공급 용기의 바닥면을 구성하는 셔터 등의 수지 재료 공급 기구에 의하여, 칭량된 과립상의 수지 조성물을 하형이 구비하는 하형 캐비티 내로 공급한다. 이 금형 캐비티 내에는, 사전에 이형 필름(50)을 정치(靜置)해 둘 필요가 있다. 이로써, 과립상의 수지 조성물은, 하형 캐비티 내에서 소정 온도로 가열되고, 그 결과, 이형 필름(50) 상에 용융 상태의 반도체 봉지용 수지 조성물(40)을 준비할 수 있다. 이어서, 금형의 상형과 하형을 결합시킴으로써, 용융 상태의 반도체 봉지용 수지 조성물(40)을 상형에 고정된 반도체 칩(5)에 대하여 압압(押當)한다. 이렇게 함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극을 용융 상태의 반도체 봉지용 수지 조성물(40)로 메울 수 있음과 함께, 반도체 칩(5)의 회로 형성면, 그 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)로 덮을 수 있다. 그 후, 금형의 상형과 하형을 결합시킨 상태를 유지하면서, 반도체 봉지용 수지 조성물(40)을 경화시킨다.
여기에서, 압축 성형을 행하는 경우에는, 금형 내를 감압하로 하면서 수지 봉지을 행하는 것이 바람직하고, 진공 조건하이면 더 바람직하다. 이렇게 함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극에 대하여 반도체 봉지용 수지 조성물(40)을, 미충전 부분을 남기지 않고 양호하게 충전할 수 있다.
압축 성형에 있어서의 성형 온도는, 특별히 한정되는 것은 아니지만, 50~200℃가 바람직하고, 80~180℃가 특히 바람직하다. 또, 성형 압력은, 특별히 한정되는 것은 아니지만, 0.5~12MPa인 것이 바람직하고, 1~10MPa가 특히 바람직하다. 또한, 성형 시간은 30초~15분인 것이 바람직하고, 1~10분이 특히 바람직하다. 성형 온도, 압력, 시간을 상기 범위로 함으로써, 용융 상태의 반도체 봉지용 수지 조성물(40)이 충전되지 않는 부분이 발생하는 것과 반도체 칩(5)의 위치가 어긋나 버리는 것의 양쪽 모두를 방지할 수 있다.
다음으로, 도 4(a)에 나타내는 바와 같이, 이형 필름(50)을 박리한다.
이어서, 도 4(b)에 나타내는 바와 같이, 전사 부재(30)를 반도체 칩(5)에 첩부한 상태에서, 상기 반도체 칩(5)의 회로 형성면과는 반대측에 위치하는 면 방향으로 배치된 반도체 봉지용 수지 조성물(40)의 경화체에 대하여, 다이싱 필름(20)을 첩부한다.
이어서, 도 4(c)에 나타내는 바와 같이, 전사 부재(30)를 박리한다. 이 때, 전사 부재(30)의 표면에 형성된 열박리성 점착층(210)은, 주제(主劑)와 발포제를 포함하는 재료에 의하여 형성되어 있는 것이 바람직하다. 이렇게 함으로써, 전사 부재(30)에 있어서의 열박리성 점착층(210)을 형성하는 재료가 발포하는 온도까지 가열함으로써, 상기 전사 부재(30)를 반도체 칩(5)으로부터 용이하게 박리하는 것이 가능해진다. 구체적으로는, 열박리성 점착층(210)을 상기 재료에 의하여 형성한 경우, 즉, 열박리성 점착층(210)을 형성하는 점착제를 발포성의 것으로 한 경우, 이러한 점착제가 발포하는 온도까지 가열함으로써, 상기 점착제의 접착력이 실질적으로 없어지게 된다. 그러므로, 열박리성 점착층(210)을 갖는 전사 부재(30)를 이용한 경우에는, 가열 처리함으로써, 전사 부재(30)를 반도체 칩(5)으로부터 용이하게 박리하는 것이 가능해진다. 또, 상기 주제로서는, 아크릴계 점착제, 고무계 점착제, 스티렌·공역 디엔 블록 공중합체이며, 바람직하게는 아크릴계 점착제 등을 들 수 있고, 상기 발포제로서는, 무기계, 유기계 등의 각종 발포제를 사용하는 것이 가능하다.
이어서, 도 4(d)에 나타내는 바와 같이, 예를 들면, 다이싱 필름(20)을 반도체 칩(5)에 첩부한 상태에서, 간극에 충전된 반도체 봉지용 수지 조성물(40)의 경화체를 절단하고, 반도체 봉지용 수지 조성물(40)에 의하여 봉지된 복수의 반도체 칩(5)으로 개편화한다. 이 때, 다이싱 필름(20)은, 반도체 봉지용 수지 조성물(40)의 경화체와 함께 절단되어도 되고, 절단되지 않고 복수의 반도체 칩(5)에 걸쳐 첩부된 상태를 유지하고 있어도 되지만, 반도체 장치(8)의 생산성을 향상시키는 관점에서, 반도체 칩(5)을 개편화할 때에는, 다이싱 필름(20)이 절단되지 않고 반도체 칩(5)에 걸쳐 첩부된 상태를 유지할 수 있도록 하는 것이 바람직하다. 또한, 상술한 반도체 칩(5)의 개편화에는, 다이싱 블레이드, 레이저 등을 사용할 수 있다.
다음으로, 도 4(e)에 나타내는 바와 같이, 다이싱 필름(20)을 반도체 장치(8)로부터 박리한다. 이렇게 함으로써, 본 실시형태에 관한 반도체 장치(8)를 제작하는 것이 가능하다. 또한, 다이싱 필름(20)은, 상기 다이싱 필름(20)과 반도체 장치(8)의 사이의 밀착성을 저감시킨 후에, 상기 반도체 칩(5)으로부터 박리하는 것이 바람직하다. 구체적으로는, 다이싱 필름(20)과 반도체 칩(5)의 접착 부위에 대하여, 예를 들어, 자외선 조사나 열처리를 행함으로써, 상기 접착 부위를 형성하고 있는 다이싱 필름(20)의 점착층을 열화시킴으로써 밀착성을 저감시키는 방법을 들 수 있다.
또, 얻어진 반도체 장치(8)는, 필요에 따라, 기판에 실장하는 것도 가능하다. 또한, 제작한 반도체 장치를 기판에 실장할 때에는, 플립 칩 본더나 다이 본더 등의 공지의 장치를 이용하는 것이 가능하다.
본 실시형태에 관한 제조 방법에 의하면, 반도체 칩(5)의 회로 형성면과 함께, 반대측의 면 및 측면을 반도체 봉지용 수지 조성물의 경화체(40)로 덮어 보호한 상태에서, 콜릿 등의 핸들링 장치에 의하여 픽업할 수 있는 반도체 칩(5)을 얻을 수 있다. 이로써, 콜릿 등의 핸들링 장치가 직접 반도체 칩(5)에 접촉하는 것을 방지할 수 있음과 함께, 콜릿 등의 핸들링 장치로 픽업했을 때에 반도체 칩(5)에 대하여 가해지는 충격을 반도체 봉지용 수지 조성물(40)의 경화체로 완화할 수 있다. 이로 인하여, 본 실시형태에 관한 제조 방법에 의하면, 콜릿 등의 핸들링 장치에 의하여 픽업할 때에 가해지는 충격에 의하여, 반도체 칩(5)이 파손되어 버릴 가능성을 미연에 방지할 수 있다. 즉, 본 실시형태에 관한 제조 방법에 의하면, 콜릿 등의 핸들링 장치로 흡착하여 픽업할 때에 반도체 칩(5)에 대하여 가해지는 충격에 의한 영향을 완화하는 것이 가능하다. 따라서, 본 실시형태에 관한 제조 방법에 의하면, 종래의 제조 방법과 비교하여, 신뢰성이 우수한 반도체 장치를 제조할 수 있다. 또, 본 실시형태에 관한 제조 방법에 의하면, 개편화한 후에 기판에 배치하지 않고 얻어진 복수의 반도체 칩(5)을 일괄하여 수지 봉지하는 것이 가능해진다. 이로 인하여, 종래의 제조 방법과 비교하여, 생산 효율을 비약적으로 향상시키는 것이 가능해진다. 또, 본 실시형태에 관한 제조 방법에 의하여 얻어진 반도체 장치(8)를 기판에 실장한 경우에는, 봉지재(40)와 기판이 이간된 구조이기 때문에, 봉지재(40)와 기판의 사이에 발생하는 밀착 불량을 억제하는 것도 가능하며, 신뢰성을 보다 더 향상시킬 수 있다.
본 실시형태에 있어서 보호 필름(10)은, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 상기 반도체 웨이퍼(1)의 회로 형성면을 보호할 목적으로 사용하고 있지만, 본 실시형태에 있어서 반도체 웨이퍼(1)를 개편화할 때에 사용한 다이싱 필름(20)의 기능, 및 본 실시형태에 있어서 반도체 칩(5)의 회로 형성면과는 반대측의 면 및 측면을 덮어 봉지할 때에 사용한 전사 부재(30)의 기능도 갖고 있다. 이로 인하여, 생산 효율의 관점에서는, 다이싱 필름(20)이나 전사 부재(30) 대신에 보호 필름(10)만을 사용하는 방법 쪽이 우수하지만, 본 실시형태에 관한 제조 방법에 의하면, 각 제조 공정에 있어서 상이한 점착 부재(보호 필름(10), 다이싱 필름(20) 및 전사 부재(30))를 각각 사용하는 것이, 상기 점착 부재의 강도를 유지하는 등 하기 위하여 구분하여 사용할 수 있는 등의 장점도 있다. 즉, 본 실시형태에 관한 제조 방법에 의하면, 신뢰성이 우수한 반도체 장치를 양호한 정밀도로 제작하는 것이 가능하다.
다음으로, 각 실시형태에 관한 반도체 봉지용 수지 조성물(40), 다이싱 필름(20), 전사 부재(30), 보호 필름(10) 및 이형 필름(50)의 구성에 대하여 설명한다.
<반도체 봉지용 수지 조성물(40)>
이하, 반도체 봉지용 수지 조성물(40)이, 과립상의 수지 조성물인 양태에 대하여 상세하게 설명하지만, 이에 한정되는 것은 아니다.
본 실시형태에 관한 과립상의 수지 조성물은, 그 구성 재료로서, 에폭시 수지를 함유하는 것이 바람직하다. 에폭시 수지로서는, 예를 들면, 1분자 내에 에폭시기를 2개 이상 갖는 모노머, 올리고머, 폴리머 전반이며, 그 분자량 및 분자 구조를 특별히 한정하는 것은 아니다. 구체적으로는, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 스틸벤형 에폭시 수지, 하이드로퀴논형 에폭시 수지 등의 결정성 에폭시 수지; 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프톨 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 비페닐렌 골격 함유 페놀아랄킬형 에폭시 수지, 페닐렌 골격 함유 나프톨아랄킬형 에폭시 수지 등의 페놀아랄킬형 에폭시 수지; 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지 등의 3관능형 에폭시 수지; 다이사이클로펜타디엔 변성 페놀형 에폭시 수지, 테르펜 변성 페놀형 에폭시 수지 등의 변성 페놀형 에폭시 수지; 트리아진 핵 함유 에폭시 수지 등의 복소환 함유 에폭시 수지 등을 들 수 있으며, 이들 중 1종 또는 2종 이상을 조합하여 이용할 수 있다.
또, 과립상의 수지 조성물을 얻는 방법으로서는, 특별히 한정되는 것은 아니지만, 예를 들면, 복수의 작은 구멍을 갖는 원통 형상 외주부와 원반 형상의 바닥면으로 구성되는 회전자의 내측에, 용융 혼련된 수지 조성물을 공급하고, 그 수지 조성물을, 회전자를 회전시켜 얻어지는 원심력에 의하여 작은 구멍을 통과시켜 얻는 방법(이하, "원심제분법(園心製分法)"이라고도 함); 각 원료 성분을 믹서로 예비 혼합 후, 롤, 니더 또는 압출기 등의 혼련기에 의하여 가열 혼련 후, 냉각, 분쇄 공정을 거쳐 분쇄물로 한 것을, 체를 이용하여 조립(粗粒)과 미분(微粉)의 제거를 행하여 얻는 방법(이하, "분쇄 체가름법"이라고도 함); 각 원료 성분을 믹서로 예비 혼합 후, 스크루 선단부에 작은 구멍을 복수 배치한 다이를 설치한 압출기를 이용하여, 가열 혼련을 행함과 함께, 다이에 배치된 작은 구멍으로부터 스트랜드 형상으로 압출되어 오는 용융 수지를 다이 면에 대략 평행하게 슬라이딩 회전하는 커터로 절단하여 얻는 방법(이하, "핫 커팅법"이라고도 함) 등을 들 수 있다. 어느 방법에서도 혼련 조건, 원심 조건, 체가름 조건, 절단 조건 등을 선택함으로써, 원하는 입도 분포나 과립 밀도를 얻을 수 있다. 특히 바람직한 제법으로서는, 원심제분법이며, 이로써 얻어지는 과립상의 수지 조성물은, 원하는 입도 분포나 과립 밀도를 안정적으로 발현시킬 수 있기 때문에, 반송로 상에서의 반송성이나 고착 방지의 점에서 바람직하다. 또, 원심제분법에서는, 입자 표면을 어느 정도 매끄럽게 할 수 있기 때문에, 입자끼리가 걸리거나, 반송로면과의 마찰 저항이 커지거나 하지도 않고, 반송로로의 공급구에서의 브리지(막힘)의 방지, 반송로 상에서의 체류의 방지의 점에서도 바람직하다. 또, 원심제분법에서는, 용융된 상태로부터 원심력을 이용하여 형성시키기 때문에, 입자 내에 공극이 어느 정도 포함된 상태가 되어, 과립 밀도를 어느 정도 낮게 할 수 있기 때문에, 압축 성형에 있어서의 반송성에 관하여 유리하다.
한편, 분쇄 체가름법은, 체가름에 의하여 발생하는 다량의 미분 및 조립의 처리 방법을 검토할 필요는 있지만, 체가름 장치 등은 반도체 봉지용 수지 조성물(40)의 기존 제조 라인에서 사용되고 있는 것이기 때문에, 종래의 제조 라인을 그대로 사용할 수 있는 점에서 바람직하다. 또, 분쇄 체가름법은, 분쇄 전에 용융 수지를 시트화할 때의 시트 두께의 선택, 분쇄 시의 분쇄 조건이나 스크린의 선택, 체가름 시의 체의 선택 등, 본 발명의 입도 분포를 발현시키기 위한 독립적으로 제어 가능한 인자가 많기 때문에, 원하는 입도 분포로 조정하기 위한 수단의 선택지가 많은 점에서 바람직하다. 또, 핫 커팅법도, 예를 들면, 압출기의 선단에 핫 커팅 기구를 부가하는 정도로, 종래의 제조 라인을 그대로 이용할 수 있는 점에서 바람직하다.
반도체 봉지용 수지 조성물(40)은, 태블릿 형상의 수지 조성물이어도 된다. 이러한 태블릿 형상의 수지 조성물을 얻는 방법으로서는, 예를 들어 각 원료 성분을, 믹서 등의 혼합기로 혼합하며, 또한 롤, 니더 또는 압출기 등의 혼련기로 가열 용융 혼련하고, 냉각한 후에 분쇄한 것을 태블릿 형상으로 타정(打錠) 성형하여 얻어진다.
상술한 시트 형상의 수지 조성물을 얻는 방법으로서는, 예를 들면 각 원료 성분 또는 사전에 각 성분을 혼합한 수지 조성물을 유기 용제 등에 용해 또는 분산한 바니시를 조제하고, 필름 상에 도포·건조하여 시트 형상으로 형성한다. 도포의 방법은 특별히 한정되지 않고, 콤마 코터나 다이 코터와 같은 도공기를 이용한 도공에 의한 방법, 스텐실 인쇄나 그라비어 인쇄와 같은 인쇄에 의한 방법 등을 들 수 있다. 혹은, 수지 조성물을 직접 니더 등으로 혼련함으로써 혼련물을 조제하고, 이와 같이 하여 얻어진 혼련물을 압출하여 시트 형상으로 형성해도 된다.
<다이싱 필름(20)(제1 점착 부재(20))>
본 실시형태에 관한 다이싱 필름(20)은, 반도체 웨이퍼(1)를 개편화할 때에, 절단되지 않고 얻어진 반도체 칩(5)에 첩부된 상태를 유지할 수 있는 것이다. 이 다이싱 필름(20)은, 반도체 웨이퍼(1)에 대하여 접착하는 것이면, 특별히 한정되지 않지만, 예를 들어, 지지 필름과 점착제층으로 구성되어 있는 것이어도 된다.
지지 필름의 구성 재료는, 예를 들면, 폴리에틸렌, 폴리프로필렌, 에틸렌·프로필렌 공중합체, 폴리올레핀, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 폴리 염화 비닐, 폴리 염화 비닐리덴, 염화 비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리우레탄, 에틸렌·아세트산 비닐 공중합체, 아이오노머, 에틸렌·(메트)아크릴산 공중합체, 에틸렌·(메트)아크릴산 에스테르 공중합체, 폴리스티렌, 비닐폴리이소프렌, 폴리카보네이트, 폴리페닐렌설파이드, 폴리에테르에테르케톤, 아크릴로나이트릴·부타디엔·스티렌 공중합체, 폴리이미드, 폴리에테르이미드, 폴리아마이드, 불소 수지로 이루어지는 군으로부터 선택되는 1종 이상의 수지를 함유하는 것이 바람직하다.
또, 지지 필름의 표면은 점착제층과의 밀착성을 높이기 위하여, 화학적 또는 물리적 표면 처리를 실시할 수 있다. 또한, 지지 필름에는, 발명의 효과를 저해하지 않는 범위에서, 각종 첨가제(충전제, 가소제, 산화 방지제, 난연제, 대전 방지제)가 포함되어 있어도 된다.
또, 다이싱 테이프의 점착제층으로서는, 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제 등을 포함하는 제1 수지 조성물로 구성되어 있는 것을 이용할 수 있으며, 이들 중에서도 아크릴계 점착제가 바람직하다.
<전사 부재(30)(점착 부재(30))>
다음으로, 본 실시형태에 관한 전사 부재(30)는, 기재층(200)과 열박리성 점착층(210)이 적층되어 이루어지는 구성인 것이 바람직하다.
열박리성 점착층(210)은, 주제와 발포제를 포함하는 재료에 의하여 형성되어 있는 것이 바람직하다. 이러한 주제로서는, 아크릴계 점착제, 고무계 점착제, 스티렌·공역 디엔 블록 공중합체이며, 바람직하게는 아크릴계 점착제 등을 들 수 있고, 상기 발포제로서는, 무기계, 유기계 등의 각종 발포제를 사용하는 것이 가능하다.
또, 기재층(200)으로서는, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌아세트산 비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리 염화 비닐, 폴리아마이드, 폴리우레탄 등에 의하여 제작된 내열성이나 내약품성이 우수한 필름이면 사용할 수 있다. 기재층의 두께는, 특별히 한정되지 않지만, 통상 30~500μm가 바람직하다.
<보호 필름(10)>
다음으로, 보호 필름(10)은, 반도체 웨이퍼(1)의 회로 형성면과는 반대측의 면을 연마할 때에, 회로 형성면을 보호하는 것이다. 이 보호 필름(10)은, 반도체 웨이퍼(1)에 대하여 접착하는 것이면 되고, 예를 들어, 백 그라인드 테이프와, 열박리성 점착층(210)이 적층되어 이루어지는 구성이면 된다. 또, 보호 필름(10)은, 반도체 웨이퍼(1)를 개편화할 때의 보호 부재로서 사용하는 경우도 있으며, 상기 보호 필름(10)을 면내 방향으로 확장시키는 경우도 있고, 반도체 봉지용 수지 조성물(40)을 경화시키기 위하여 열을 가하는 경우도 있다. 이로 인하여, 보호 필름(10)은, 어느 정도의 확장성과, 반도체 봉지용 수지 조성물(40)을 경화시키기 위하여 가하는 열에 견딜 수 있을 정도의 내열성과, 보호 필름(10) 상에 고정하는 반도체 칩(5)이 탈리하지 않을 정도의 점착성을 겸비한 구성인 것이 바람직하다.
보호 필름(10)은, 백 그라인드 테이프와, 열박리성 점착층(210)으로 구성되어 있다. 또한, 백 그라인드 테이프와 열박리성 점착층(210)의 사이에는, 이형 필름(50)이 마련되어 있어도 된다. 이로써, 백 그라인드 테이프와 열박리성 점착층(210)의 사이의 박리가 용이해진다.
백 그라인드 테이프로서는, 예를 들면 폴리에틸렌, 폴리프로필렌 등의 폴리올레핀, 에틸렌아세트산 비닐 공중합체, 폴리에스테르, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리 염화 비닐, 폴리아마이드, 폴리우레탄 등에 의하여 제작된 내열성이나 내약품성이 우수한 필름이면 사용할 수 있다. 백 그라인드 테이프의 두께는, 통상 30~500μm인 것이 바람직하다.
<이형 필름(50)>
다음으로, 본 실시형태에 관한 이형 필름(50)은, 우수한 이형성을 갖는 구성이면 되고, 예를 들어, 폴리에스테르 수지 재료를 포함하는 이형층을 갖는 것이면 바람직하다.
본 실시형태에 관한 이형 필름(50)은, 폴리에스테르 수지 재료를 포함하는 이형층(제1 이형층)을 갖는 이형 필름(50)이다.
본 실시형태에 관한 이형 필름(50)에 있어서, 이형층이란, 적어도 상기 이형 필름(50)을 대상물 상에 배치했을 때에, 대상물에 접하는 면(이하, "이형면"이라고도 나타냄)을 형성하는 수지층이며, 폴리에스테르 수지란, 다가 카르복실산(다이카르복실산)과 폴리알코올(디올)의 중축합체로서, 카르복실기(-COOH)를 복수 갖는 화합물이다.
또, 본 실시형태에 있어서 폴리에스테르 수지 재료의 구체예로서는, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리트리메틸렌테레프탈레이트 수지, 폴리헥사메틸렌테레프탈레이트 수지 등의 폴리알킬렌테레프탈레이트 수지를 들 수 있다. 이들 중에서도 폴리부틸렌테레프탈레이트 수지를 이용하는 것이 바람직하다.
본 실시형태에 관한 이형 필름(50)은, 단층 구조를 형성한 것이어도 되고, 다층 구조를 형성한 것이어도 된다.
이상, 본 발명의 실시형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
또, 상기 실시형태에서는, 반도체 칩(5)을 봉지할 때에, 과립상의 반도체 봉지용 수지 조성물(40)을 이용하여 압축 성형하는 경우를 예로 들어 설명했지만, 반도체 칩(5)의 회로 형성면과는 반대측의 면에 대하여 액상의 반도체 봉지용 수지 조성물(40)을, 스핀 코트법, 인쇄법, 디스펜스법에 의하여 도포한 후, 건조시켜도 되고, 액상의 반도체 봉지용 수지 조성물(40)을 인접하는 반도체 칩(5) 사이의 간극에 모세관 현상을 이용하여 흘러 들어가게 해도 된다.
또, 상기 실시형태에서는, 반도체 칩(5)을 봉지할 때에, 과립상의 반도체 봉지용 수지 조성물(40)을 이용하여 압축 성형하는 경우를 예로 들어 설명했지만, 시트 형상으로 가공된 반도체 봉지용 수지 조성물(40)을 이용하여 이하의 방법에 의하여 압축 성형해도 된다.
전사 부재(30)를 첩부한 반도체 칩(5)을, 클램프, 흡착과 같은 고정 수단에 의하여 압축 성형 금형의 상형과 하형 중 한쪽에 고정한다. 이하에서는, 반도체 칩(5)을, 회로 형성면과는 반대측의 면이 수지 재료 공급 용기에 대면하도록 압축 성형 금형의 상형에 고정한 경우를 예로 들어 설명한다.
다음으로, 금형의 상형에 고정한 반도체 칩(5)에 대응하는 위치가 되도록, 금형의 하형 캐비티 내에 시트 형상의 반도체 봉지용 수지 조성물(40)을 배치한다. 이어서, 감압하, 금형의 상형과 하형의 간격을 좁힘으로써, 시트 형상의 반도체 봉지용 수지 조성물(40)은, 하형 캐비티 내에서 소정 온도로 가열되어 용융 상태가 된다. 그 후, 금형의 상형과 하형을 결합시킴으로써, 용융 상태의 반도체 봉지용 수지 조성물(40)을 상형에 고정된 반도체 칩(5)에 대하여 압압한다. 이렇게 함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극을 용융 상태의 반도체 봉지용 수지 조성물(40)로 메울 수 있음과 함께, 반도체 칩(5)의 회로 형성면, 그 반대측의 면 및 측면을 용융 상태의 반도체 봉지용 수지 조성물(40)로 덮을 수 있다. 그 후, 금형의 상형과 하형을 결합시킨 상태를 유지하면서, 소정 시간을 들여 반도체 봉지용 수지 조성물(40)을 경화시킨다. 이렇게 함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극에 대하여 반도체 봉지용 수지 조성물(40)을, 미충전 부분을 남기지 않고 양호하게 충전할 수 있다.
또, 시트 형상으로 가공된 반도체 봉지용 수지 조성물(40)은 예를 들면 이하의 방법에 의하여 라미네이션할 수도 있다.
먼저, 롤 형상으로 준비한 시트 형상의 반도체 봉지용 수지 조성물(40)을, 진공 가압식 라미네이터의 권출 장치에 장착하여, 권취 장치까지 접속한다. 다음으로, 제1 금속 패턴(50)을 형성한 하지(下地) 기판(10)을 다이어프램(탄성막)식 라미네이터부까지 반송한다. 이어서, 감압하, 프레스를 개시하면 시트 형상의 반도체 봉지용 수지 조성물(40)은, 소정 온도로 가열되어, 용융 상태가 되고, 그 후, 용융 상태의 반도체 봉지용 수지 조성물(40)을, 다이어프램을 개재하여 프레스함으로써 반도체 칩(5)에 대하여 압압함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극을 용융 상태의 반도체 봉지용 수지 조성물(40)로 메울 수 있음과 함께, 반도체 칩(5)의 회로 형성면, 윗면 및 측면을 용융 상태의 반도체 봉지용 수지 조성물(40)로 덮을 수 있다. 그 후, 소정 시간을 들여 유기 수지막 형성용 수지 조성물을 경화시킨다. 이렇게 함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극에 대하여 반도체 봉지용 수지 조성물(40)을, 미충전 부분을 남기지 않고 양호하게 충전할 수 있다.
또한, 반도체 봉지용 수지 조성물(40)에 대하여, 보다 고정밀도의 평탄성이 요구되는 경우는, 다이어프램식 라미네이터에 의한 프레스 후에, 고정밀도로 조정된 평탄 프레스 장치에 의한 프레스 공정을 추가하여 성형할 수도 있다.
또, 반도체 칩(5)을 봉지할 때에, 태블릿 형상으로 가공된 반도체 봉지용 수지 조성물(40)을 이용하여 이하의 방법에 의하여 트랜스퍼 성형해도 된다.
먼저, 반도체 칩(5)을 설치한 성형 금형을 준비한다. 여기에서 준비하는 성형 금형은, 태블릿 형상의 반도체 봉지용 수지 조성물(40)을 도입하는 포트와, 그 후, 압력을 가하여 반도체 봉지용 수지 조성물(40)을 용융시키기 위하여 포트에 삽입하는 보조 램을 구비한 플런저와, 용융시킨 반도체 봉지용 수지 조성물(40)을 성형 공간 내로 보내는 스프루가 마련되어 있는 것이다.
이어서, 성형 금형을 폐쇄한 상태에서, 포트 내에 태블릿 형상의 반도체 봉지용 수지 조성물(40)을 도입한다. 여기에서, 포트 내에 도입하는 반도체 봉지용 수지 조성물(40)의 형태는, 미리, 프리히터 등에 의하여 예열함으로써 반용융 상태로 되어 있어도 된다. 다음으로, 포트 내에 도입한 반도체 봉지용 수지 조성물(40)을 용융시키기 위하여, 반도체 봉지용 수지 조성물(40)에 대하여, 보조 램을 구비한 플런저를 포트에 삽입하여 압력을 가한다. 그 후, 용융한 반도체 봉지용 수지 조성물(40)을, 스프루를 통하여 성형 공간 내에 도입한다. 다음으로, 성형 공간 내에 충전된 반도체 봉지용 수지 조성물(40)은, 가열 가압됨으로써 경화된다. 반도체 봉지용 수지 조성물(40)이 경화된 후, 성형 금형을 개방함으로써, 인접하는 반도체 칩(5) 사이에 형성된 간극을 용융 상태의 반도체 봉지용 수지 조성물(40)로 메울 수 있음과 함께, 반도체 칩(5)의 회로 형성면, 그 반대측의 면 및 측면을 반도체 봉지용 수지 조성물(40)로 덮은 반도체 칩(5)을 형성할 수 있다.
이 출원은, 2015년 8월 12일에 출원된 일본 특허출원 2015-159389호를 기초로 하는 우선권을 주장하고, 그 개시의 전체를 여기에 원용한다.

Claims (7)

  1. 반도체 웨이퍼에 있어서 땜납 범프가 마련되어 있는 회로 형성면과는 반대측의 면에 제1 점착 부재를 첩부한 상태에서, 상기 반도체 웨이퍼의 다이싱 영역을 따라, 상기 반도체 웨이퍼의 회로 형성면에 대하여 소정 폭의 절개부를 복수 형성하는 공정과,
    상기 제1 점착 부재를, 상기 절개부를 형성한 상기 반도체 웨이퍼에 첩부한 상태에서, 상기 반도체 웨이퍼의 회로 형성면에 제2 점착 부재를 첩부하는 공정과,
    상기 반도체 웨이퍼의 회로 형성면에 상기 제2 점착 부재를 첩부한 상태에서, 상기 제1 점착 부재를 박리하는 공정과,
    상기 제2 점착 부재를 첩부한 상태에서, 상기 반도체 웨이퍼를 개편화함으로써, 상기 제2 점착 부재와, 상기 제2 점착 부재의 점착면에 첩부된 복수의 반도체 칩을 구비하고, 복수의 상기 반도체 칩은 서로 소정의 간격을 두고 배치되며, 또한 상기 제2 점착 부재의 점착면에 대하여, 복수의 상기 반도체 칩의 상기 회로 형성면에 마련되어 있는 땜납 범프의 일부가 첩부되어 있고, 상기 회로 형성면이 노출되어 있는 구조체를 얻는 공정과,
    유동 상태에 있는 반도체 봉지용 수지 조성물을 복수의 상기 반도체 칩에 접촉시켜, 복수의 상기 반도체 칩 사이의 간극에 상기 반도체 봉지용 수지 조성물을 충전함과 함께, 상기 반도체 칩의 회로 형성면과, 상기 회로 형성면과는 반대측의 면 및 측면을 상기 반도체 봉지용 수지 조성물에 의하여 덮어 봉지하는 공정과,
    상기 반도체 봉지용 수지 조성물을 경화시키는 공정
    을 포함하는, 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서,
    상기 구조체를 준비하는 공정에 있어서, 상기 제2 점착 부재를 첩부한 상태에서, 상기 반도체 웨이퍼의 회로 형성면과는 반대측의 면을 연삭하여 상기 반도체 웨이퍼를 개편화하는, 반도체 장치의 제조 방법.
  3. 청구항 1에 있어서,
    상기 절개부를 복수 형성하는 공정에 있어서, 상기 절개부의 폭이, 30μm 이상 300μm 이하인, 반도체 장치의 제조 방법.
  4. 청구항 1에 있어서,
    상기 제2 점착 부재가, 열박리성 점착층을 표면에 갖는, 반도체 장치의 제조 방법.
  5. 청구항 4에 있어서,
    상기 구조체가, 상기 땜납 범프의 일부가 상기 열박리성 점착층에 매설된 것인, 반도체 장치의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 반도체 봉지용 수지 조성물의 경화체를 절단하여, 상기 반도체 봉지용 수지 조성물에 의하여 봉지된 복수의 반도체 칩으로 개편화하는 공정
    을 더 포함하는, 반도체 장치의 제조 방법.
  7. 반도체 칩과, 상기 반도체 칩의 회로 형성면에 마련된 땜납 범프와, 상기 반도체 칩의 상기 회로 형성면과는 반대측의 면과, 상기 회로 형성면의 측면과, 상기 회로 형성면을 덮는 봉지재
    를 구비하고,
    상기 땜납 범프의 일부분이 노출되어 있는, 반도체 장치.
KR1020160102810A 2015-08-12 2016-08-12 반도체 장치의 제조 방법 및 반도체 장치 KR102582536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159389A JP6617471B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法
JPJP-P-2015-159389 2015-08-12

Publications (2)

Publication Number Publication Date
KR20170020277A true KR20170020277A (ko) 2017-02-22
KR102582536B1 KR102582536B1 (ko) 2023-09-26

Family

ID=58049546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102810A KR102582536B1 (ko) 2015-08-12 2016-08-12 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP6617471B2 (ko)
KR (1) KR102582536B1 (ko)
CN (1) CN106449436B (ko)
TW (1) TWI691004B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法
SG11202109557SA (en) * 2019-03-27 2021-10-28 Mitsui Chemicals Tohcello Inc Affixing device
CN110085522A (zh) * 2019-05-15 2019-08-02 强茂电子(无锡)有限公司 轴式二极管的制作方法
JP2023017595A (ja) * 2021-07-26 2023-02-07 株式会社レゾナック 離型フィルム及び半導体パッケージの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
KR20010085725A (ko) * 2000-02-28 2001-09-07 가네꼬 히사시 반도체 장치 및 그 제조 방법
JP2002016022A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005285824A (ja) * 2004-03-26 2005-10-13 Sharp Corp 半導体チップの製造方法、および、半導体装置の製造方法
JP2007251098A (ja) * 2006-03-20 2007-09-27 Seiko Epson Corp 半導体チップの製造方法
JP2009049410A (ja) * 2007-08-17 2009-03-05 Samsung Electronics Co Ltd 半導体チップパッケージ、その製造方法及びこれを含む電子素子
JP2011210927A (ja) 2010-03-30 2011-10-20 Lintec Corp シート貼付方法およびウエハ加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
KR20010085725A (ko) * 2000-02-28 2001-09-07 가네꼬 히사시 반도체 장치 및 그 제조 방법
JP2002016022A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004022656A (ja) * 2002-06-13 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005285824A (ja) * 2004-03-26 2005-10-13 Sharp Corp 半導体チップの製造方法、および、半導体装置の製造方法
JP2007251098A (ja) * 2006-03-20 2007-09-27 Seiko Epson Corp 半導体チップの製造方法
JP2009049410A (ja) * 2007-08-17 2009-03-05 Samsung Electronics Co Ltd 半導体チップパッケージ、その製造方法及びこれを含む電子素子
JP2011210927A (ja) 2010-03-30 2011-10-20 Lintec Corp シート貼付方法およびウエハ加工方法

Also Published As

Publication number Publication date
KR102582536B1 (ko) 2023-09-26
TWI691004B (zh) 2020-04-11
JP6617471B2 (ja) 2019-12-11
JP2017038005A (ja) 2017-02-16
CN106449436A (zh) 2017-02-22
CN106449436B (zh) 2021-02-09
TW201717292A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
JP6484061B2 (ja) 電子部品パッケージの製造方法
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
TWI465542B (zh) 覆晶型半導體背面用膜
KR102582536B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN107540797B (zh) 非导电性粘结膜用组合物及包含其的非导电性粘结膜
TWI624914B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
JP2015178635A (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
CN107614641B (zh) 半导体加工用带
KR20170020253A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW202107670A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
WO2022149277A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TW201523815A (zh) 密封樹脂片及電子零件封裝之製造方法
TW202107669A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP2015097232A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant