JP2009049410A - 半導体チップパッケージ、その製造方法及びこれを含む電子素子 - Google Patents

半導体チップパッケージ、その製造方法及びこれを含む電子素子 Download PDF

Info

Publication number
JP2009049410A
JP2009049410A JP2008208880A JP2008208880A JP2009049410A JP 2009049410 A JP2009049410 A JP 2009049410A JP 2008208880 A JP2008208880 A JP 2008208880A JP 2008208880 A JP2008208880 A JP 2008208880A JP 2009049410 A JP2009049410 A JP 2009049410A
Authority
JP
Japan
Prior art keywords
semiconductor chip
molding
chip package
height
bump solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008208880A
Other languages
English (en)
Inventor
Pyoung-Wan Kim
▲坪▼完 金
Eun-Chul Ahn
殷徹 安
Jong-Ho Lee
種昊 李
Teak-Hoon Lee
澤勳 李
Chul-Yong Jang
▲吉▼容 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009049410A publication Critical patent/JP2009049410A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ソルダ接合信頼性を向上する半導体チップパッケージを提供する。
【解決手段】半導体チップパッケージは、ボンディングパッドを備える活性面、活性面に対向する背面及び側面を有する半導体チップ１１０と、半導体チップの背面及び側面を取り囲むモールディング拡張部１１１と、ボンディングパッドと電気的に連結されながら、モールディング拡張部１１１に延びる再配線パターン１１４と、再配線パターン１１４上に設けられたバンプ用ソルダボール１１６と、半導体チップの活性面及びモールディング拡張部１１１を覆いながら、バンプ用ソルダボール１１６それぞれの一部が露出するように形成されたモールディング層１２０ｃと、を含む。
【選択図】図１

Description

本発明は、半導体チップパッケージ及びその製造方法に関し、詳細には、ファンアウト型半導体パッケージ及びその製造方法に関する。
半導体産業における技術開発の主な傾向の一つは、半導体素子のサイズを縮小することである。半導体パッケージ分野においても、小型コンピュータ及びポータブル電子機器などの需要急増によって、小型のサイズを有しながら多数のピン（ｐｉｎ）を具現できるファインピッチボールグリッドアレイ（Ｆｉｎｅ ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ＦＢＧＡ）パッケージまたはチップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）などの半導体パッケージが開発されている。
現在開発されているファインピッチボールグリッドアレイパッケージまたはチップスケールパッケージなどのような半導体パッケージは、小型化及び軽量化などの物理的長所がある一方、未だ従来のプラスチックパッケージ（ｐｌａｓｔｉｃ ｐａｃｋａｇｅ）と対等の信頼性を確保できず、生産過程で所要される原副資材及び工程の単価が高くて、価格競争力が劣るという短所がある。特に、現在チップスケールパッケージの代表的な種類である、いわゆるマイクロボールグリッドアレイ（ｍｉｃｒｏ ＢＧＡ：μＢＧＡ）パッケージは、ファインピッチボールグリッドアレイまたはチップスケールパッケージに比べて優れた特性を有するが、同じく信頼性及び価格競争力が低いという短所がある。
このような短所を解決するために開発されたパッケージのうち、ウェハ上に形成された半導体チップのボンディングパッド（ｂｏｎｄｉｎｇ ｐａｄ）の再配置（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）または再配線（ｒｅｒｏｕｔｉｎｇ）を用いる、いわゆるウェハレベルチップスケールパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ ＣＳＰ：ＷＬ−ＣＳＰ）がある。
再配置を用いるウェハレベルチップスケールパッケージは、半導体素子製造工程（ＦＡＢｒｉｃａｔｉｏｎ：ＦＡＢ）で直接半導体基板上のボンディングパッドをより大きいサイズの他のパッドで再配置した後、その上にソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）のような外部接続端子を形成することを構造的特徴とする。
このようなウェハレベルチップスケールパッケージは、半導体チップのサイズが小くなるほどソルダボールのサイズも小くなる。ソルダボールのサイズが小くなるにつれ、もっと微細なピッチ（ｆｉｎｅ ｐｉｔｃｈ）を有するソルダボールレイアウト（ｌａｙｏｕｔ）が必要となる。しかし、持続的に減少しているデザインルール（ｄｅｓｉｇｎ ｒｕｌｅ）によって半導体チップのサイズは小さくなるが、ソルダボールレイアウトの微細化技術には限界がある。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、既存のソルダボールレイアウトに適用可能で、且つソルダ接合信頼性を向上することができる半導体チップパッケージ及びこれを含む電子素子を提供することにある。
本発明の他の目的は、既存のソルダボールレイアウトに適用可能で、且つソルダ接合信頼性を向上することができる半導体チップパッケージの製造方法を提供することにある。
本発明による半導体チップパッケージは、ボンディングパッドを備える活性面、活性面に対向する背面及び側面を有する半導体チップと、半導体チップの背面及び側面を取り囲むモールディング拡張部と、ボンディングパッドと電気的に連結されながら、モールディング拡張部に延びる再配線パターンと、再配線パターン上に形成されたバンプ用ソルダボールと、半導体チップの活性面及びモールディング拡張部を覆いながら、バンプ用ソルダボールそれぞれの一部が露出するように形成されたモールディング層と、を含む。モールディング層は、互いに隣接するバンプ用ソルダボールの間のメニスカス凹面を有する。
本発明による半導体チップパッケージの製造方法は、ボンディングパッドを備える活性面、活性面に対向する背面及び側面を有する少なくとも一つの半導体チップを準備する過程と、半導体チップの背面及び前記側面を取り囲むモールディング拡張部を形成する過程と、ボンディングパッドと電気的に連結されながら、モールディング拡張部に延びる再配線パターンを形成する過程と、再配線パターン上にバンプ用ソルダボールを形成する過程と、活性面を覆いながら、バンプ用ソルダボールそれぞれの一部が露出するモールディング層を形成する過程と、を含む。互いに隣接する前記バンプ用ソルダボールの間のモールディング層はメニスカス凹面を有する。
本発明によると、半導体チップパッケージが、半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるメニスカス凹面を有するモールディング層を含むことで、ソルダ接合信頼性を向上することができる。また、半導体チップパッケージが、半導体チップの背面及び側面を取り囲みながら再配線パターンが延長できるモールディング拡張部を含むことで、既存のソルダボールレイアウトに適用することができる。従って、電子素子の電気的信頼性を向上する半導体チップパッケージを提供することができる。
さらに、本発明によると、電子素子が半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるメニスカス凹面を有するモールディング層を含むことで、ソルダ接合信頼性を向上することができる。
また、電子素子が半導体チップの背面及び側面を取り囲みながら再配線パターンが延長できるモールディング拡張部を含むことで、既存のソルダボールレイアウトに適用することができる。従って、品質の高い電子素子を提供することができる。
以下、添付の図面を参照して、本発明の好ましい実施の形態を詳しく説明する。しかし、本発明は、ここで説明される実施の形態に限定されず、他の形態に具体化されることができる。むしろ、ここで紹介される実施の形態は、開示された内容が徹底且つ完全になるように、そして当業者に本発明の思想が十分伝達されるように提供される。また、好ましい実施の形態によるので、説明の手順によって提示される参照符号はその手順に必ずしも限定されるのではない。図面において、膜及び領域の厚さは明確性のために誇張されている。また、膜が他の膜または基板上にあると言及される場合、他の膜または基板上に直接形成されるかまたはその間に第３の膜が介在することもできる。
図１は、本発明の一実施形態による半導体チップパッケージを説明するための断面図であり、図２は、図１のＡ部分の拡大断面図である。
図１及び図２を参照すると、半導体チップパッケージは、半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４、バンプ（ｂｕｍｐ）用ソルダボール１１６及びモールディング層（ｍｏｌｄｉｎｇ ｌａｙｅｒ）１２０ｃを含む。
半導体チップ１１０は、ボンディングパッド（ｂｏｎｄｉｎｇ ｐａｄ、図示せず）を備える活性面、活性面に対向する背面及び側面を有する。半導体チップ１１０は、メモリ（ｍｅｍｏｒｙ）チップ、ロジッグ（ｌｏｇｉｃ）チップのような様々な種類の半導体チップである。半導体チップ１１０は５０〜７６０μｍ範囲の厚さを有する。好ましくは、半導体チップ１１０は５０〜２００μｍ範囲の厚さを有する。半導体チップ１１０が薄い厚さを有することで、半導体チップパッケージの薄型化が達成できる。
モールディング拡張部１１１は、半導体チップ１１０の背面及び側面を取り囲んでいる。モールディング拡張部１１１は、樹脂（ｒｅｓｉｎ）系の物質またはエポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）である。モールディング拡張部１１１は、モールディング層１２０ｃと同一の物質から形成されても良い。これによって、半導体チップ１１０の背面及び側面はモールディング拡張部１１１により化学的／物理的な外部環境から保護される。
再配線パターン１１４は、半導体チップ１１０のボンディングパッドと電気的に連結され、ボンディングパッドからモールディング拡張部１１１に延びる。再配線パターン１１４と半導体チップ１１０の活性面との間に絶縁層１１２がさらに介在する。絶縁層１１２は、再配線パターン１１４と半導体チップ１１０の間を電気的に絶縁する。好ましくは、絶縁層１１２は、半導体チップ１１０の活性面と再配線パターン１１４の間にのみ介在する。また、絶縁層１１２は、再配線パターン１１４とモールディング拡張部１１１の間にも介在する。
バンプ用ソルダボール１１６は再配線パターン１１４上に提供される。バンプ用ソルダボール１１６は、ヤング率（Ｙｏｕｎｇ´ｓ ｍｏｄｕｌｕｓ）が２０〜９０Ｇｐａであるソルダ物質を含む。バンプ用ソルダボール１１６は、半導体チップ１１０と外部回路（例えば、配線基板など）の間の電気的な連結を提供する。
本実施形態の半導体チップパッケージは、上述した半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４及びバンプ用ソルダボール１１６を含むことで、ファンアウト（ｆａｎ−ｏｕｔ）パッケージ構造を有する。これによって、半導体チップ１１０のサイズが小くなっても既存のソルダボールレイアウトを保持できるので、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性（Ｓｏｌｄｅｒ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ：ＳＪＲ）の低下を防止することができる。
モールディング層１２０ｃは、半導体チップ１１０の活性面及びモールディング拡張部１１１を覆いながら、バンプ用ソルダボール１１６それぞれの一部を露出させるように形成される。互いに隣接するバンプ用ソルダボール１１６の間のモールディング層１２０ｃは、バンプ用ソルダボール１１６と接するエッジを含むメニスカス（ｍｅｎｉｓｃｕｓ）凹面を有することができる。バンプ用ソルダボール１１６は、最大直径（Ｍａｘ．Ｄｉａｍｅｔｅｒ）を有する、活性面と平行な断面を含むことができる。活性面または／及びモールディング拡張部１１１の表面からメニスカス凹面のバンプ用ソルダボール１１６と接するエッジまでの高さＨ１は、活性面または／及びモールディング拡張部１１１の表面からバンプ用ソルダボール１１６の断面までの高さＺから下または上にバンプ用ソルダボール１１６の最大直径の１／７長さ以内である。例えば、バンプ用ソルダボール１１６の最大直径が３５０μｍである場合、メニスカス凹面のエッジまでの高さＨ１はバンプ用ソルダボール１１６の断面までの高さＺから±５０μｍ以内である。これによって、半導体チップ１１０の活性面は、モールディング層１２０ｃにより化学的／物理的な外部環境から保護される。
モールディング層１２０ｃによりバンプ用ソルダボール１１６の固着特性が向上することで、半導体チップパッケージのバンプ用ソルダボール１１６の接合部位に集中する熱的応力が分散する。これによって、バンプ用ソルダボール１１６のソルダ接合信頼性を向上することができる。また、モールディング層１２０ｃは、半導体チップ１１０と配線基板の間の熱膨張係数差を減少させることができる。従って、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性を向上することができる。
モールディング層１２０ｃのメニスカス凹面は、活性面または／及びモールディング拡張部１１１の表面からバンプ用ソルダボール１１６と接するエッジまでの第１高さＨ１、活性面または／及びモールディング拡張部１１１の表面からバンプ用ソルダボール１１６のうち最外郭バンプ用ソルダボールと接する部位までの第２高さＨ２、活性面または／及びモールディング拡張部１１１の表面からバンプ用ソルダボール１１６の間の最下部までの第３高さＨ３及び活性面または／及びモールディング拡張部１１１の表面から半導体チップ１１０のエッジに対応する部位までの第４高さＨ４を含むことができる。第１高さＨ１と第３高さＨ３の間には、バンプ用ソルダボール１１６の最大直径の１／５長さ以内の高さ差が存在することができる。例えば、バンプ用ソルダボール１１６の最大直径が３５０μｍである場合、第１高さＨ１と第３高さＨ３の間には最大７０μｍの高さ差が存在することができる。また、第１高さＨ１と第３高さＨ３の間には少なくとも１０μｍの高さ差が存在することができる。第２高さＨ２は第１高さＨ１より低いか高いことができ、第４高さＨ４は第３高さＨ３より低いか高いことができる。また、第２高さＨ２と第４高さＨ４の間には少なくとも１０μｍの高さ差が存在することができる。
モールディング層１２０ｃが、活性面または／及びモールディング拡張部１１１の表面からバンプ用ソルダボール１１６の最大直径の断面までの高さＺより下または上にバンプ用ソルダボール１１６の最大直径の１／７長さ以内のメニスカス凹面のバンプ用ソルダボール１１６と接するエッジまでの高さＨ１を有するので、バンプ用ソルダボール１１６の固着特性を向上することができる。これによって、半導体チップパッケージのバンプ用ソルダボール１１６との接合部位に集中される熱的応力が分散するので、ソルダ接合信頼性を向上することができる。
メニスカス凹面のバンプ用ソルダボール１１６と接するエッジまでの高さＨ１がバンプ用ソルダボール１１６の最大直径の断面までの高さＺから上にバンプ用ソルダボール１１６の最大直径の１／７長さを超える場合には、モールディング層１２０ｃを形成する工程でボイド（ｖｏｉｄ）などのような不良をもたらす虞がある。または、半導体チップ１１０と外部回路の間の電気的な連結を提供するバンプ用ソルダボール１１６の露出面が足りず、電気的信頼性が低下する虞が生じる。
メニスカス凹面のバンプ用ソルダボール１１６と接するエッジまでの高さＨ１がバンプ用ソルダボール１１６の最大直径の断面までの高さＺから下にバンプ用ソルダボール１１６の最大直径の１／７長さを超える場合には、再配線パターン１１４上に提供されたバンプ用ソルダボール１１６の固着特性が低下する虞がある。これによって、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性が低下する虞がある。
モールディング層１２０ｃのメニスカス凹面は、つや消し（ｍａｔｔｅｄ）またはつや出し（ｎｏｎ−ｍａｔｔｅｄ）形態の表面を有してもよい。モールディング層１２０ｃのメニスカス凹面は粗い表面により低い反射特性があるため、半導体チップパッケージを検査する過程で、肉眼でバンプ用ソルダボール１１６とモールディング層１２０ｃの表面を容易に区分することができる。
モールディング層１２０ｃは、エポキシモールディングコンパウンドを含むことができる。エポキシモールディングコンパウンドは５０〜９０ｗｔ％範囲のシリカ（ｓｉｌｉｃａ、ＳｉＯ2）を含むことができる。エポキシモールディングコンパウンドは、ガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ、Ｔｇ）以下の温度区間で５０ｐｐｍ／℃以下の熱膨張係数を有する。エポキシモールディングコンパウンドは３Ｇｐａ以上の弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）を有することができる。
上記の構造を有する半導体チップパッケージは、半導体チップの活性面及びモールディング拡張部を覆いながら、バンプ用ソルダボールそれぞれの一部を露出させるメニスカス凹面を有するモールディング層を含むことで、半導体チップの活性面が化学的／物理的な外部環境から保護される。また、モールディング層が半導体チップパッケージを配線基板に実装する工程で、半導体チップと配線基板の間の熱膨張係数差を減少させることで、ソルダ接合信頼性を向上することができる。さらに、モールディング拡張部が半導体チップの背面及び側面を取り囲む構造を有することで、半導体チップの背面及び側面が化学的／物理的な外部環境から保護される。
図３は、半導体チップパッケージの製造方法を説明するための工程フローチャートである。
図３を参照すると、半導体チップパッケージの製造方法は、半導体チップそれぞれの背面及び側面を取り囲むモールディング拡張部を形成する過程（Ｓ１１０）と、半導体チップのボンディングパッドと電気的に連結されながらモールディング拡張部に延びる再配線パターンを形成する過程（Ｓ１２０）と、再配線パターン上にバンプ用ソルダボールを形成する過程（Ｓ１３０）と、成形金型にリリーステープを供給し、半導体チップ群をローディングする過程（Ｓ１４０）と、モールディング物質を成形金型に注入する過程（Ｓ１５０）と、圧縮成形して半導体チップの活性面及びモールディング拡張部にモールディング層を形成する過程（Ｓ１６０）と、成形金型から半導体チップ群をアンローディングする過程（Ｓ１７０）と、半導体チップを切断してそれぞれの半導体チップパッケージに分離する過程（Ｓ１８０）とを含む。
上記の半導体チップパッケージの製造方法は、大略的流れを説明したものであり、これに対する詳細を、下記の図４Ａ乃至図４Ｄ、及び図５Ａ乃至図５Ｃまたは図７Ａ乃至７Ｃを参照して説明する。前記で一つの半導体チップが半導体パッケージに形成されると言及しが、複数の半導体チップが実質的に同時に個々の半導体パッケージにパッケージングされることができる。
図４Ａ乃至図４Ｄは、実施の形態による半導体チップパッケージの製造方法を説明するための工程断面図である。
図４Ａを参照すると、少なくとも一つの半導体チップ１１０をキャリア（ｃａｒｒｉｅｒ）１３５に付着させる。複数の半導体チップ１１０を付着させる場合には、それぞれの半導体チップ１１０を、製造しようとするパッケージの大きさに適合する間隔を有するように、キャリア１３５に配置することができる。半導体チップ１１０をキャリア１３５に付着させるために、接着物質膜を使用することができる。半導体チップ１１０をキャリア１３５に付着させるとき、半導体チップ１１０の活性面がキャリア１３５に接するようにする。これによって、半導体チップ１１０の背面及び側面が露出する。
半導体チップ１１０をキャリア１３５に付着させる前に、半導体チップ１１０の背面を研磨する過程と、半導体ウェハに形成された複数の半導体チップをそれぞれの半導体チップ１１０に切断（ｓａｗｉｎｇ）する過程をさらに含むことができる。背面が研摩された半導体チップ１１０は５０〜７６０μｍ範囲の厚さを有する。好ましくは、背面が研摩された半導体チップ１１０は５０〜２００μｍ範囲の厚さを有する。半導体チップ１１０が薄い厚さを有することで、半導体チップパッケージの薄型化が達成できる。
キャリア１３５は、金属物質、セラミック（ｃｅｒａｍｉｃ）物質及び有機（ｏｒｇａｎｉｃ）物質の中で選択された一つである。キャリア１３５は、半導体チップ１１０の背面及び側面を取り囲むモールディング拡張部を形成する後続工程で、半導体チップ１１０に与えられる物理的応力を緩和させることができる。接着物質膜は、再加工接着剤（ｒｅｗｏｒｋａｂｌｅ ａｄｈｅｓｉｖｅ）である。これは、半導体チップ１１０をモールディング拡張部が形成された後に除去する工程を容易にすることができる。接着物質膜としては、紫外線硬化樹脂（ＵｌｔｒａＶｉｏｌｅｔ ｃｕｒａｂｌｅ ｒｅｓｉｎ：ＵＶ ｒｅｓｉｎ）や熱可塑性（ｔｈｅｒｍｏｐｌａｓｔｉｃ）樹脂を含む接着テープを使用することができる。
図４Ｂを参照すると、半導体チップ１１０の背面及び側面を取り囲むモールディング拡張部１１１を形成する。モールディング拡張部１１１は、半導体チップ１１０の背面及び側面を化学的／物理的な外部環境から保護することができる。モールディング拡張部１１１を形成する過程は、印刷（ｐｒｉｎｔｉｎｇ）方式、移送成形（ｔｒａｎｓｆｅｒ ｍｏｌｄｉｎｇ）方式または圧縮成形（ｃｏｍｐｒｅｓｓｉｏｎ ｍｏｌｄｉｎｇ）方式またはこれと類似する様々な方法によって行われる。モールディング拡張部１１１は、樹脂系の物質またはエポキシモールディングコンパウンドからなることができる。また、モールディング拡張部１１１は、後で形成されるモールディング層と同一の物質から形成されてもよい。
図４Ｃを参照すると、半導体チップ１１０の活性面を覆っているキャリア１３５を除去した後、半導体チップ１１０の活性面及びモールディング拡張部１１１上に絶縁層１１２を形成する。絶縁層１１２は、半導体チップ１１０と再配線パターン１１４の間を電気的に絶縁することができる。絶縁層１１２は、半導体チップ１１０と再配線パターン１１４を電気的に連結させるために、半導体チップ１１０のボンディングパッド（図示せず）を露出させるランド領域（ｌａｎｄ ｒｅｇｉｏｎ、図示せず）を有する。
半導体チップ１１０のボンディングパッドと電気的に連結されながら、モールディング拡張部１１１に延びる再配線パターン１１４を形成する。再配線パターン１１４を形成する過程は、めっき方式またはラミネーション（ｌａｍｉｎａｔｉｏｎ）方式などのような一般的な再配線方式による。説明の便宜のために、再配線方式に対する説明は省略する。
図４Ｄを参照すると、再配線パターン１１４上にバンプ用ソルダボール１１６を形成する。バンプ用ソルダボール１１６を形成する過程は、ソルダボール付着（ｓｏｌｄｅｒ ｂａｌｌ ａｔｔａｃｈ）方式、ソルダ印刷（ｓｏｌｄｅｒ ｐｒｉｔｉｎｇ）方式またはソルダジェット（ｓｏｌｄｅｒ ｊｅｔｔｉｎｇ）方式またはこれと類似する方式による。
上記の工程が複数の半導体チップ１１０を含む半導体チップ群Ｓを対象に行われた場合、バンプ用ソルダボール１１６を形成した後、それぞれの半導体チップ１１０に分離するための切断工程をさらに含む。または、後にモールディング層を形成した後、それぞれの半導体チップパッケージに分離する切断工程が行われる。
本実施形態の半導体チップパッケージは、上述した半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４及びバンプ用ソルダボール１１６を含むように形成されることで、ファンアウト（ｆａｎ−ｏｕｔ）パッケージ構造を有する。これによって、半導体チップ１１０のサイズが小くなっても既存のソルダボールレイアウトを保持できるので、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性の低下を防止することができる。
図５Ａ乃至図５Ｃは、本発明の一実施形態による半導体チップパッケージの製造方法を説明するための工程断面図であり、図６は、図５ＣのＢ部分の拡大断面図である。
図５Ａを参照すると、成形金型は、下部金型３１０ｂ及び上部金型３１０ｔからなる。下部金型３１０ｂは、モールディング成形部３１２を有する。この例で、モールディング成形部３１２は下部金型３１０ｂの凹面部分である。上部金型３１０ｔは装着部を有する。成形金型は、モールディング物質（図５Ｂの１２０参照）の液体化のために、１７５℃以上の温度まで加熱する機能を有する。
下部金型３１０ｂと上部金型３１０ｔの間に、リリーステープ（ｒｅｌｅａｓｅ ｔａｐｅ）３２０を供給する。リリーステープ３２０は、下部金型３１０ｂの両側に設けられたテープローラ（ｔａｐｅ ｒｏｌｌｅｒ）３１５により下部金型３１０ｂに供給される。リリーステープ３２０は、モールディング工程の温度で変形を発生させない安定した素材からなる。リリーステープ３２０は、ポリテトラフルオロエチレン（ＰｏｌｙＴｅｔｒａＦｌｕｏｒｏＥｔｈｙｌｅｎｅ：ＰＴＦＥ）、エチレン／テトラフロオロエチレン共重合体（Ｅｔｈｙｌｅｎｅ ＴｅｔｒａＦｌｕｏｒｏＥｔｈｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ：ＥＴＦＥ）またはこれと類似する物質からなる。
図５Ｂを参照すると、上部金型３１０ｔの装着部に、バンプ用ソルダボールが形成された半導体チップ群Ｓがローディング（ｌｏａｄｉｎｇ）される。半導体チップ群Ｓは少なくとも一つの半導体チップを含む。図４Ｄで説明されたように、半導体チップ群Ｓがそれぞれの半導体チップに分離された場合、半導体チップ群Ｓは、複数の半導体チップの間にチップ切断領域（ｓｃｒｉｂｅ ｌｉｎｅ）を有するキャリアに搭載された形態である。これとは異なって、半導体チップ群Ｓがそれぞれの半導体チップに分離されない場合もある。この場合、半導体チップ群Ｓはキャリアを含まなくても良い。半導体チップ群Ｓは、半導体チップの背面が上部金型３１０ｔの装着部に向かうようにローディングされる。
半導体チップ群Ｓは、接着物質膜を媒介にして上部金型３１０ｔの装着部３１４にローディングされる。接着物質膜としては、接着後に分離が容易な再加工接着剤を使用する。これは、半導体チップ群Ｓは、モールディング工程の終了後アンローディング（ｕｎｌｏａｄｉｎｇ）されるからである。接着物質膜としては、紫外線硬化樹脂や熱可塑性樹脂またはこれと類似する樹脂を含む接着テープを使用してもよい。
下部金型３１０ｂのモールディング成形部にリリーステープ３２０を密着させた後、密着したリリーステープ３２０を含むモールディング成形部にモールディング物質１２０を注入する。モールディング物質１２０は、例えば、エポキシモールディングコンパウンドを含む。エポキシモールディングコンパウンドは、粉末（ｐｏｗｄｅｒ）形態または液体（ｌｉｑｕｉｄ）形態からなる。エポキシモールディングコンパウンドは、５０〜９０ｗｔ％範囲のシリカを含む。エポキシモールディングコンパウンドは、ガラス転移温度以下の温度区間で５０ｐｐｍ／℃以下の熱膨張係数を有する。これによって、上部金型３１０ｔの装着部にローディングされた半導体チップ群Ｓのバンプ用ソルダボールがモールディング物質１２０上に位置する。
モールディング物質１２０を注入した後、下部金型３１０ｂのモールディング成形部を予熱及び真空排気する過程をさらに含む。予熱は、例えば、モールディング物質が粉末形態からなる場合、モールディング物質１２０を液体状態にするため行われる。予熱は、１７５℃程度の温度で２秒以上の時間の間行われる。真空排気は、モールディング層（図５Ｃの１２０ｃ参照）を形成する工程で発生し得る不均一または不完全なモールディング層の形成を防止する。真空排気は、下部金型３１０ｂのモールディング成形部内部の圧力が５０ｔｏｒｒ以下になるように行われる。
図５Ｃ及び図６を参照すると、圧縮成形して半導体チップの活性面及びモールディング拡張部を覆うモールディング層１２０ｃを形成する。圧縮成形は、半導体チップ群Ｓを液体状態のモールディング物質１２０及びリリーステープ３２０に圧縮することである。圧縮することは、上部金型３０１ｔ及び下部金型３１０ｂを密着させることにより行われる。一実施の形態で、圧縮は、上部金型３１０ｔ及び／または下部金型３１０ｂが動いて、上部金型３１０ｔと下部金型３１０ｂがリリーステープ３２０を介在させて互いに接続するようにして行われる。モールディング層１２０ｃを形成した後、１００℃以上の温度を与える追加的な硬化工程でモールディング層１２０ｃと活性面及びモールディング拡張部との間の接着力を向上させるとともに、モールディング層１２０ｃの安定性を増加させることができる。
圧縮成形によって、半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるモールディング層１２０ｃが形成されることができる。モールディング層１２０ｃは、互いに隣接するバンプ用ソルダボールの間でバンプ用ソルダボールと接するエッジを含むメニスカス凹面を有し、バンプ用ソルダボールは活性面と平行で最大直径を有する断面を含み、活性面または／及びモールディング拡張部の表面からメニスカス凹面のバンプ用ソルダボールと接するエッジまでの高さ（図１のＨ１参照）は、活性面または／及びモールディング拡張部の表面からバンプ用ソルダボールの断面から下または上にバンプ用ソルダボールの最大直径の１／７長さ以内である。これによって、半導体チップの活性面はモールディング層１２０ｃによって化学的／物理的な外部環境から保護される。
モールディング層１２０ｃによりバンプ用ソルダボールの固着特性が向上することで、半導体チップパッケージのバンプ用ソルダボールの接合部位に集中される熱的応力が分散する。これによって、バンプ用ソルダボールのソルダ接合信頼性を向上することができる。また、モールディング層１２０ｃは半導体チップと配線基板の間の熱膨張係数差を減少することができる。これによって、半導体チップパッケージを配線基板に実装する工程でバンプ用ソルダボールのソルダ接合信頼性を向上することができる。
モールディング層１２０ｃが半導体チップ群Ｓの強度を向上させることで、それぞれの半導体チップパッケージに分離するための後続工程である切断工程で、半導体チップパッケージのエッジが割れるチッピング（ｃｈｉｐｐｉｎｇ）現象を最小化することができる。従って、切断工程による半導体チップパッケージの品質低下を防止することができる。
モールディング層１２０ｃがメニスカス凹面を有するように形成されることは、上部金型３１０ｔと下部金型３１０ｂの間に介在したリリーステープ３２０によることである。これは、圧縮成形工程でリリーステープ３２０にバンプ用ソルダボールの一部が陥没するからである。これによって、リリーステープ３２０は互いに隣接するバンプ用ソルダボールの間でメニスカス凸面を形成することができる。結果的に、モールディング層１２０ｃはリリーステープ３２０のメニスカス凸面によってメニスカス凹面を有することができる。
リリーステープ３２０の厚さＴRは、バンプ用ソルダボールの高さＴSからモールディング層１２０ｃの第３高さＴH3（図１のＨ３と同一）を引いた値より大きいことができる。リリーステープ３２０は、１０〜９００％範囲の延伸率（ｅｌｏｎｇａｔｉｏｎ）及び５０ＭＰａ以下の引張応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を有することができる。もし、リリーステープ３２０の引張応力が５０ＭＰａ以上である場合、ヤング率が２０〜９０ＧＰａであるソルダ物質を含むバンプ用ソルダボールは、リリーステープ３２０により押されて、その模様が変形される虞がある。
メニスカス凹面は、活性面または／及びモールディング拡張部の表面からバンプ用ソルダボールと接するエッジまでの第１高さ、第２高さＨ２、第３高さＨ３及び第４高さＨ４を含むことができる。
上述したように、半導体チップパッケージのバンプ用ソルダボールと接合部位に集中される熱的応力が分散することで、ソルダ接合信頼性を向上することができる。
メニスカス凹面のバンプ用ソルダボールと接するエッジまでの高さがバンプ用ソルダボールの最大直径の断面までの高さから上にバンプ用ソルダボールの最大直径の１／７長さを超える場合は、モールディング層１２０ｃを形成する工程でボイドなどのような不良をもたらす虞がある。または、半導体チップと外部回路の間の電気的な連結を提供するバンプ用ソルダボールの露出面が不足して、電気的信頼性が低下する虞がある。
メニスカス凹面のバンプ用ソルダボールと接するエッジまでの高さがバンプ用ソルダボールの最大直径の断面までの高さから下にバンプ用ソルダボールの最大直径の１／７長さを超える場合は、再配線パターン上に提供されたバンプ用ソルダボールの固着特性が低下する虞がある。これによって、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボールのソルダ接合信頼性が低下する可能性がある。
リリーステープ３２０は、つや消しまたはつや出し形態の表面を有し得る。リリーステープ３２０の表面形態は、モールディング工程でモールディング層１２０ｃのメニスカス凹面に転写される。これによって、モールディング層１２０ｃのメニスカス凹面はつや消しまたはつや出し形態の表面を有することができる。好ましくは、本実施形態のモールディング層１２０ｃのメニスカス凹面はつや消し形態の表面を有する。これによって、モールディング層１２０ｃのメニスカス凹面は、粗い表面により低い反射特性を有するので、半導体チップパッケージを検査する過程で、肉眼でバンプ用ソルダボールとモールディング層１２０ｃの表面を容易に区分することができる。
図示されていないが、モールディング層１２０ｃが形成された半導体チップ群Ｓを上部金型からアンローディングした後、複数の半導体チップの間のチップ切断領域及びモールディング層１２０ｃを切断して、それぞれの半導体チップパッケージに分離してもよい。これによって、半導体チップの活性面及びモールディング拡張部を覆いながら、バンプ用ソルダボールそれぞれの一部を露出させるように提供されたメニスカス凹面を有するモールディング層１２０ｃを含む半導体チップパッケージを製造することができる。
図７Ａ乃至図７Ｃは、他の実施の形態による半導体チップパッケージの製造方法を説明するための工程断面図である。説明の便宜のために、図７Ａ乃至図７Ｃに対する説明は図５Ａ乃至図５Ｃの説明と同一の部分を省略して記載する。
図７Ａを参照すると、成形金型は下部金型３１０ｂａ及び上部金型３１０ｔａからなる。下部金型３１０ｂａは、モールディング成形部３１４（３１０ｂａの凹部）を有する。下部金型３１０ｂａと上部金型３１０ｔａの間にリリーステープ３２０が供給される。リリーステープ３２０は、上部金型３１０ｔａの両側に設けられたテープローラ３１５を通して上部金型３１０ｔａに供給される。
図７Ｂを参照すると、下部金型３１０ｂａの装着部にバンプ用ソルダボールが形成された半導体チップ群Ｓがローディングされる。半導体チップ群Ｓは、半導体チップの背面が下部金型３１０ｂａの装着部３１４に向かうようにローディングされる。半導体チップ群Ｓは、接着物質膜を媒介にして下部金型３１０ｂａの装着部にローディングされる。
上部金型３１０ｔａにリリーステープ３２０を密着させ、下部金型３１０ｂａのモールディング成形部の装着部にローディングされた半導体チップ群Ｓのバンプ用ソルダボールを覆うように、下部金型３１０ｂａのモールディング成形部にモールディング物質１２０を注入する。これによって、下部金型３１０ｂａのモールディング成形部の装着部にローディングされた半導体チップ群Ｓのバンプ用ソルダボール上に、モールディング物質１２０が位置することができる。
図７Ｃを参照すると、圧縮成形して半導体チップの活性面及びモールディング拡張部を覆うモールディング層１２０ｃを形成する。圧縮成形は、半導体チップ群Ｓ上にある液体状態のモールディング物質１２０にリリーステープ３２０を圧縮する過程を含む。圧縮することは、上部金型３０１ｔａ及び下部金型３１０ｂａを密着させる過程を含む。このような圧縮は、上部金型３１０ｔａ及び／または下部金型３１０ｂａが動いて、上部金型３１０ｔａと下部金型３１０ｂａがリリーステープ３２０を介在させて互いに接続するようにして行われる。
圧縮成形によって、半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるモールディング層１２０ｃが形成される。モールディング層１２０ｃは、互いに隣接するバンプ用ソルダボールの間でバンプ用ソルダボールと接するエッジを含むメニスカス凹面を有する。これによって、半導体チップの活性面は、モールディング層１２０ｃにより化学的／物理的な外部環境から保護される。
モールディング層１２０ｃによりバンプ用ソルダボールの固着特性が向上することで、半導体チップパッケージのバンプ用ソルダボールの接合部位に集中される熱的応力を分散させることができる。これによって、バンプ用ソルダボールのソルダ接合信頼性が向上することができる。また、モールディング層１２０ｃは、半導体チップと配線基板の間の熱膨張係数差を減少させることができる。これによって、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボールのソルダ接合信頼性を向上することができる。
さらに、モールディング層１２０ｃは半導体チップ群Ｓの強度を向上することで、それぞれの半導体チップパッケージに分離するための後続工程である切断工程で、半導体チップパッケージのエッジが割れるチッピング現象を最小化することができる。これによって、切断工程による半導体チップパッケージの品質低下を防止することができる。
上記の方法によって製造された半導体チップパッケージは、半導体チップの活性面及びモールディング拡張部を覆いながら、バンプ用ソルダボールそれぞれの一部を露出させるメニスカス凹面を有するモールディング層を含むことで、半導体チップの活性面が化学的／物理的な外部環境から保護されることができる。また、モールディング層が半導体チップパッケージを配線基板に実装する工程で、半導体チップと配線基板の間の熱膨張係数差を減少させることで、ソルダ接合信頼性を向上することができる。
図７Ｂ及び７Ｃに示すように、装着部３１４はモールディング拡張部１１１を有する半導体チップ群Ｓの厚さより厚い深さを有することができる。上部金型３１０ｔａと下部金型３１０ｂは一緒に提供される時、モールディング層１２０ｃの相当量が半導体チップ群Ｓとモールディング拡張部１１１とリリーステープ３２０の間に残り得る。
図８は、他の実施形態による半導体チップパッケージを説明するための断面図である。説明の便宜のために、図８に対する説明は、図１の説明と同一の部分を省略して記載する。
図８を参照すると、半導体チップパッケージは、半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４、バンプ用ソルダボール１１６及びモールディング層１２０ｃを含む。
再配線パターン１１１と半導体チップ１１０の活性面の間に介在した絶縁層１１２をさらに含む。絶縁層１１２は、再配線パターン１１４と半導体チップ１１０の間を電気的に絶縁させる。モールディング拡張部１１１が絶縁物質の樹脂系の物質またはエポキシモールディングコンパウンドで、内部に配線などのような導電パターンを含まないため、再配線パターン１１４とモールディング拡張部１１１の間には電気的絶縁の必要がない。これによって、絶縁層１１２は半導体チップ１１０の活性面と再配線パターン１１１の間にだけ介在することができる。
図９は、本実施形態による電子素子を説明するための断面図である。
図９を参照すると、図３を参照して前述された方法で製造された図１及び／または図８のような構造の半導体チップパッケージを準備する。配線基板２１０を準備する。配線基板２１０に半導体チップパッケージを実装することで、電子素子を製造することができる。以下では、図１の半導体チップパッケージを含む電子素子を例にあげて説明する。しかし、他の実施形態は上述したように様々な半導体チップを含むことができる。
半導体チップパッケージは、半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４、バンプ用ソルダボール１１６及びモールディング層１２０ｃを含む。半導体チップ１１０は、ボンディングパッド（図示せず）を備える活性面、活性面に対向する背面及び側面を有する。モールディング拡張部１１１は、半導体チップ１１０の背面及び側面を取り囲む。再配線パターン１１４は、半導体チップ１１０のボンディングパッドと電気的に連結されながら、モールディング拡張部１１１に延びる。再配線パターン１１４と半導体チップ１１０の活性面及びモールディング拡張部１１１との間に介在した絶縁層１１２をさらに含む。絶縁層１１２は、再配線パターン１１４と半導体チップ１１０の間を電気的に絶縁する。バンプ用ソルダボール１１６は、半導体チップ１１０の再配線パターン１１４上に設けられる。バンプ用ソルダボール１１６は半導体チップ１１０と配線基板２１０の間の電気的な連結を提供する。
半導体チップパッケージは、前記のような半導体チップ１１０、モールディング拡張部１１１、再配線パターン１１４及びバンプ用ソルダボール１１６を含むことで、ファンアウトパッケージ構造を有する。これによって、半導体チップ１１０のサイズが小くなっても既存のソルダボールレイアウトを保持することができるので、半導体チップパッケージを配線基板に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性の低下を防止することができる。
モールディング層１２０ｃは、半導体チップ１１０の活性面及びモールディング拡張部１１１を覆いながら、バンプ用ソルダボール１１６それぞれの一部を露出させるように形成される。モールディング層１２０ｃは、互いに隣接するバンプ用ソルダボール１１６の間でバンプ用ソルダボール１１６と接するエッジを含むメニスカス凹面を有する。モールディング層１２０ｃとバンプ用ソルダボール１１６は、図１及び図２を参照して説明されたのと類似する断面を有する。これによって、半導体チップ１１０の活性面は、モールディング層１２０ｃにより化学的／物理的な外部環境から保護されることができる。
バンプ用ソルダボール１１６の固着特性が向上することで、ソルダ接合信頼性を向上することができる。そして、モールディング層１２０ｃは、半導体チップ１１０と配線基板２１０の間の熱膨張係数差を減少させることができる。これによって、半導体チップパッケージを配線基板２１０に実装する工程で、バンプ用ソルダボール１１６のソルダ接合信頼性を向上することができる。
配線基板２１０は、半導体チップパッケージが実装される上部面及び上部面に対向する下部面を有することができる。配線基板２１０は、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）を含むシステム基板（ｓｙｓｔｅｍ ｂｏａｒｄ）などであり得る。配線基板２１０は、ボンディング電極（図示せず）を含む上部面及び上部面に対向しながら接続電極（図示せず）を含む下部面を有する。ボンディング電極は、それに対応する半導体チップ１１０のボンディングパッドとバンプ用ソルダボール１１６を媒介にして電気的に連結される。
配線基板２１０の下部面に配線基板用ソルダボール２１２を形成することをさらに含んでもよい。配線基板用ソルダボール２１２は、配線基板２１０の下部面に含まれた接続電極上に提供される。配線基板用ソルダボール２１２は、配線基板２１０の内部配線（図示せず）に連結され、半導体チップ１１０と外部回路（例えば、メイン基板（ｍａｉｎ ｂｏａｒｄ））との間に電気的な連結を提供することができる。
上述した構造を有する電子素子は、半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるメニスカス凹面を有するモールディング層を含むので、半導体チップの活性面が化学的／物理的な外部環境から保護される。また、モールディング層が、半導体チップパッケージを配線基板に実装する工程で、半導体チップと配線基板の間の熱膨張係数差を減少させることができる。これによって、バンプ用ソルダボールのソルダ接合信頼性が向上することで、電子素子は安定した電気的特性を有する。さらに、実施の形態による電子素子は、モールディング物質膜を含む従来とは異なって、上述したようなモールディング層を含むので、電子素子製造工程を単純化し、製造費用を減少させることができる。
上記の本実施形態による半導体チップパッケージは、半導体チップの活性面及びモールディング拡張部を覆いながらバンプ用ソルダボールそれぞれの一部を露出させるメニスカス表面を有するモールディング層を含むことで、ソルダ接合信頼性を向上することができる。また、半導体チップパッケージは、半導体チップの背面及び側面を取り囲みながら再配線パターンを延長可能なモールディング拡張部を含むことで、既存のソルダボールレイアウトに適用することができる。これによって、電子素子の電気的信頼性を向上する半導体チップパッケージ及びその製造方法が提供される。
本発明の一実施形態による半導体チップパッケージを説明するための断面図である。 図１のＡ部分の拡大断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するためのフローチャートである。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 図５ＣのＢ部分の拡大断面図である。 本発明の他の実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の他の実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の他の実施形態による半導体チップパッケージの製造方法を説明するための断面図である。 本発明の他の実施形態による半導体チップパッケージを説明するための断面図である。 本発明の他の実施形態による電子素子を説明するための断面図である。
符号の説明
１１０：半導体チップ、１１１：モールディング拡張部、１１２：絶縁層、１１４：再配線パターン、１１６：ンプ用ソルダボール、１２０：モールディング物質、１２０ｃ：モールディング層、１３５：キャリア、２００：配線基板、２１２：配線基板用ソルダボール、３１０ｂ：下部金型、３１０ｔ：上部金型、３１５：テープローラ、３２０：リリーステープ

Claims (28)

  1. ボンディングパッドを備える第１面、前記第１面に対向する第２面及び側面を有する半導体チップと、
    前記半導体チップの前記第２面及び前記側面を取り囲むモールディング拡張部と、
    前記ボンディングパッドと電気的に連結されながら、前記ボンディングパッドから前記モールディング拡張部に延びる再配線パターンと、
    前記再配線パターン上に設けられたバンプ用ソルダボールと、
    前記半導体チップの前記第１面及び前記モールディング拡張部を覆いながら、前記バンプ用ソルダボールそれぞれの一部が露出するように形成されたモールディング層と、を含み、
    互いに隣接する前記バンプ用ソルダボールの間の前記モールディング層は、メニスカス凹面を有する半導体チップパッケージ。
  2. 前記ソルダボールのうち一つと前記メニスカス凹面の一つとが接する地点は、断面が最大である前記バンプ用ソルダボールの前記第１面からの高さから、前記バンプ用ソルダボールの高さの１／７以下にある第１面からの高さまでの間に位置することを特徴とする請求項１に記載の半導体チップパッケージ。
  3. 前記メニスカス凹面は、
    前記第１面から前記バンプ用ソルダボールと接する部位までの第１高さと、
    前記第１面から前記バンプ用ソルダボールの間の最下部までの第２高さと、を含み、
    前記第１高さと前記第２高さの間には、前記バンプ用ソルダボールの最大直径の１／５長さ以内の高さの差が存在することを特徴とする請求項１に記載の半導体チップパッケージ。
  4. 前記メニスカス凹面は、つや消し形態の表面（ｍａｔｔｅ ｆｉｎｉｓｈ）を有することを特徴とする請求項１に記載の半導体チップパッケージ。
  5. 前記モールディング拡張部は、前記モールディング層と同一の物質からなることを特徴とする請求項１に記載の半導体チップパッケージ。
  6. 前記半導体チップの前記第１面と前記再配線パターンとの間に介在する絶縁層をさらに含むことを特徴とする請求項１に記載の半導体チップパッケージ。
  7. 前記絶縁層は、前記モールディング拡張部と前記再配線パターンとの間にさらに介在することを特徴とする請求項６に記載の半導体チップパッケージ。
  8. 前記モールディング層は、エポキシモールディングコンパウンドを含むことを特徴とする請求項１に記載の半導体チップパッケージ。
  9. 前記エポキシモールディングコンパウンドは、ガラス転移温度以下の温度区間で５０ｐｐｍ／℃以下の熱膨張係数を有することを特徴とする請求項８に記載の半導体チップパッケージ。
  10. 前記エポキシモールディングコンパウンドは、３ＧＰａ以上の弾性係数を有することを特徴とする請求項８に記載の半導体チップパッケージ。
  11. ボンディングパッドを備える第１面、前記第１面に対向する第２面及び側面を有する半導体チップと、
    前記半導体チップの前記第２面及び前記側面を取り囲むモールディング拡張部と、
    前記ボンディングパッドと電気的に連結されながら、前記ボンディングパッドから前記モールディング拡張部に延びる再配線パターンと、
    前記再配線パターン上に設けられたバンプ用ソルダボールと、
    前記半導体チップの前記第１面及び前記モールディング拡張部を覆いながら、前記バンプ用ソルダボールそれぞれの一部が露出するように形成されたモールディング層と、を含み、互いに隣接する前記バンプ用ソルダボールの間の前記モールディング層はメニスカス凹面を有する半導体チップパッケージであって、
    前記半導体チップパッケージが一面に実装された配線基板を含む電子素子。
  12. 前記配線基板の前記一面に対向する他面に設けられる配線基板用ソルダボールをさらに含むことを特徴とする請求項１１に記載の電子素子。
  13. ボンディングパッドを備える第１面、前記第１面に対向する第２面及び側面を有する半導体チップを準備する過程と、
    前記半導体チップの前記第２面及び前記側面を取り囲むモールディング拡張部を形成する過程と、
    前記ボンディングパッドと電気的に連結されながら、前記モールディング拡張部に延びる再配線パターンを形成する過程と、
    前記再配線パターン上にバンプ用ソルダボールを形成する過程と、
    前記第１面を覆いながら、前記バンプ用ソルダボールそれぞれの一部が露出するモールディング層を形成する過程と、を含み、
    互いに隣接する前記バンプ用ソルダボールの間の前記モールディング層は、メニスカス凹面を有することを特徴とする半導体チップパッケージの製造方法。
  14. 前記ソルダボールのうち一つと前記メニスカス凹面の一つとが接する地点は、断面が最大である前記バンプ用ソルダボールの前記第１面からの高さから、前記バンプ用ソルダボールの高さの１／７以下にある第１面からの高さまでの間に位置することを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  15. 前記メニスカス凹面は、
    前記第１面から前記バンプ用ソルダボールと接する部位までの第１高さと、
    前記第１面から前記バンプ用ソルダボールの間の最下部までの第２高さと、を含み、
    前記第１高さと前記第２高さの間には、前記バンプ用ソルダボールの最大直径の１／５長さ以内の高さの差が存在することを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  16. 前記第１高さと前記第２高さとの間には、少なくとも１０μｍの高さの差が存在することを特徴とする請求項１５に記載の半導体チップパッケージの製造方法。
  17. 前記モールディング拡張部を形成する過程は、
    キャリアに前記半導体チップの前記第１面を接するように付着する過程と、
    前記半導体チップの前記第２面及び前記側面を取り囲む前記モールディング拡張部を形成する過程と、
    前記キャリアを除去する過程と、を含むことを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  18. 前記モールディング拡張部は前記モールディング層と同一物質からなることを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  19. 前記半導体チップの前記第１面及び前記モールディング拡張部と前記再配線パターンとの間に絶縁層を形成する過程をさらに含むことを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  20. 前記絶縁層は、前記半導体チップの前記第１面と前記再配線パターンとの間に形成されることを特徴とする請求項１９に記載の半導体チップパッケージの製造方法。
  21. 前記モールディング層を形成する過程は、
    リリーステープを準備する過程と、
    前記半導体チップをローディングする過程と、
    前記リリーステープと前記半導体チップとの間にモールディング物質を注入する過程と、
    前記半導体チップと前記リリーステープを互いに圧縮させる過程と、を含むことを特徴とする請求項１３に記載の半導体チップパッケージの製造方法。
  22. 前記リリーステープは、モールディング成形部を有する下部金型、前記下部金型に対向する上部金型の間に準備され、前記半導体チップは前記装着部にローディングされ、前記モールディング物質は前記バンプ用ソルダボール上に形成されるように、前記モールディング成形部に注入され、前記圧縮させる過程では、前記上部金型及び前記下部金型を密着させることを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  23. 前記リリーステープは、装着部を含むモールディング成形部を有する下部金型、前記下部金型に対向する上部金型の間に準備され、前記半導体チップは前記装着部にローディングされ、前記モールディング物質は前記バンプ用ソルダボール上に形成されるように、前記モールディング成形部に注入され、前記圧縮させる過程では、前記上部金型及び前記下部金型を密着させることを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  24. 前記リリーステープの厚さは、前記バンプ用ソルダボールの高さから前記モールディング層の前記第２高さを引いた値より大きいことを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  25. 前記リリーステープは、つや消し形態の表面を有することを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  26. 前記モールディング物質はエポキシモールディングコンパウンドを含み、
    前記エポキシモールディングコンパウンドは、ガラス転移温度以下の温度区間で５０ｐｐｍ／℃以下の熱膨張係数を有することを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  27. 前記半導体チップは複数の半導体チップを含み、
    前記半導体チップは、前記半導体チップの間にチップ切断領域を有するキャリアに搭載された形態であることを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
  28. 前記複数の半導体チップの間の前記チップ切断領域及び前記モールディング層を切断し、それぞれの半導体チップパッケージに分離する過程をさらに含むことを特徴とする請求項２１に記載の半導体チップパッケージの製造方法。
JP2008208880A 2007-08-17 2008-08-14 半導体チップパッケージ、その製造方法及びこれを含む電子素子 Pending JP2009049410A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070082890A KR101387706B1 (ko) 2007-08-17 2007-08-17 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Publications (1)

Publication Number Publication Date
JP2009049410A true JP2009049410A (ja) 2009-03-05

Family

ID=40362317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008208880A Pending JP2009049410A (ja) 2007-08-17 2008-08-14 半導体チップパッケージ、その製造方法及びこれを含む電子素子

Country Status (5)

Country Link
US (1) US8008771B2 (ja)
JP (1) JP2009049410A (ja)
KR (1) KR101387706B1 (ja)
CN (1) CN101369561A (ja)
TW (1) TW200910489A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564565B2 (en) 2014-09-29 2017-02-07 Nichia Corporation Light emitting device, light emitting module, and method for manufacturing light emitting device
JP2017038005A (ja) * 2015-08-12 2017-02-16 住友ベークライト株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
FR2957748B1 (fr) * 2010-03-16 2012-09-07 St Microelectronics Grenoble 2 Composant electronique a montage en surface
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
CN105448877B (zh) * 2011-08-01 2019-08-23 日月光半导体制造股份有限公司 半导体封装
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
KR101332864B1 (ko) * 2011-09-21 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US8872355B2 (en) * 2012-08-29 2014-10-28 Intel Corporation Semiconductor device with pre-molding chip bonding
US9525054B2 (en) 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
KR101488608B1 (ko) * 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN104425395A (zh) * 2013-08-20 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104465602A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装pip封装结构及其制造方法
JP6634729B2 (ja) * 2015-08-12 2020-01-22 住友ベークライト株式会社 半導体装置の製造方法
WO2017038917A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
KR102024227B1 (ko) * 2017-12-21 2019-11-04 서울과학기술대학교 산학협력단 반도체 패키지의 제조방법
CN108466393B (zh) * 2018-03-22 2019-08-06 上海飞骧电子科技有限公司 一种解决塑封模流问题拓宽晶元宽度的塑封方法
CN108447831B (zh) * 2018-03-22 2024-05-07 上海飞骧电子科技有限公司 一种双面电路晶元设计及封装方法
TWI686920B (zh) * 2018-12-27 2020-03-01 財團法人工業技術研究院 電子元件封裝結構及其製造方法
KR20210013429A (ko) 2019-07-25 2021-02-04 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20220406620A1 (en) * 2021-06-22 2022-12-22 Panjit International Inc. Fabricating method for wafer level semiconductor package device and the fabricated semiconductor package device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2000294578A (ja) * 1996-07-12 2000-10-20 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2001326246A (ja) * 2000-05-12 2001-11-22 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2006173234A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956605A (en) 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US20050082670A1 (en) 2003-09-11 2005-04-21 Nordson Corporation Method for preapplying a viscous material to strengthen solder connections in microelectronic packaging and microelectronic packages formed thereby

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294578A (ja) * 1996-07-12 2000-10-20 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2001326246A (ja) * 2000-05-12 2001-11-22 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2002110722A (ja) * 2000-10-03 2002-04-12 Nitto Denko Corp 半導体チップの樹脂封止方法及び半導体チップ樹脂封止用離型フィルム
JP2006173234A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564565B2 (en) 2014-09-29 2017-02-07 Nichia Corporation Light emitting device, light emitting module, and method for manufacturing light emitting device
JP2017038005A (ja) * 2015-08-12 2017-02-16 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR20170020277A (ko) * 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR102582536B1 (ko) 2015-08-12 2023-09-26 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
KR20090018442A (ko) 2009-02-20
US20090045513A1 (en) 2009-02-19
CN101369561A (zh) 2009-02-18
US8008771B2 (en) 2011-08-30
KR101387706B1 (ko) 2014-04-23
TW200910489A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
US7884461B2 (en) System-in-package and manufacturing method of the same
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US9349663B2 (en) Package-on-package structure having polymer-based material for warpage control
US20080308935A1 (en) Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20190279925A1 (en) Semiconductor package structure and method of making the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
US20070246821A1 (en) Utra-thin substrate package technology
KR20140029458A (ko) 성형된 저 cte 유전체를 갖는 인터포저
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US20080247149A1 (en) Chip package structure
US8309403B2 (en) Method for encapsulating electronic components on a wafer
US7071576B2 (en) Semiconductor device and method of manufacturing the same
US7662665B2 (en) Method for fabricating a semiconductor package including stress relieving layer for flip chip packaging
US7190082B2 (en) Low stress flip-chip package for low-K silicon technology
US10825783B2 (en) Semiconductor packages and devices
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
US20080122084A1 (en) Flip-chip assembly and method of manufacturing the same
US9418874B2 (en) Method of fabricating semiconductor package
KR20200026744A (ko) 반도체 디바이스 및 그를 형성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130322