KR101332864B1 - 반도체 패키지 제조 방법 - Google Patents

반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR101332864B1
KR101332864B1 KR1020110095086A KR20110095086A KR101332864B1 KR 101332864 B1 KR101332864 B1 KR 101332864B1 KR 1020110095086 A KR1020110095086 A KR 1020110095086A KR 20110095086 A KR20110095086 A KR 20110095086A KR 101332864 B1 KR101332864 B1 KR 101332864B1
Authority
KR
South Korea
Prior art keywords
substrate
solder ball
film
ball
solder
Prior art date
Application number
KR1020110095086A
Other languages
English (en)
Other versions
KR20130031486A (ko
Inventor
이경연
김병진
전형일
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110095086A priority Critical patent/KR101332864B1/ko
Publication of KR20130031486A publication Critical patent/KR20130031486A/ko
Application granted granted Critical
Publication of KR101332864B1 publication Critical patent/KR101332864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 원- 레이어 기판을 이용하여 칩 스케일로 제조되는 반도체 패키지의 공정수 절감을 도모할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.
즉, 본 발명은 솔더볼을 기판의 볼랜드에 우선 융착시킨 다음, 솔더볼의 하단부를 필름 몰드하는 방식을 적용함으로써, 제조 공정수를 절감할 수 있고, 볼랜드 간의 간격을 보다 넓게 확보하여 디자인 자유도를 향상시킬 수 있으며, 솔더볼의 하단부가 필름 몰드에 의하여 락킹되어 솔더볼의 융착 상태를 견고하게 유지시킬 수 있도록 한 반도체 패키지 제조 방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조 방법{Method for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조 방법에 관한 것으로서, 더욱 상세하게는 원- 레이어 기판을 이용하여 칩 스케일로 제조되는 반도체 패키지의 공정수 절감을 도모할 수 있도록 한 반도체 패키지 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 패키지는 메모리, 비메모리 칩 등 각종 소자들을 감싸면서 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있다.
최근에는 반도체 칩의 크기에 가까운 패키지를 제조하기 위하여, 그리고 단위 생산성을 향상시키기 위하여, 다수의 반도체 패키지 영역이 한꺼번에 매트릭스 배열을 이루며 형성된 원-레이어의 인쇄회로기판에 매우 작은 반도체 칩을 실장시킨 형태의 칩 스케일 반도체 패키지가 제조되고 있으며, 이렇게 제작된 반도체 패키지를 소위 "tsCSP (Thin Substrate CSP)"라 칭하고 있다.
여기서, 종래의 칩 스케일 반도체 패키지 구조 및 그 제조 과정을 첨부한 도 3을 참조로 설명하면 다음과 같다.
먼저, 구리 재질로 된 전도성패턴(12)이 소정의 회로 배열로 형성되고, 각 전도성패턴(12)의 소정 위치에는 와이어 본딩을 위한 본드핑거(14)가 형성된 원-레이어 동박(copper foil) 형태의 기판(10: one-layer circuit board)이 제공된다.
다음으로, 상기 원-레이어 기판(10)의 상면 중앙 영역에 반도체 칩(20)을 에폭시 수지와 같은 접착수단을 이용하여 접착시키는 칩 부착 공정이 진행되고, 연이어 반도체 칩(20)의 본딩패드(22)와 기판(10)의 본드핑거(14) 간을 도전성 와이어(24)로 연결하는 와이어 본딩 공정이 진행된다.
이어서, 원-레이어 기판(이하, 기판으로 약칭함)의 상면에 걸쳐 몰딩 컴파운드 수지(26)가 몰딩되는 몰딩공정이 진행됨으로써, 반도체 칩(20)과 와이어(24) 등이 몰딩 컴파운드 수지(26)에 의하여 봉지되어 외부로부터 보호되는 상태가 된다.
다음으로, 상기 기판(10)의 저면(본드핑거 및 전도성패턴의 저면)과 몰딩 컴파운드 수지(26)의 저면에 걸쳐 솔더레지스트(28)를 라미네이트시킨다.
연이어, 솔더볼이 부착될 볼랜드를 형성하기 위하여 포토마스크(16)를 솔더레지스트(28) 위에 라미네이트하되, 볼랜드가 형성될 부분의 표면은 포토마스크가 라미네이트되지 않아 외부로 노출되는 상태가 된다.
이어서, 상기 포토마스크(16)가 라미네이트되지 않아 외부로 노출된 볼랜드가 형성될 부분의 솔더레지스트 표면을 에칭액에 의한 에칭 처리 공정을 통하여 제거해주는 솔더레지스트 패터닝 공정을 진행함으로써, 볼랜드가 형성될 부분의 솔더레지스트가 제거되어 와이어가 본딩된 본드핑거(14)의 저면이 외부로 노출되는 상태가 되고, 이때 본드핑거(14)의 노출된 저면은 솔더볼을 부착시키기 위한 볼랜드(18)로 형성된다.
연이어, 상기 볼랜드(18)의 표면에 산화 방지 및 솔더볼의 용이한 융착을 위하여 니켈 또는 은 등과 같은 재질의 금속 도금층(30)이 도금공정에 의하여 형성된다.
다음으로, 포토마스크(16)를 제거한 후, 솔더레지스트(28)의 저면에 걸쳐 스텐실(32)을 부착하되, 볼랜드(18)에는 스텐실(32)이 부착되지 않게 하여 외부로 노출되는 상태가 되도록 한 후, 스퀴즈 프레셔(squeezee pressure) 기구(34)를 이용하여 스텐실(32)의 표면에 솔더 페이스트(36)를 가압 도포함으로써, 볼랜드(18)내에 솔더 페이스트(36)가 채워지며 도포되는 상태가 된다.
이어서, 소정의 온도로 오븐 큐어(oven cure) 공정을 거치게 함으로써, 볼랜드(18)에 채워진 솔더 페이스트(36)가 위쪽으로 볼록하게 만들어지면서 솔더볼(38)로 형성된다.
그러나, 상기와 같은 종래의 칩 스케일 패키지는 다음과 같은 단점이 있다.
첫째, 포토마스크 라미네이트 공정과, 솔더레지스트 패터닝 공정과, 솔더 페이스트를 도포하는 공정 등 제조 공정수가 많이 소요되어, 제조 공정이 매우 복잡하고, 제조 원가가 상승하는 원인이 되며, 단위 생산성이 떨어지는 단점이 있다.
둘째, 첨부한 도 4에서 보듯이, 솔더볼(38)의 주변 즉, 볼랜드(18)와 인접한 기판(10) 표면에 솔더볼(38)의 플럭스 잔여물이 남아서 솔더볼(38) 간의 간격이 공간적으로 매우 협소하게 되어, 기판 다지인 측면에서 매우 불리한 단점이 있다.
셋째, 기판의 볼랜드에 융착된 솔더볼이 소정의 충격에 의하여 탈락되는 현상이 발생되는 단점이 있다.
넷째, 첨부한 도 4에서 보듯이, 기판(10)의 볼랜드(18)에 솔더볼(38)이 융착될 때, 솔더볼(38)이 볼랜드(18)의 전체 표면에 고르게 융착되지 않아, 볼랜드(18)의 일부 표면이 외부로 노출되어 산화되는 단점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 솔더볼을 볼랜드에 우선 융착시킨 다음, 솔더볼의 하단부를 필름 몰드하는 방식을 적용함으로써, 제조 공정수를 절감할 수 있고, 볼랜드 간의 간격을 보다 넓게 확보하여 디자인 자유도를 향상시킬 수 있으며, 솔더볼의 하단부가 필름 몰드에 의하여 락킹되어 솔더볼의 융착 상태를 견고하게 유지시킬 수 있도록 한 반도체 패키지 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 소정의 회로 배열을 이루는 전도성패턴과, 각 전도성패턴의 소정 위치에 와이어 본딩을 위한 본드핑거가 형성된 기판 제공 단계와; 상기 기판의 상면에 반도체 칩을 접착시키는 칩 부착 단계와; 상기 반도체 칩의 본딩패드와 기판의 본드핑거 간을 도전성 와이어로 연결하는 와이어 본딩 단계와; 반도체 칩과 와이어가 봉지되도록 기판의 상면에 걸쳐 몰딩 컴파운드 수지가 몰딩되는 단계와; 상기 기판의 저면을 통하여 외부로 노출된 본드핑거의 저면인 볼랜드에 솔더볼을 미리 융착시키는 단계와; 상기 솔더볼의 상단부가 필름부재에 의하여 감싸여지며 락킹되도록 기판의 저면을 필름부재로 몰딩시키는 필름 몰딩 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
바람직하게는, 상기 볼랜드에 솔더볼을 융착시키기 전에 산화 방지 및 솔더볼의 용이한 융착을 위하여 니켈 또는 은 재질의 금속이 도금되는 단계가 진행되는 것을 특징으로 한다.
본 발명의 일 구현예에 따른 상기 필름 몰딩 단계는: 릴리즈 필름의 일면에 비전도성 필름이 부착된 필름부재를 제공하는 단계와; 필름부재의 비전도성 필름을 솔더볼이 융착된 기판의 저면에 소정의 압력으로 가압하여 부착시키는 단계와; 솔더볼의 상단부가 비전도성 필름에 의하여 감싸여지는 동시에 솔더볼의 하단부가 비전도성 필름를 관통하여 릴리즈 필름내에 파묻히는 단계와; 솔더볼의 하단부가 외부로 노출되도록 릴리즈 필름을 비전도성 필름으로부터 떼어내는 단계; 로 진행되는 것을 특징으로 한다.
본 발명의 다른 구현예에 따른 상기 필름 몰딩 단계는: 탄성력을 갖는 러버를 솔더볼이 융착된 기판의 저면에 소정의 압력으로 가압하여 솔더볼의 하단부가 러버내에 파묻히는 단계와; 기판의 저면과 러버 표면 간의 공간내에 액상의 몰딩수지재를 충진시켜서 기판의 저면 및 솔더볼의 상단부가 몰딩수지재로 감싸여지는 단계와; 솔더볼의 하단부가 외부로 노출되도록 러버를 떼어내어 제거하는 단계; 로 진행되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기판의 볼랜드에 솔더볼을 먼저 리플로우 공정을 통하여 융착시킨 다음, 솔더볼의 하단부만이 노출되도록 솔더볼의 상단부를 필름 몰드하는 방식을 적용함으로써, 기존에 포토마스크 라미네이트 공정과, 솔더레지스트 패터닝 공정과, 솔더 페이스트를 도포하는 공정 등을 생략하여 제조 공정수를 절감할 수 있다.
또한, 기존에 기판의 볼랜드에 융착된 솔더볼 주변에 플럭스 잔여물이 남는 것을 방지하여, 볼랜드와 볼랜드 간의 간격 즉, 솔더볼과 솔더볼 간의 간격에 여유가 생기게 되므로, 기판 디자인에 대한 자유도를 높일 수 있다.
특히, 솔더볼의 상단 둘레부가 필름 몰드에 의하여 락킹되는 상태가 되므로, 솔더볼의 융착 상태를 더욱 견고한 상태로 유지시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 반도체 패키지 제조 방법을 순서대로 나타내는 단면도,
도 3은 종래의 반도체 패키지 제조 방법을 순서대로 나타내는 단면도,
도 4는 종래의 반도체 패키지에 플럭스 잔여물 및 볼랜드가 노출되는 문제점을 보여주는 사진,
도 5는 본 발명의 볼랜드와 종래의 볼랜드 간의 간격을 비교 설명하는 개략도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명의 반도체 패키지 제조 방법은 기존 방법에 비하여 제조 공정수를 절감하고, 솔더볼의 융착 상태를 더욱 견고한 상태로 유지시킬 수 있도록 한 점에 주안점이 있다.
첨부한 도 1을 참조로 본 발명의 제1실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.
먼저, 구리 재질로 된 전도성패턴(12)이 소정의 회로 배열로 형성되고, 각 전도성패턴(12)의 소정 위치(볼랜드가 형성될 위치)에는 와이어 본딩을 위하여 보다 넓은 면적을 갖는 본드핑거(14)가 형성된 원-레이어 동박(copper foil) 형태의 기판(10: one-layer circuit board)이 제공된다.
이어서, 상기 기판(10)의 상면 중앙 영역, 즉 소정의 회로배열을 이루는 전도성패턴 위에 반도체 칩(20)을 에폭시 수지와 같은 접착수단을 이용하여 접착시키는 칩 부착 공정이 진행되고, 연이어 반도체 칩(20)의 본딩패드(22)와 기판(10)의 본드핑거(14) 간을 도전성 와이어(24)로 연결하는 와이어 본딩 공정이 진행된다.
다음으로, 기판(10)의 상면에 걸쳐 몰딩 컴파운드 수지(26)가 몰딩되는 몰딩공정이 진행됨으로써, 반도체 칩(20)과 와이어(24) 등이 몰딩 컴파운드 수지(26)에 의하여 봉지되어 외부로부터 보호되는 상태가 된다.
이때, 상기 기판(10)의 전도성패턴(12)을 비롯하여 본드핑거(14)의 저면인 볼랜드(18)는 몰딩 컴파운드 수지(26)와 동일 평면을 이루면서 외부로 노출되는 상태가 된다.
이어서, 상기 볼랜드(18)에 솔더볼(38)을 융착시키기 전에 산화 방지 및 솔더볼의 용이한 융착을 위하여 니켈 또는 은 재질의 금속이 도금된 도금층(30)이 형성된다.
연이어, 위와 같이 기판(10)의 저면을 통하여 외부로 노출된 본드핑거(14)의 저면인 볼랜드(18)에 솔더볼(38)을 통상의 리플로우(reflow) 공정을 통하여 미리 융착시키는 단계가 진행된다.
다음 단계로서, 상기 솔더볼(38)의 상단부가 필름부재(40)에 의하여 감싸여지며 락킹되도록 기판(10)의 저면을 필름부재(40)로 몰딩시키는 본 발명의 제1실시예에 따른 필름 몰딩 단계가 진행된다.
본 발명의 제1실시예에 따른 필름 몰딩 단계를 진행하기 위하여, 탄성력을 갖는 릴리즈 필름(42)의 일면에 비전도성 필름(44)이 부착된 필름부재(40)가 구비된다.
이렇게 구비된 필름부재(40)의 비전도성 필름(44)을 솔더볼(38)이 융착된 기판(10)의 저면에 소정의 압력으로 가압하여 부착시킨다.
상기 비전도성 필름(44, NCF: Non-Conductive film)의 일례로서, 접착성분 및 점도를 갖는 통상의 FOW 재질로 만들어질 수 있고, 그 밖에 접착성분 및 점도를 갖는 어떠한 비전도성 필름(NCF: Non-Conductive film)을 사용하여도 무방하며, 참고로 FOW(Film Over Wire) 특성이란, 입출력단자 등에 간섭 영향을 주지 않는 점도를 갖는 특성으로서, 마치 젤과 같은 특성을 의미하며, 열을 가하거나 경화전에는 마치 젤(gel)과 같은 특성을 갖기 때문에 자체적인 접착력을 갖는다.
따라서, 상기 필름부재(40)를 부착시키는 가압력에 의하여 솔더볼(38)의 하단부가 젤과 같은 상태인 비전도성 필름(44)를 관통하여 릴리즈 필름(42)내에 파묻히게 되고, 동시에 솔더볼(38)의 상단 둘레부는 비전도성 필름(44)에 의하여 감싸여지는 동시에
다음으로, 상기 릴리즈 필름(42)을 비전도성 필름(44)으로부터 떼어냄으로써, 솔더볼(38)의 하단부가 외부로 노출되어 입출력단자로서의 역할을 하게 된다.
여기서, 첨부한 도 2를 참조로 본 발명의 제2실시예에 따른 반도체 패키지 제조 방법을 설명하면 다음과 같다.
제1실시예와 마찬가지로, 구리 재질로 된 전도성패턴(12)이 소정의 회로 배열로 형성되고, 각 전도성패턴(12)의 소정 위치(볼랜드가 형성될 위치)에는 와이어 본딩을 위하여 보다 넓은 면적을 갖는 본드핑거(14)가 형성된 원-레이어 동박(copper foil) 형태의 기판(10: one-layer circuit board)이 제공된다.
이어서, 상기 기판(10)의 상면 중앙 영역, 즉 소정의 회로배열을 이루는 전도성패턴 위에 반도체 칩(20)을 에폭시 수지와 같은 접착수단을 이용하여 접착시키는 칩 부착 공정이 진행되고, 연이어 반도체 칩(20)의 본딩패드(22)와 기판(10)의 본드핑거(14) 간을 도전성 와이어(24)로 연결하는 와이어 본딩 공정이 진행된다.
다음으로, 기판(10)의 상면에 걸쳐 몰딩 컴파운드 수지(26)가 몰딩되는 몰딩공정이 진행됨으로써, 반도체 칩(20)과 와이어(24) 등이 몰딩 컴파운드 수지(26)에 의하여 봉지되어 외부로부터 보호되는 상태가 된다.
이때, 상기 기판(10)의 전도성패턴(12)을 비롯하여 본드핑거(14)의 저면인 볼랜드(18)는 몰딩 컴파운드 수지(26)와 동일 평면을 이루면서 외부로 노출되는 상태가 된다.
이어서, 상기 볼랜드(18)에 솔더볼(38)을 융착시키기 전에 산화 방지 및 솔더볼의 용이한 융착을 위하여 니켈 또는 은 재질의 금속이 도금된 도금층(30)이 형성된다.
연이어, 위와 같이 기판(10)의 저면을 통하여 외부로 노출된 본드핑거(14)의 저면인 볼랜드(18)에 솔더볼(38)을 통상의 리플로우(reflow) 공정을 통하여 미리 융착시키는 단계가 진행된다.
다음 단계로서, 상기 솔더볼(38)의 상단부가 필름부재(40)에 의하여 감싸여지며 락킹되도록 기판(10)의 저면을 필름부재(40)로 몰딩시키는 본 발명의 제2실시예에 따른 필름 몰딩 단계가 진행된다.
본 발명의 제2실시예에 따른 필름 몰딩 단계를 진행하기 위한 구성으로서, 탄성력을 갖는 러버(46)와 필름몰딩수지재(48)가 포함된다.
먼저, 솔더볼(38)이 융착된 기판(10)의 저면에 탄성력을 갖는 러버(46)를 소정의 압력으로 가압하여 솔더볼(38)의 하단부가 러버(46)내에 파묻히도록 한다.
이때, 기판(10)의 저면과 러버(46) 표면 사이에는 솔더볼(38)의 상단부 두께 만큼의 공간이 형성되는 바, 이 공간내에 액상의 필름몰딩수지재(48)를 충진시킨다.
상기 필름몰딩수지재(48)도 상기와 같이 FOW(Film Over Wire) 특성 즉, 마치 젤과 같은 특성을 갖는 비전도성 필름재료로서, 열을 가하거나 경화전에는 마치 젤(gel)과 같은 특성을 갖기 때문에 자체적인 접착력을 갖는다.
따라서, 기판(10)의 저면과 러버(46) 표면 사이에 필름몰딩수지재(48)를 충진시킴에 따라, 필름몰딩수지재(48)가 기판(10)의 저면에 접착되는 동시에 솔더볼(38)의 상단 둘레부를 감싸는 상태가 된다.
최종적으로, 상기 러버(46)를 필름몰딩수지재(48)로부터 떼어냄으로써, 솔더볼(38)의 하단부가 외부로 노출되어 입출력단자로서의 역할을 하게 된다.
이와 같이, 기판(10)의 볼랜드(18)에 솔더볼(38)을 먼저 리플로우 공정을 통하여 융착시킨 다음, 솔더볼(38)의 하단부만이 노출되도록 솔더볼(38)의 상단 둘레부를 필름 몰드하는 방식을 적용함으로써, 기존의 포토마스크 라미네이트 공정과, 솔더레지스트 패터닝 공정과, 솔더 페이스트를 도포하는 공정 등을 생략하여 제조 공정수를 절감할 수 있고, 특히 솔더볼의 상단 둘레부가 필름 몰드에 의하여 락킹되는 상태가 되므로, 솔더볼의 융착 상태를 더욱 견고한 상태로 유지시킬 수 있다.
또한, 첨부한 도 5에서 보는 바와 같이 기존에 기판(10)의 볼랜드(18)에 융착된 솔더볼(38) 주변에 플럭스 잔여물이 남는 이유로 인하여 볼랜드(18)와 볼랜드(18) 간의 간격 즉, 솔더볼(38)과 솔더볼(38) 간의 간격에 대한 기판 디자인 자유도가 떨어지는 단점이 있었지만, 본 발명의 경우에는 플럭스 잔여물이 전혀 존재하지 않기 때문에 볼랜드(18)와 볼랜드(18) 간의 간격 즉, 솔더볼(38)과 솔더볼(38) 간의 간격에 대한 여유가 생겨 기판 디자인 자유도를 향상시킬 수 있다.
10 : 기판 12 : 전도성패턴
14 : 본드핑거 16 : 포토마스크
18 : 볼랜드 20 : 반도체 칩
22 : 본딩패드 24 : 와이어
26 : 몰딩 컴파운드 수지 28 : 솔더레지스트
30 : 도금층 32 : 스텐실
34 : 스퀴즈 프레셔 기구 36 : 솔더 페이스트
38 : 솔더볼 40 : 필름부재
42 : 릴리즈 필름 44 : 비전도성 필름
46 : 러버 48 : 필름몰딩수지재

Claims (4)

  1. 소정의 회로 배열을 이루는 전도성패턴(12)과, 각 전도성패턴(12)의 소정 위치에 와이어 본딩을 위한 본드핑거(14)가 형성된 기판(10) 제공 단계와; 상기 기판(10)의 상면에 반도체 칩(20)을 접착시키는 칩 부착 단계와; 상기 반도체 칩(20)의 본딩패드(22)와 기판(10)의 본드핑거(14) 간을 도전성 와이어(24)로 연결하는 와이어 본딩 단계와; 반도체 칩(20)과 와이어(24)가 봉지되도록 기판(10)의 상면에 걸쳐 몰딩 컴파운드 수지(26)가 몰딩되는 단계와; 기판(10)의 볼랜드(18)에 솔더볼(38)을 융착시키기 전에 산화 방지 및 솔더볼의 융착을 위하여 니켈 또는 은 재질의 금속을 도금하는 단계와; 상기 기판(10)의 저면을 통하여 외부로 노출된 본드핑거(14)의 저면인 상기 볼랜드(18)에 솔더볼(38)을 미리 융착시키는 단계와; 상기 솔더볼(38)의 상단부가 필름부재(40)에 의하여 감싸여지며 락킹되도록 기판(10)의 저면을 필름부재(40)로 몰딩시키는 필름 몰딩 단계; 를 포함하는 반도체 패키지 제조 방법에 있어서,
    상기 필름 몰딩 단계는:
    탄성력을 갖는 러버(46)를 솔더볼(38)이 융착된 기판(10)의 저면에 소정의 압력으로 가압하여 솔더볼(38)의 하단부가 러버(46)내에 파묻히는 단계와;
    기판(10)의 저면과 러버(46) 표면 간의 공간내에 필름부재로서 액상의 필름몰딩수지재(48)를 충진시켜서 기판(10)의 저면 및 솔더볼(38)의 상단부가 필름몰딩수지재(48)로 감싸여지는 단계와;
    솔더볼(38)의 하단부가 외부로 노출되도록 러버(46)를 떼어내어 제거하는 단계;
    로 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020110095086A 2011-09-21 2011-09-21 반도체 패키지 제조 방법 KR101332864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110095086A KR101332864B1 (ko) 2011-09-21 2011-09-21 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095086A KR101332864B1 (ko) 2011-09-21 2011-09-21 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20130031486A KR20130031486A (ko) 2013-03-29
KR101332864B1 true KR101332864B1 (ko) 2013-11-22

Family

ID=48180621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095086A KR101332864B1 (ko) 2011-09-21 2011-09-21 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR101332864B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927934B1 (ko) * 2018-01-11 2018-12-12 주식회사 비에스 반도체 패키지의 재생 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306945A (ja) * 1996-05-16 1997-11-28 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
KR100716871B1 (ko) * 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
KR20090018442A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306945A (ja) * 1996-05-16 1997-11-28 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
KR100716871B1 (ko) * 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
KR20090018442A (ko) * 2007-08-17 2009-02-20 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자

Also Published As

Publication number Publication date
KR20130031486A (ko) 2013-03-29

Similar Documents

Publication Publication Date Title
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2023175042A (ja) 電子部品装置の製造方法及び電子部品装置
US8390118B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR102367404B1 (ko) 반도체 패키지의 제조 방법
JP2011071381A (ja) 積層型半導体装置およびその製造方法
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2013197209A (ja) 半導体装置及びその製造方法
US11742310B2 (en) Method of manufacturing semiconductor device
CN102376678B (zh) 芯片尺寸封装件的制法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
KR101332864B1 (ko) 반도체 패키지 제조 방법
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2006319253A (ja) 電子部品実装体の製造方法
KR101440339B1 (ko) 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
US9564391B2 (en) Thermal enhanced package using embedded substrate
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP2006073954A (ja) 半導体装置および半導体装置の製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171109

Year of fee payment: 5