KR101440339B1 - 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 - Google Patents

원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101440339B1
KR101440339B1 KR1020120134965A KR20120134965A KR101440339B1 KR 101440339 B1 KR101440339 B1 KR 101440339B1 KR 1020120134965 A KR1020120134965 A KR 1020120134965A KR 20120134965 A KR20120134965 A KR 20120134965A KR 101440339 B1 KR101440339 B1 KR 101440339B1
Authority
KR
South Korea
Prior art keywords
lead frame
layer
substrate
circuit pattern
metal plate
Prior art date
Application number
KR1020120134965A
Other languages
English (en)
Other versions
KR20140067561A (ko
Inventor
이경연
김병진
전형일
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020120134965A priority Critical patent/KR101440339B1/ko
Publication of KR20140067561A publication Critical patent/KR20140067561A/ko
Application granted granted Critical
Publication of KR101440339B1 publication Critical patent/KR101440339B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Abstract

본 발명은 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 열방출 효과를 극대화시킬 수 있는 구조를 갖는 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 일정 면적의 금속플레이트를 이용하여, 구리 재질로 된 다수의 리드프레임 회로패턴과, 각 리드프레임 회로패턴 사이에 충진되어 각 회로패턴을 일체로 지지하는 수지층으로 구성되는 원레이어 리드프레임 기판을 제조한 후, 금속 플레이트가 버려지지 않고 반도체 패키지의 저면에 부착되어 열방출을 위한 하나의 구성이 되도록 함으로써, 열방출 효과를 극대화시킬 수 있도록 한 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법을 제공하고자 한 것이다.

Description

원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법{Semiconductor package using one layer lead frame substrate and method for manufacturing the same}
본 발명은 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 열방출 효과를 극대화시킬 수 있는 구조를 갖는 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로, 각종 전자기기의 마더보드 등에 탑재되는 반도체 장치 즉, 반도체 패키지는 용도에 따라 여러가지 형태로 제작되고 있고, 기본적으로 반도체 칩이 탑재되는 기판과, 반도체 칩과 기판 간을 도전 가능하게 연결하는 도전성 연결수단과, 기판으로부터 외부로 신호를 입출력시키는 입출력단자 등을 포함하고 있다.
상기 기판은 반도체 패키지의 용도 및 규격에 따라 리드프레임, 인쇄회로기판, 회로필름, 수지층과 구리 재질의 리드프레임이 혼재된 원레이어 리드프레임 기판 등을 들 수 있다.
여기서, 종래의 원레이어 리드프레임 기판을 이용한 반도체 패키지 구조를 도 5 및 도 6을 참조로 설명하면 다음과 같다.
종래의 원레이어 리드프레임 기판(10)은 구리 재질로 된 다수의 리드프레임 회로패턴(12)과, 각 리드프레임 회로패턴(12) 사이에 충진되어 각 회로패턴(12)을 일체로 지지하는 수지층(18)으로 구성되어 있으며, 각 리드프레임 회로패턴(12)과 수지층(18)의 상하면은 서로 동일 평면으로 형성된다.
특히, 상기 리드프레임 회로패턴(12)은 임의의 방향으로 연장되며 회로라인을 구성하는 바, 일측단의 상면은 반도체 칩과의 도전을 위한 와이어 본딩면(14)으로 형성되고, 타측단의 저면은 솔더볼이 융착되는 볼랜드(16)로 형성되며, 와이어 본딩면(14)과 볼랜드(16) 사이는 회로라인(15)이 된다.
한편, 상기 리드프레임 회로패턴(12)의 볼랜드(16)를 제외한 수지층(18)의 저면에 걸쳐 절연물질인 솔더마스크(미도시됨)가 더 코팅될 수 있다.
여기서, 종래의 원레이어 리드프레임 기판을 제조하는 방법을 첨부한 도 6을 참조로 설명하면 다음과 같다.
먼저, 일정 면적의 금속 플레이트(30)가 제공된다.
다음으로, 금속 플레이트(30) 위에 리드프레임 회로패턴(12)이 1차 도금되는 바, 이 1차 도금되는 리드프레임 회로패턴(12)은 볼랜드용 패턴(17)으로 형성된다.
이어서, 상기 금속 플레이트(30)에 1차 도금된 리드프레임 회로패턴(12) 즉, 볼랜드용 패턴(17)의 사이에 수지층(18)이 1차로 충진된다.
다음으로, 상기 1차 도금된 리드프레임 회로패턴(12) 즉, 볼랜드용 패턴(17) 위에 임의의 배열을 이루는 회로라인(15)이 도전 가능하게 2차 도금되고, 연이어 각 회로라인(15) 사이에 수지층(18)이 2차로 충진됨으로써, 상기한 바와 같은 원레이어 리드프레임 기판(10)이 완성된다.
이때, 상기 금속 플레이트(30)는 분리되어, 그대로 폐기물로서 버려지게 된다.
이러한 구조로 구비된 원레이어 리드프레임 기판을 이용한 종래의 반도체 패키지는 리드프레임 기판(10)의 상면 중앙 위치에 반도체 칩(20)을 부착하는 단계와, 반도체 칩(20)의 본딩패드와 리드프레임 회로패턴(12)의 와이어 본딩면(14) 간을 도전성 와이어(22)로 연결하는 단계와, 반도체 칩(20)과 도전성 와이어(22) 등을 외부로부터 보호하기 위하여 리드프레임 기판(10)의 상면 전체에 걸쳐 몰딩 컴파운드 수지(24)를 몰딩하여 반도체 칩(20)과 도전성 와이어(22) 등을 봉지시키는 단계와, 그리고 리드프레임 회로패턴(12)의 볼랜드(16)에 솔더볼(26)을 융착시키는 단계를 통하여 첨부한 도 5에 도시된 바와 같은 구조로 제조 완료된다.
그러나, 상기한 종래의 원레이어 리드프레임 기판을 이용한 반도체 패키지는 비교적 간단한 구조임에도 불구하고, 반도체 칩에서 발산되는 열방출이 원할하게 이루어지지 않는 단점이 있다.
즉, 반도체 칩에서 발산되는 열이 주로 도전성 와이어 및 리드프레임 회로패턴을 거쳐 솔더볼을 통해 외부로 방출되지만, 별도의 열방출 수단이 없기 때문에 열방출 효과가 떨어지는 단점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 기존에 원레이어 리드프레임 기판을 제조한 후 그대로 버려지는 금속 플레이트를 열방출을 위한 하나의 구성이 되도록 함으로써, 열방출 효과를 극대화시킬 수 있는 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 다수의 리드프레임 회로패턴과, 각 리드프레임 회로패턴 사이에 충진되어 각 회로패턴을 일체로 지지하는 수지층으로 이루어진 원레이어 리드프레임 기판과; 상기 원레이어 리드프레임 기판의 상면 중앙 위치에 부착되는 반도체 칩과; 상기 반도체 칩의 본딩패드와 리드프레임 회로패턴의 와이어 본딩면 간을 연결하는 도전성 와이어와; 원레이어 리드프레임 기판의 상면 전체에 걸쳐 몰딩되어 반도체 칩과 도전성 와이어를 봉지시키는 몰딩 컴파운드 수지와; 리드프레임 회로패턴의 볼랜드에 융착되는 솔더볼을 포함하는 원레이어 리드프레임 기판을 이용한 반도체 패키지에 있어서,
상기 원레이어 리드프레임 기판 제조 공정 중, 원레이어 리드프레임 기판의 저면에 부착되는 금속플레이트를 부분 에칭하여, 부분 에칭에 의하여 제거된 나머지 부분은 원레이어 리드프레임 기판의 저면에 걸쳐 방열판이 되도록 부착 유지된 것을 특징으로 하는 원레이어 리드프레임 기판을 이용한 반도체 패키지를 제공한다.
본 발명의 일 구현예에서, 상기 방열판은 원레이어 리드프레임 기판의 각 리드프레임 회로패턴의 저면에 노출되는 볼랜드를 제외한 나머지 수지층의 저면에 걸쳐 부착 유지된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 일정 면적의 금속 플레이트가 제공되는 단계와; 금속 플레이트 위에 리드프레임 회로패턴이 도금되는 단계와; 리드프레임 회로패턴의 사이에 수지층이 충진되는 단계; 를 포함하는 원레이어 리드프레임 기판을 이용한 반도체 패키지 제조 방법에 있어서,
상기 원레이어 리드프레임 기판의 저면에 부착되는 금속플레이트를 부분 에칭하여 부착 유지시킨 다음, 원레이어 리드프레임 기판의 상면 중앙 위치에 반도체 칩을 부착하는 단계와; 반도체 칩의 본딩패드와 리드프레임 회로패턴의 와이어 본딩면 간을 도전성 와이어로 연결하는 단계와; 원레이어 리드프레임 기판의 상면 전체에 걸쳐 몰딩 컴파운드 수지를 몰딩하여 반도체 칩과 도전성 와이어를 봉지시키는 단계와; 원레이어 리드프레임 기판의 리드프레임 회로패턴의 볼랜드에 솔더볼을 융착시키는 단계; 를 순차적으로 진행하여, 상기 부분 에칭된 금속플레이트가 방열판이 되도록 한 것을 특징으로 하는 원레이어 리드프레임 기판을 이용한 반도체 패키지 제조 방법을 제공한다.
본 발명의 다른 구현예에서, 상기 금속플레이트에 대한 부분 에칭에 의하여 원레이어 리드프레임 기판의 각 리드프레임 회로패턴의 볼랜드가 외부로 노출되고, 나머지 수지층의 저면에 걸쳐 부착 유지되는 부분이 방열판으로 형성되도록 한 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 원레이어 리드프레임 기판 제조시 사용하는 금속 플레이트를 분리하여 폐기하지 않고, 반도체 패키지 저면에 하나의 열방출판이 되도록 구성함으로써, 열방출 효과를 극대화시킬 수 있다.
또한, 기존의 원레이어 리드프레임 기판을 제작할 때, 그대로 버려지는 금속 플레이트를 활용하므로, 제조 비용 및 원가절감을 실현할 수 있다.
도 1은 본 발명에 따른 원레이어 리드프레임 기판 및 이 기판을 이용한 반도체 패키지 제조 방법을 설명하는 단면도,
도 2 내지 도 4는 본 발명에 따른 원레이어 리드프레임 기판을 이용한 반도체 패키지를 나타내는 단면도,
도 5는 종래의 원레이어 리드프레임 기판 제조 과정을 설명하는 단면도,
도 6은 종래의 원레이어 리드프레임 기판을 이용한 반도체 패키지를 나타내는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 원레이어 리드프레임 기판의 제조시 사용하는 금속 플레이트를 분리하여 폐기하지 않고, 반도체 패키지 저면에 하나의 열방출판이 되도록 구성하여 열방출 효과를 극대화시킬 수 있는 원레이어 리드프레임 기판을 이용한 반도체 패키지를 제공하고자 한 것이다.
첨부한 도 1 및 도 2를 참조로, 본 발명의 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법을 설명하면 다음과 같다.
먼저, 일정 면적의 금속 플레이트(30)가 제공된다.
다음으로, 상기 금속 플레이트(30) 위에 리드프레임 회로패턴(12)이 통상의 전기 도금 공정에 의하여 1차 도금되는 바, 이 1차 도금되는 리드프레임 회로패턴(12)은 그 저면이 볼랜드(16)가 되는 볼랜드용 패턴(17)으로 형성된다.
이어서, 상기 금속 플레이트(30)에 1차 도금된 리드프레임 회로패턴(12) 즉, 볼랜드용 패턴(17)의 사이에 수지층(18)이 1차로 충진됨으로써, 볼랜드용 패턴(17)들이 수지층(18)에 일체로 접착되어 지지되는 상태가 되고, 볼랜드용 패턴(17)의 상면은 수지층(18)의 상면과 동일 평면을 이루며 노출되는 상태가 된다.
다음으로, 상기 1차 도금된 볼랜드용 패턴(17) 위에 회로라인(15)이 도전 가능하게 연결되며 2차 도금되는 바, 이 회로라인(15)은 수지층(18) 상면에 임의 방향으로 연장되어 설계된 회로배열을 이루게 되고, 회로라인(15)의 연장된 끝단은 와이어 본딩을 위한 와이어 본딩면(14)으로 형성된다.
연이어, 각 회로라인(15) 사이에 수지층(18)이 2차로 충진됨으로써, 각 회로라인(15)들이 수지층(18)에 일체로 접착되어 지지되는 상태가 되고, 각 회로라인(15)들의 상면은 수지층(18)의 상면과 동일 평면을 이루며 노출되는 상태가 된다.
이와 같이 하여, 와이어 본딩면(14)을 갖는 회로라인(15)과 볼랜드용 패턴(17)을 으로 구성되는 리드프레임 회로패턴(12)과, 각 리드프레임 회로패턴(12) 사이에 충진되어 각 리드프레임 회로패턴(12)을 일체로 접합 지지하는 수지층(18)을 포함하는 원레이어 리드프레임 기판(10)이 완성된다.
이때, 상기 원레이어 리드프레임 기판(10)을 제조하기 위한 일종의 다이 역할을 한 금속플레이트(30)는 분리되어 폐기되지 않고, 그대로 부착 유지된다.
여기서, 상기 원레이어 리드프레임 기판(10)의 저면에 부착 유지된 금속플레이트(30)에 대하여 통상의 에칭 과정을 통해 부분 에칭을 실시한다.
위의 부분 에칭에 의하여, 금속플레이트(30)의 일부분 중 볼랜드(16)를 가리고 있는 부분이 제거되도록 함으로써, 원레이어 리드프레임 기판(10)의 각 리드프레임 회로패턴(12)의 볼랜드(16)가 외부로 노출되는 상태가 된다.
이와 동시에, 볼랜드(16)를 가리고 있던 금속플레이트(30) 부분이 에칭으로 제거되지만, 나머지 수지층(18)의 저면에 걸쳐 부착 유지되는 부분은 그대로 남게 된다.
이렇게 수지층(18)의 저면에 걸쳐 부착 유지된 금속플레이트는 원레이어 리드프레임 기판을 이용한 반도체 패키지 제조시 반도체 칩의 열을 외부로 방출하는 방열판(40)으로 구성된다.
다음으로, 상기와 같이 방열판(40)을 갖는 구조로 제작된 원레이어 리드프레임 기판(10)의 상면 중앙 위치에 반도체 칩(20)을 부착하는 단계와, 반도체 칩(20)의 본딩패드와 리드프레임 회로패턴(12)의 와이어 본딩면(14) 간을 도전성 와이어(22)로 연결하는 단계와, 원레이어 리드프레임 기판(10)의 상면 전체에 걸쳐 몰딩 컴파운드 수지(24)를 몰딩하여 반도체 칩(20)과 도전성 와이어(22)를 봉지시키는 단계와, 그리고 원레이어 리드프레임 기판(10)의 리드프레임 회로패턴(12)의 볼랜드(16)에 솔더볼(26)을 융착시키는 단계를 순차적으로 진행함으로써, 첨부한 도 2에 도시된 바와 같은 원레이어 리드프레임 기판을 이용한 반도체 패키지로 완성된다.
한편, 첨부한 도 3 및 도 4에 도시된 바와 같이, 상기 금속플레이트(30)에 대한 부분 에칭시, 원하는 부분을 선택적으로 더 가감하는 동시에 정밀하게 에칭을 함으로써, 솔더볼이 융착되는 볼랜드(16) 부분을 일정한 공간으로 확보하도록 한다.
이상와 같은 본 발명에 따르면, 원레이어 리드프레임 기판 제조시 사용하는 금속 플레이트를 분리하여 폐기하지 않고, 반도체 패키지 저면에 하나의 열방출판이 되도록 구성함으로써, 열방출 효과를 극대화시킬 수 있고, 또한 기존의 원레이어 리드프레임 기판을 제작할 때, 그대로 버려지는 금속 플레이트를 활용하므로, 반도체 패키지 제조 비용 및 원가절감을 실현할 수 있다.
10 : 원레이어 리드프레임 기판
12 : 리드프레임 회로패턴
14 : 와이어 본딩면
15 : 회로라인
16 : 볼랜드
17 : 볼랜드용 패턴
18 : 수지층
20 : 반도체 칩
22 : 도전성 와이어
24 : 몰딩 컴파운드 수지
26 : 솔더볼
30 : 금속 플레이트
40 : 방열판

Claims (4)

  1. 다수의 리드프레임 회로패턴(12)과, 각 리드프레임 회로패턴(12) 사이에 충진되어 각 회로패턴(12)을 일체로 지지하는 수지층(18)으로 이루어진 원레이어 리드프레임 기판(10)과; 상기 원레이어 리드프레임 기판(10)의 상면 중앙 위치에 부착되는 반도체 칩(20)과; 상기 반도체 칩(20)의 본딩패드와 리드프레임 회로패턴(12)의 와이어 본딩면 (14) 간을 연결하는 도전성 와이어(22)와; 원레이어 리드프레임 기판(10)의 상면 전체에 걸쳐 몰딩되어 반도체 칩(20)과 도전성 와이어(22)를 봉지시키는 몰딩 컴파운드 수지(24)와; 리드프레임 회로패턴(12)의 볼랜드(16)에 융착되는 솔더볼(26)을 포함하는 원레이어 리드프레임 기판을 이용한 반도체 패키지에 있어서,
    상기 원레이어 리드프레임 기판 제조 공정 중, 원레이어 리드프레임 기판(10)의 저면에 부착되는 금속플레이트(30)를 부분 에칭하여, 부분 에칭에 의하여 제거된 나머지 부분을 원레이어 리드프레임 기판(10)의 저면에 걸쳐 방열판(40)이 되도록 부착 유지하되, 이 방열판(40)은 원레이어 리드프레임 기판(10)의 각 리드프레임 회로패턴(12)의 저면에 노출되는 볼랜드(16)를 제외한 나머지 수지층(18)의 저면에 걸쳐 부착 유지된 것을 특징으로 하는 원레이어 리드프레임 기판을 이용한 반도체 패키지.
  2. 삭제
  3. 일정 면적의 금속 플레이트(30)가 제공되는 단계와; 금속 플레이트(30) 위에 리드프레임 회로패턴(12)이 도금되는 단계와; 리드프레임 회로패턴(12)의 사이에 수지층(18)이 충진되는 단계; 를 포함하는 원레이어 리드프레임 기판을 이용한 반도체 패키지 제조 방법에 있어서,
    상기 원레이어 리드프레임 기판(10)의 저면에 부착되는 금속플레이트(30)를 부분 에칭하여 부착 유지시킨 다음,
    원레이어 리드프레임 기판(10)의 상면 중앙 위치에 반도체 칩(20)을 부착하는 단계와;
    반도체 칩(20)의 본딩패드와 리드프레임 회로패턴(12)의 와이어 본딩면(14) 간을 도전성 와이어(22)로 연결하는 단계와;
    원레이어 리드프레임 기판(10)의 상면 전체에 걸쳐 몰딩 컴파운드 수지(24)를 몰딩하여 반도체 칩(20)과 도전성 와이어(22)를 봉지시키는 단계와;
    원레이어 리드프레임 기판(10)의 리드프레임 회로패턴(12)의 볼랜드(16)에 솔더볼(26)을 융착시키는 단계;
    를 순차적으로 진행하여,
    상기 금속플레이트(30)에 대한 부분 에칭에 의하여 원레이어 리드프레임 기판(10)의 각 리드프레임 회로패턴(12)의 볼랜드(16)가 외부로 노출되고, 나머지 수지층(18)의 저면에 걸쳐 부착 유지되는 부분이 방열판(40)으로 형성되도록 한 것을 특징으로 하는 원레이어 리드프레임 기판을 이용한 반도체 패키지 제조 방법.
  4. 삭제
KR1020120134965A 2012-11-27 2012-11-27 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법 KR101440339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120134965A KR101440339B1 (ko) 2012-11-27 2012-11-27 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120134965A KR101440339B1 (ko) 2012-11-27 2012-11-27 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140067561A KR20140067561A (ko) 2014-06-05
KR101440339B1 true KR101440339B1 (ko) 2014-09-15

Family

ID=51123763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120134965A KR101440339B1 (ko) 2012-11-27 2012-11-27 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101440339B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685082B (zh) * 2017-03-08 2020-02-11 聯發科技股份有限公司 半導體封裝

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672529B1 (ko) * 2015-04-02 2016-11-04 앰코 테크놀로지 코리아 주식회사 원레이어 기판 및 이의 제조 방법, 원레이어 기판를 이용한 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100034157A (ko) * 2008-09-23 2010-04-01 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685082B (zh) * 2017-03-08 2020-02-11 聯發科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
KR20140067561A (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
TW201515181A (zh) 無芯層封裝結構及其製造方法
US10667419B2 (en) Manufacturing method of an electronic component module
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
KR101440339B1 (ko) 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
US9202712B2 (en) Lead frame and a method of manufacturing thereof
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
TWI430418B (zh) 引線架及其製造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US11417581B2 (en) Package structure
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR101502428B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
JP2015018934A (ja) プリント基板およびその製造方法
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
KR101332864B1 (ko) 반도체 패키지 제조 방법
US9922914B2 (en) Plated terminals with routing interconnections semiconductor device
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
TW201721824A (zh) 半導體封裝結構及其製作方法
JP2004031561A (ja) 半導体装置およびその製造方法
US9029198B2 (en) Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
KR20100025218A (ko) 반도체 디바이스 및 그 제조 방법
CN112235932A (zh) 电路板及其制备方法、半导体封装体
KR20080085453A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190904

Year of fee payment: 6