TWI685082B - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TWI685082B
TWI685082B TW107107446A TW107107446A TWI685082B TW I685082 B TWI685082 B TW I685082B TW 107107446 A TW107107446 A TW 107107446A TW 107107446 A TW107107446 A TW 107107446A TW I685082 B TWI685082 B TW I685082B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
package
intermediate body
reinforcing rib
Prior art date
Application number
TW107107446A
Other languages
English (en)
Other versions
TW201843806A (zh
Inventor
陳泰宇
許文松
郭聖良
潘麒文
陳仁川
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201843806A publication Critical patent/TW201843806A/zh
Application granted granted Critical
Publication of TWI685082B publication Critical patent/TWI685082B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在中間體上；以及加強環，安裝在封裝基板的上表面，其中加強環圍繞第一半導體晶粒和第二半導體晶粒，加強環包括橫跨中間體的加強筋。採用這種方式，使用加強環和加強筋對半導體晶粒進行加固，減少對半導體晶粒的覆蓋和封閉，半導體晶粒產生的熱量不會被其他阻擋物阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。

Description

半導體封裝
本發明涉及半導體技術領域，尤其涉及一種半導體封裝。
在積體電路(IC，integrated circuit)的運行期間，IC晶片產生熱量，從而加熱了包含晶片的整個電子裝置封裝。由於IC晶片的性能隨著溫度升高而降低，並且由於高熱應力(thermal stress)降低了電子裝置封裝的結構完整性(structural integrity)，所以這種熱量必須散出。
通常，電子裝置封裝使用金屬蓋(lid)來散熱。來自晶片的熱量通過晶片/蓋子介面傳遞到金屬蓋。然後通過對流將熱量從金屬蓋傳遞到周圍的空氣，或者傳遞到安裝在金屬蓋上的散熱器。
隨著每個新一代微處理機的晶粒功耗、晶粒尺寸和熱密度的增加，散熱成為一個挑戰。
有鑑於此，本發明提供本發明提供一種半導體封裝，以提高半導體封裝的散熱速度和散熱能力。
根據本發明的第一方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該中間體上；以及加強環，安裝在該封裝基板的上表面，其中該加強環圍繞該第一半 導體晶粒和第二半導體晶粒，該加強環包括橫跨該中間體的加強筋。
根據本發明的第二個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該中間體上；以及加強環，安裝在該封裝基板的上表面，其中該加強環圍繞該第一半導體晶粒和第二半導體晶粒，該加強環包括橫跨該中間體的加強筋。
根據本發明的第三個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在該封裝基板的上表面上；第一半導體晶粒，安裝在該中間體上；以及加強環，固定到該封裝基板的上表面，其中加強環圍繞該第一半導體晶粒；以及散熱器，直接接合到該第一半導體晶粒的背面表面。
根據本發明的第四個方面，公開一種半導體封裝，包括：封裝基板，具有上表面和底表面；重分佈層結構，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該重分佈層結構上；模塑料，封裝該第一半導體晶粒和該第二半導體晶粒；以及加強環，固定到該封裝基板的上表面，其中該加強環包括橫跨該模塑料的加強筋。
本發明提供的半導體封裝由於包括加強環，第一半導體晶粒和第二 半導體晶粒安裝在中間體上，並且加強環圍繞第一半導體晶粒和第二半導體晶粒，加強環包括橫跨中間體的加強筋。採用這種方式，使用加強環和加強筋對半導體晶粒進行加固，減少對半導體晶粒的覆蓋和封閉，半導體晶粒產生的熱量不會被其他阻擋物阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
1a、1b、1c、1d、1f、1g、1h、1i‧‧‧半導體封裝
10‧‧‧封裝基板
10a、20a、60a、401a‧‧‧上表面
10b、20b‧‧‧底表面
20‧‧‧中間體
31、32‧‧‧半導體晶粒
31a、32a‧‧‧主動表面
31b、32b‧‧‧背面表面
40‧‧‧加強環
401、401’、401”‧‧‧加強筋
401b‧‧‧下沉部分
102、202‧‧‧連接元件
510‧‧‧熱介面材料層
50‧‧‧散熱器
310、320‧‧‧凸塊
60‧‧‧模塑料
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1圖係根據本發明一個實施例的半導體封裝的俯視示意圖；第2圖係沿著第1圖中的虛線I-I'截取的橫截面示意圖；第3圖係沿著第2圖中的虛線II-II'截取的橫截面示意圖；第4圖係根據本發明另一個實施例的半導體封裝的俯視示意圖；第5圖係沿著第4圖中的虛線I-I'截取的橫截面示意圖；第6圖係沿著第4圖中的虛線II-II'截取的橫截面示意圖；第7圖係根據本發明另一個實施例的半導體封裝的俯視示意圖；第8圖係沿著第7圖中的虛線I-I'截取的橫截面示意圖；第9圖係根據本發明另一個實施例的半導體封裝的俯視示意圖；第10圖係沿著第9圖中的虛線I-I'截取的橫截面示意圖；第11圖係根據本發明另一個實施例的半導體封裝的俯視示意圖；第12圖係沿著第11圖中的虛線I-I'截取的橫截面示意圖；第13圖係沿著第11圖中的虛線II-II'截取的橫截面示意圖；第14圖係根據本發明另一個實施例的半導體封裝的俯視示意圖； 第15圖係沿著第14圖中的虛線I-I'的截取的橫截面示意圖；第16圖係根據本發明另一個實施例的半導體封裝的俯視示意圖；第17圖係沿著第16圖中的虛線I-I'的截取的橫截面示意圖；第18圖係根據本發明又一個實施例的半導體封裝的俯視示意圖，其中加強筋沿著水準方向延伸；第19圖係根據本發明又一實施例的半導體封裝的俯視示意圖，其中加強筋與周圍的加強環形成八邊形結構；第20圖係根據本發明另一實施例的半導體封裝的俯視示意圖，其中加強筋沿水準方向延伸。第21圖係根據本發明又一實施例的半導體封裝的俯視示意圖；第22圖係沿著第21圖中的虛線I-I'截取的橫截面示意圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而係以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以是與電腦相關的實體，其中，該電腦可以是硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接 手段間接地電氣連接至該另一裝置。
對這些實施例進行了詳細的描述係為了使本領域的技術人員能夠實施這些實施例，並且應當理解，在不脫離本發明的精神和範圍情況下，可以利用其他實施例進行機械、化學、電氣和程式上的改變。因此，以下詳細描述並非係限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍第限定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但係本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅係示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不係按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
請參閱第1圖至第3圖。第1圖係根據本發明一個實施例的半導體封裝的俯視示意圖。第2圖係沿著第1圖中的虛線I-I'截取的橫截面示意圖。第3圖係沿著第1圖中的虛線II-II'截取的橫截面示意圖。
如第1圖至第3圖所示，提供一種半導體封裝1a。半導體封裝1a可以係2.5D半導體封裝。半導體封裝1a包括具有上表面10a和底表面10b的封裝基板10。中間體(interposer)20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL(Redistribution Layer，重分佈層)中間體，但不限於這兩種方式。
在底表面10b上，可以提供複數個連接元件102。例如，複數個連接元件102可以係焊球(solder ball)。通過複數個連接元件102，半導體封裝件1a可以安裝到印刷電路板(printed circuit board)或系統板(system board)，但不限於這兩種方式。
第一半導體晶粒(die)31和第二半導體晶粒32以並排(side-by-side)的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以係覆晶晶片(flip chip)，第一半導體晶粒31和第二半導體晶粒32的主動 表面(active surface)31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。中間體20提供第一半導體晶粒31和第二半導體晶粒32與封裝基板10之間的電連接，並且可能提供第一半導體晶粒31與第二半導體晶粒32之間的電連接。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC，application-specific integrated chip)或微處理機(micro-processor)，但不限於這兩種方式。第二半導體晶粒32可以包括由複數個具有矽通孔(TSV，through silicon via)的記憶體晶片(memory chip)堆疊的高頻寬記憶體(HBM，high bandwidth memory)晶片。
可以理解的是，第一半導體晶粒31和第二半導體晶粒32可以都是ASIC或都是系統級晶片(SoC，System-on-Chip)晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括SoC晶片和DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括ASIC晶片和HBM晶片。
應該理解的是，附圖中的半導體晶粒的數量僅為了示例性說明。半導體晶粒的數量不限於兩個，可以超過兩個。
在中間體20的底表面20b上，提供了複數個連接元件202。通過連接元件202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，加強環(stiffener ring)40固定(secure)到封裝基板10的上表面10a。加強環40可以沿封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。這樣設置可以提 高半導體封裝的機械強度，保護半導體封裝內的半導體晶粒等部件。
根據一個實施例，加強環40可以通過使用黏合層(adhesive layer)固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。採用金屬材質例如銅的加強環可以幫助半導體晶粒散熱，提高半導體封裝的散熱能力。
根據一個實施例，加強環40包括橫跨(striding across)中間體20的加強筋(reinforcement rib)401。根據一個實施例，如第3圖所示，加強筋401通過下沉(downset)部分401b一體地連接到加強環40。如第2圖所示，加強筋401延伸穿過第一半導體晶粒31和第二半導體晶粒32之間的空間。加強筋401與中間體20的上表面20a直接接觸。
根據一個實施例，無需使用模塑料(molding compound)來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。採用這種方式，半導體晶粒產生的熱量不會被模塑料等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。如第1圖所示，從本實施例的俯視圖可知，加強筋401位於第一半導體晶粒31與第二半導體晶粒32之間。如第2圖所示，加強筋401與第一半導體晶粒31和第二半導體晶粒32共面。這樣可以保證半導體封裝的結構穩定性，提高半導體封裝的機械強度。
根據一個實施例，如第2圖和第3圖所示，半導體封裝1a可以進一步包括散熱器(heat sink)50。散熱器50可以通過熱介面材料(TIM，thermal interface material)層510直接接合(bond)到第一半導體晶粒31的背面表面(rear surface)31b、第二半導體晶粒32的背面表面32b、和/或加強筋401的上表面401a。其中，熱介面材料層可以是在膏狀物中摻雜金屬(例如銅、鋁或其他金屬合金等)材料形成的導熱層。為了清楚起見，第1圖中未示出散熱器50。
散熱器50也可以接合到第一半導體晶粒31和第二半導體晶粒32之間 的加強筋401，這有助於散熱。根據另一個實施例，第一半導體晶粒31和/或第二半導體晶粒32可以與加強筋401熱接觸(thermal contact with)，從而幫助半導體晶粒散熱。散熱器通過熱介面材料層直接與半導體晶粒接觸，散熱器可以幫助更快的將半導體晶粒產生的熱量散出。而且當加強筋與散熱器接觸時，可以進一步擴大散熱通道，加速散熱。
第4圖、第5圖和第6圖示出了本發明的另一個實施例，其中相同的數位表示相同的區域、層或元件。
第4圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第5圖係沿著第4圖中的虛線I-I'截取的橫截面示意圖。第6圖係沿著第4圖中的虛線II-II'截取的橫截面示意圖。
如第4圖至第6圖所示，提供一種半導體封裝1b。半導體封裝1b可以是2.5D半導體封裝。半導體封裝1b包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
在底表面10b上，可以設置複數個連接元件102。例如，複數個連接元件102可以是焊球。通過複數個連接元件102，半導體封裝1b可以安裝到印刷電路板或系統板，但不限於這兩種方式。
類似地，第一半導體晶粒31和第二半導體晶粒32以並排的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以是覆晶晶片，第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但不限於這兩種方式。第二半導體晶粒32可以包括由複 數個具有矽通孔(TSV)的記憶體晶片堆疊的高頻寬記憶體(HBM)晶片。根據一個實施例，第一半導體晶粒31設置為緊鄰第二半導體晶粒32。例如典型地，第一半導體晶粒31和第二半導體晶粒32之間的間隙可以小於100微米。
在中間體20的底表面20b上設有複數個連接元件202。通過連接元件202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32均通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。
根據一個實施例，加強環40可以通過使用黏合層固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
根據一個實施例，加強環40包括橫跨中間體20的兩個加強筋401。兩個加強筋401繞開(circumvent)第一半導體晶粒31和第二半導體晶粒32。根據一個實施例，如第4圖和第6圖所示，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401沿中間體20的兩個相對側邊緣延伸。加強筋401與中間體20的上表面20a直接接觸。根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。每個加強筋401均不與第一半導體晶粒31或第二半導體晶粒32重疊。採用這種方式，半導體晶粒產生的熱量不會被模塑料或加強筋等物體阻擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第5圖和第6圖中可以看到，半導體封裝1b可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。為了清楚 起見，第4圖中未示出散熱器50。
散熱器50也可以接合到位於第一半導體晶粒31和第二半導體晶粒3外側的加強筋401，這有助於散熱。散熱器50可以直接接合到加強筋401，例如通過TIM層接合到加強筋401，這樣可以通過加強筋導熱，有助於散熱。根據另一個實施例，第一半導體晶粒31和/或第二半導體晶粒32可以與加強筋401熱接觸，從而幫助半導體晶粒散熱。
可以理解，兩個加強筋401可以沿著與如第4圖所示的豎直方向不同的方向延伸。例如，如第18圖所示，兩個加強筋401可以沿著第一半導體晶粒31和第二半導體晶粒32中的每一個的相對兩側的水準方向延伸。使用兩個加強筋將進一步提高中間體安裝的穩定性，提高半導體封裝的結構穩定性。
第7圖和第8圖示出了本發明的另一個實施例，其中相同的數位表示相同的區域、層或元件。第7圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第8圖係沿著第7圖中的虛線I-I'截取的橫截面示意圖。
如第7圖和第8圖所示，提供一種半導體封裝1c。半導體封裝1c可以是2.5D半導體封裝。半導體封裝1c包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
根據一個實施例，加強環40包括橫跨中間體20的三個加強筋401。根據一個實施例，如第7圖中可見，加強筋401通過下沉部分401b一體地連接到加強環40。三個加強筋401中的兩個沿中間體20的兩個相對側邊緣延伸。三個加強筋401中的一個延伸穿過第一半導體晶粒31和第二半導體晶粒32之間的空間。加強筋401直接與中間體20的上表面20a接觸。根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。因此半導體晶粒產生的熱量不會被模塑料或加強筋等物體阻擋而影響半導體封裝的散熱，從而提 高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第8圖中可見，半導體封裝1c可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。為了清楚起見，第1圖中未示出散熱器50。散熱器通過熱介面材料層直接與半導體晶粒接觸，散熱器可以幫助更快的將半導體晶粒產生的熱量散出。散熱器50可以直接接合到加強筋401，例如通過TIM層接合到加強筋401，這樣可以通過加強筋導熱，有助於散熱。
第9圖和第10圖示出了本發明的另一個實施例，其中相同的附圖標記表示相同的區域、層或元件。第9圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第10圖係沿著第9圖中的虛線I-I'截取的橫截面示意圖。
如第9圖和第10圖所示，提供一種半導體封裝1d。半導體封裝1d可以是2.5D半導體封裝。半導體封裝1d包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
根據一個實施例，加強環40包括橫跨中間體20的複數個加強筋401。 複數個加強筋401可以成形為包圍第一半導體晶粒31和第二半導體晶粒32的框架(frame)。根據一個實施例，如在第9圖中可見的，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401與中間體20的上表面20a直接接觸。採用這種方式將會加強對中間體的固定，並且加強筋環繞第一半導體晶粒和第二半導體晶粒，將會提高半導體晶粒的安裝穩定性，提高半導體封裝的機械強度，保護半導體晶粒。
根據一個實施例，無需使用模塑料來覆蓋中間體20、第一半導體晶粒31和第二半導體晶粒32。因此半導體晶粒產生的熱量不會被模塑料等物體阻 擋而影響半導體封裝的散熱，從而提高半導體封裝的散熱速度和散熱能力。
根據一個實施例，如第10圖中可見，半導體封裝1d可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b。為了清楚起見，第1圖中未示出散熱器50。
第11圖，第12圖和第13圖示出了本發明的另一個實施例，其中相同的附圖標記表示相同的區域、層或元件。第11圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第12圖係沿著第11圖中的虛線I-I'截取的橫截面示意圖。第13圖係沿著第11圖中的虛線II-II'截取的橫截面示意圖。
如第11圖至第13圖所示，提供了一種半導體封裝1f。半導體封裝1f可以是2.5D半導體封裝。半導體封裝1f包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
在底表面10b上，可以提供複數個連接元件102。例如，複數個連接元件102可以是焊球。通過複數個連接元件102，半導體封裝件1f可以安裝到印刷電路板或系統板，但不限於這兩種方式。
類似地，第一半導體晶粒31和第二半導體晶粒32以並排的方式安裝在中間體20的上表面20a上。第一半導體晶粒31和第二半導體晶粒32可以是覆晶晶片，第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a朝向下方的中間體20。第一半導體晶粒31和第二半導體晶粒32可以分別通過在主動表面31a上的凸塊310和在主動表面32a上的凸塊320連接到中間體20。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但不限於這兩種方式。第二半導體晶粒32可以包括由複數個具有矽通孔(TSV)的記憶體晶片堆疊的高頻寬記憶體(HBM)晶片。
可以理解的是，第一半導體晶粒31和第二半導體晶粒32可以都是ASIC或者都是系統級晶片(SoC)晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括SoC晶片和DRAM晶片。根據另一個實施例，第一半導體晶粒31和第二半導體晶粒32可以包括ASIC和HBM晶片。儘管在附圖中僅示出了兩個半導體晶粒，但係應該理解，在其他實施例中，半導體封裝可以包括多於兩個半導體晶粒。
在中間體20的底面20b上設有複數個連接元件202。通過連接元件202，中間體20電連接到封裝基板10。第一半導體晶粒31和第二半導體晶粒32通過中間體20電連接到封裝基板10。在一些實施例中，第一半導體晶粒31和第二半導體晶粒32可以通過中間體20彼此電連接。
根據一個實施例，提供模塑料60以封裝(encapsulate)第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b沒有被模塑料60覆蓋。採用這種方式，不僅可以讓模塑料保護和固定半導體晶粒，並且還可以避免因模塑料覆蓋背面表面而不利於散熱，從而同時兼顧了半導體晶粒穩固性和散熱。
根據一個實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成矩形形狀，例如。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。
根據一個實施例，加強環40可以通過使用黏合層固定到封裝基板10的上表面10a，但固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
根據一個實施例，加強環40包括橫跨模塑料60的兩個加強筋401。根據一個實施例，如第11圖和第13圖所示，加強筋401通過下沉部分401b一體地連接到加強環40。加強筋401沿中間體20的兩個相對側邊緣延伸。加強筋401與模塑料60的上表面20a直接接觸。
根據一個實施例，半導體封裝1f可以進一步包括散熱器50。散熱器50可以通過熱介面材料(TIM)層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b和加強筋401的上表面401a。如第11圖所示，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面部分重疊。具體的，其中的一個加強筋401與第一半導體晶粒31的背面表面31b部分地重疊；另一個加強筋401與第二半導體晶粒32的背面表面32b部分地重疊。這樣可以加強對半導體晶粒和模塑料的固定，保證半導體晶粒和模塑料的穩固性。 為了清楚起見，第11圖中未示出散熱器50。根據一個實施例，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面直接接觸。
根據一個實施例，當從上方觀察時，加強筋401可以是跨過模塑料60的直線形狀的筋條(rib)。直線形狀的加強筋方便生產製造。然而，可以理解的是，加強筋401可以具有其他形狀。例如，如第19圖所示，加強筋401為彎曲的以與周圍的加強環40形成八邊形(octagonal)結構。這種八邊形結構可以為半導體封裝提供更好的結構剛度(structural rigidity)。當然加強筋401也可以與周圍的加強環40形成五邊形或六邊形等。
第14圖和第15圖示出了本發明的另一個實施例，其中相同的數位表示相同的區域、層或元件。第14圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第15圖係沿著第14圖中的虛線I-I'截取的橫截面示意圖。
如第14圖和第15圖所示，提供一種半導體封裝1g。半導體封裝1g可以是2.5D半導體封裝。半導體封裝1g包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
根據一個實施例，提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面 32b係沒有被模塑料60覆蓋。
根據一個實施例，加強環40包括橫跨模塑料60的兩個加強筋401’和401”。根據一個實施例，如第14圖所示，加強筋401’和401”通過下沉部分401b一體地連接到加強環40。可以採用不對稱的(asymmetric)加強筋結構。例如，加強筋401’具有比加強筋401”更大的寬度(或表面積)。
根據一個實施例，例如，加強筋401’可以與第一半導體晶粒31的背面表面31b完全重疊。例如，當從上方觀察時，加強筋401”可以沿著中間體20的側邊緣延伸，並可以不與第二半導體晶粒32重疊。採用這種方式可以使用寬度(或表面積)較大的加強筋固定需要加強固定的半導體晶粒，從而保證半導體晶粒的穩固。同時，當加強筋採用金屬材料如銅時，加強筋也可以幫助導熱，從而減小對半導體晶粒散熱的不利影響。
第16圖和第17圖示出了本發明的另一個實施例，其中相同的數位表示相同的區域、層或元件。第16圖係根據本發明另一實施例的半導體封裝的俯視示意圖。第17圖係沿著第16圖中的虛線I-I'截取的橫截面示意圖。
如第16圖和第17圖所示，提供一種半導體封裝1h。半導體封裝1h可以是2.5D半導體封裝。半導體封裝1h包括具有上表面10a和底表面10b的封裝基板10。中間體20安裝在封裝基板10的上表面10a上。根據一個實施例，中間體20可以包括矽中間體或RDL中間體，但不限於這兩種方式。
根據一個實施例，提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b沒有被模塑料60覆蓋。
根據一個實施例，加強環40包括橫跨中間體20的兩個加強筋401。根據一個實施例，如第16圖所示，加強筋401通過下傾部分401b一體地連接到加強環40。如第17圖所示，加強筋401與中間體20的上表面20a和模塑料60的週邊側 壁直接接觸。採用這種設置可以通過加強筋將半導體晶粒和模塑料包圍，從而進一步保護半導體晶粒，加強筋與中間體直接接觸可保證中間體的穩固，提高封裝的結構穩定性。加強筋401、第一半導體晶粒31和第二半導體晶粒32可以通過熱介面材料(TIM)層510與散熱器50熱接觸。
可以理解，兩個加強筋401可以沿著與如第16圖所示的豎直方向不同的方向延伸。例如，如第20圖所示，兩個加強筋401可以沿著第一半導體晶粒31和第二半導體晶粒32中的每一個的相對兩側的水準方向延伸。
第21圖和第22圖示出了本發明的另一個實施例，其中相同的數位表示相同的區域、層或元件。第21圖係根據本發明又一實施例的半導體封裝的俯視示意圖。第22圖係沿著第21圖中的虛線I-I'截取的橫截面示意圖。
如第21圖和第22圖所示，提供了一種半導體封裝1i。半導體封裝1i可以包括2.5D扇出(fan-out)半導體封裝3。半導體封裝1i包括具有上表面10a和底表面10b的封裝基板10。2.5D扇出半導體封裝3安裝在上表面10a上。2.5D扇出半導體封裝3包括：重分佈層(RDL)結構21、第一半導體晶粒31、第二半導體晶粒32、模塑膠60和連接元件202。第一半導體晶粒31和第二半導體晶粒32通過重分佈層(RDL)結構21互連(interconnect)。RDL結構21形成在模塑料60和第一半導體晶粒31和第二半導體晶粒32的主動表面31a和32a上，以直接連接到第一半導體晶粒31和第二半導體晶粒32的接合焊盤。
根據一個實施例，第一半導體晶粒31可以包括特殊應用積體電路(ASIC)或微處理機，但不限於這兩種方式。第二半導體晶粒32可以包括其中堆疊有矽通孔(TSV)的複數個記憶體晶片的高頻寬記憶體(HBM)晶片。
在RDL結構21的底表面20b上設置有複數個連接元件202。通過連接元件202，RDL結構21電連接到封裝基板10。提供模塑料60以封裝第一半導體晶粒31和第二半導體晶粒32。第一半導體晶粒31的背面表面31b和第二半導體晶粒 32的背面表面32b沒有被模塑料60覆蓋。
根據本實施例，加強環40固定到封裝基板10的上表面10a。加強環40可以沿著封裝基板10的一周設置，以形成例如矩形形狀。加強環40環繞第一半導體晶粒31和第二半導體晶粒32。根據本實施例，加強環40可以通過使用黏合層固定到封裝基板10的上表面10a，但係固定方式不限於此。加強環40可以由銅構成，但材質不限於此。
加強環40可以包括橫跨模塑料60的兩個加強筋401。如第21圖所示，加強筋401通過下傾部分401b一體地連接到加強環40。加強筋401沿著2.5D扇出RDL結構的兩個相對的側邊緣延伸。加強筋401與半導體晶粒31的背面表面31b部分重疊，與半導體晶粒32的背面表面32b部分重疊。加強筋401直接接觸模塑料60的上表面60a。加強筋401也可以直接接觸第一半導體晶粒31的背面表面31b和第二半導體晶粒32的背面表面32b。這樣可以加強對半導體晶粒和模塑料的固定，保證半導體晶粒和模塑料的穩固性。
散熱器50可以通過熱介面材料層510直接接合到第一半導體晶粒31的背面表面31b、第二半導體晶粒32的背面表面32b和加強筋401的上表面401a。 如第21圖所示，加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面部分地重疊。為了清楚起見，第21圖中未示出散熱器50。加強筋401可以與第一半導體晶粒31或第二半導體晶粒32的背面表面直接接觸。當從上方觀察時，加強筋401可以是橫過模塑料60的直線形狀的筋條。然而，可以理解的是，加強筋401可以具有其他形狀。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為 准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1a‧‧‧半導體封裝
10‧‧‧封裝基板
10a、20a‧‧‧上表面
10b、20b‧‧‧底表面
20‧‧‧中間體
31、32‧‧‧半導體晶粒
31a、32a‧‧‧主動表面
31b、32b‧‧‧背面表面
40‧‧‧加強環
401‧‧‧加強筋
102、202‧‧‧連接元件
510‧‧‧熱介面材料層
50‧‧‧散熱器
310、320‧‧‧凸塊

Claims (12)

  1. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該中間體的上表面上；以及加強環，安裝在該封裝基板的上表面，其中該加強環圍繞該第一半導體晶粒和第二半導體晶粒，該加強環包括橫跨該中間體的加強筋，其中該加強筋直接設置在該中間體的上表面上，該加強環的加強筋與該加強環的其他部分不共面；其中該加強筋延伸穿過該第一半導體晶粒與該第二半導體晶粒之間的空間。
  2. 根據申請專利範圍第1項所述的半導體封裝，其中進一步包括：散熱器，直接接合在該第一半導體晶粒的背面表面和該第二半導體晶粒的背面表面。
  3. 根據申請專利範圍第2項所述的半導體封裝，其中該散熱器通過熱介面材料層直接接合到該第一半導體晶粒的背面表面和該第二半導體晶粒的背面表面。
  4. 根據申請專利範圍第1項所述的半導體封裝，其中該加強筋通過下沉部分一體地連接到該加強環。
  5. 根據申請專利範圍第1項所述的半導體封裝，其中該加強筋與該中間體的上表面直接接觸。
  6. 根據申請專利範圍第1項所述的半導體封裝，其中該加強筋沿著該中間體的側邊緣延伸。
  7. 根據申請專利範圍第1項所述的半導體封裝，其中該加強筋未與該第一半導體晶粒或該第二半導體晶粒重疊。
  8. 根據申請專利範圍第1項所述的半導體封裝，其中該加強筋圍繞該第一半導體晶粒和該第二半導體晶粒。
  9. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；中間體，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該中間體的上表面上；模塑料，封裝該第一半導體晶粒和該第二半導體晶粒；以及加強環，固定到該封裝基板的上表面，其中該加強環包括橫跨該模塑料的加強筋，其中該加強筋直接設置在該中間體的上表面上，該加強筋與該加強環不共面；其中該加強筋延伸穿過該第一半導體晶粒與該第二半導體晶粒之間的空間。
  10. 根據申請專利範圍第9項所述的半導體封裝，其中該第一半導體晶粒的背面表面和該第二半導體晶粒的背面表面未被該模塑料覆蓋。
  11. 根據申請專利範圍第9項所述的半導體封裝，其中該加強筋部分地或完全地與該第一半導體晶粒的背面表面重疊。
  12. 一種半導體封裝，包括：封裝基板，具有上表面和底表面；重分佈層結構，安裝在該封裝基板的上表面上；第一半導體晶粒和第二半導體晶粒，以並排的方式安裝在該重分佈層結構的上表面上；模塑料，封裝該第一半導體晶粒和該第二半導體晶粒；以及加強環，固定到該封裝基板的上表面，其中該加強環包括橫跨該模塑料的加強筋，其中該加強筋直接設置在該中間體的上表面上，該加強筋與該加強環 不共面；其中該加強筋延伸穿過該第一半導體晶粒與該第二半導體晶粒之間的空間。
TW107107446A 2017-03-08 2018-03-06 半導體封裝 TWI685082B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762468431P 2017-03-08 2017-03-08
US62/468,431 2017-03-08
US15/863,984 US10573579B2 (en) 2017-03-08 2018-01-08 Semiconductor package with improved heat dissipation
US15/863,984 2018-01-08

Publications (2)

Publication Number Publication Date
TW201843806A TW201843806A (zh) 2018-12-16
TWI685082B true TWI685082B (zh) 2020-02-11

Family

ID=61132315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107446A TWI685082B (zh) 2017-03-08 2018-03-06 半導體封裝

Country Status (4)

Country Link
US (1) US10573579B2 (zh)
EP (1) EP3373331B1 (zh)
CN (1) CN108573936B (zh)
TW (1) TWI685082B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302592B2 (en) 2017-03-08 2022-04-12 Mediatek Inc. Semiconductor package having a stiffener ring
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
US11322456B2 (en) * 2017-06-30 2022-05-03 Intel Corporation Die back side structures for warpage control
KR102404058B1 (ko) * 2017-12-28 2022-05-31 삼성전자주식회사 반도체 패키지
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US10971425B2 (en) * 2018-09-27 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US10629547B1 (en) * 2018-10-30 2020-04-21 Micron Technology, Inc. Redistribution-layer fanout package stiffener
US10720377B2 (en) * 2018-11-09 2020-07-21 Xilinx, Inc. Electronic device apparatus with multiple thermally conductive paths for heat dissipation
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
KR20200097659A (ko) * 2019-02-08 2020-08-19 마벨 아시아 피티이 엘티디. 플립 칩 볼 그리드 어레이용 히트 싱크 설계
CN109887900B (zh) * 2019-03-08 2020-09-15 中国科学院微电子研究所 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
US11508707B2 (en) 2019-05-15 2022-11-22 Mediatek Inc. Semiconductor package with dummy MIM capacitor die
US11158566B2 (en) * 2019-05-24 2021-10-26 Google Llc Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
GB2585219A (en) * 2019-07-03 2021-01-06 Landa Labs 2012 Ltd Method and apparatus for mounting and cooling a circuit component
US11728282B2 (en) * 2019-10-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
CN114787990A (zh) * 2019-12-16 2022-07-22 华为技术有限公司 芯片封装及其制作方法
US11282765B2 (en) * 2020-03-11 2022-03-22 Mellanox Technologies, Ltd. Stiffener ring
US11239217B2 (en) * 2020-03-30 2022-02-01 Nanya Technology Corporation Semiconductor package including a first sub-package stacked atop a second sub-package
EP3923318A1 (en) 2020-05-29 2021-12-15 Google LLC Methods and heat distribution devices for thermal management of chip assemblies
US11569145B2 (en) 2020-06-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor package with thermal interface material for improving package reliability
KR20220022288A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 스티프너를 구비하는 반도체 패키지
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
US20220156879A1 (en) * 2020-11-18 2022-05-19 Intel Corporation Multi-tile graphics processing unit
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
CN116868331A (zh) * 2021-02-24 2023-10-10 华为技术有限公司 芯片封装结构及其制作方法、电子设备
TWI746391B (zh) * 2021-03-15 2021-11-11 群豐科技股份有限公司 積體電路封裝系統
US11721644B2 (en) * 2021-05-03 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with riveting structure between two rings and method for forming the same
US11694941B2 (en) * 2021-05-12 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die package with multi-lid structures and method for forming the same
KR20220164946A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 반도체 패키지
KR20220166644A (ko) 2021-06-10 2022-12-19 삼성전자주식회사 보강 구조물을 가지는 반도체 패키지
TWI791342B (zh) * 2021-11-30 2023-02-01 財團法人工業技術研究院 異質整合半導體封裝結構

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616742B2 (ja) * 1996-07-31 2005-02-02 シャープ株式会社 半導体パッケージ用チップ支持基板
US7449363B2 (en) * 2004-11-26 2008-11-11 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded chip and fabrication method thereof
CN101930936A (zh) * 2009-06-18 2010-12-29 索尼公司 半导体封装的制造方法及其基板的制造方法
TWI340446B (en) * 2005-12-30 2011-04-11 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
JP4863032B2 (ja) * 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JP5152601B2 (ja) * 2010-06-01 2013-02-27 日立化成工業株式会社 薄板状物品を用いた接続基板の製造方法と多層配線板の製造方法
US8772927B2 (en) * 2008-05-13 2014-07-08 International Business Machines Corporation Semiconductor package structures having liquid cooler integrated with first level chip package modules
KR101440339B1 (ko) * 2012-11-27 2014-09-15 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
US20170053853A1 (en) * 2012-12-04 2017-02-23 General Electric Company Heat spreader with flexible tolerance mechanism
US9793187B2 (en) * 2013-05-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111313A (en) 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
JP2004207415A (ja) 2002-12-25 2004-07-22 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法
TWI311366B (en) * 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
US9257364B2 (en) 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
US20140048951A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US20140048326A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US8921994B2 (en) 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
WO2014129976A1 (en) * 2013-02-21 2014-08-28 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
WO2015030060A1 (ja) * 2013-08-28 2015-03-05 日産化学工業株式会社 レジスト下層膜を適用したパターン形成方法
JP2016162985A (ja) 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9627288B2 (en) 2015-05-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures and methods of forming the same
US9875988B2 (en) 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
TWI567882B (zh) 2015-12-15 2017-01-21 財團法人工業技術研究院 半導體元件及其製造方法
US9859262B1 (en) * 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616742B2 (ja) * 1996-07-31 2005-02-02 シャープ株式会社 半導体パッケージ用チップ支持基板
JP4863032B2 (ja) * 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
US7449363B2 (en) * 2004-11-26 2008-11-11 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded chip and fabrication method thereof
TWI340446B (en) * 2005-12-30 2011-04-11 Advanced Semiconductor Eng Method and device for preventing warpage of a substrate strip during semiconductor packaging and the substrate strip
US8772927B2 (en) * 2008-05-13 2014-07-08 International Business Machines Corporation Semiconductor package structures having liquid cooler integrated with first level chip package modules
CN101930936A (zh) * 2009-06-18 2010-12-29 索尼公司 半导体封装的制造方法及其基板的制造方法
JP5152601B2 (ja) * 2010-06-01 2013-02-27 日立化成工業株式会社 薄板状物品を用いた接続基板の製造方法と多層配線板の製造方法
KR101440339B1 (ko) * 2012-11-27 2014-09-15 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
US20170053853A1 (en) * 2012-12-04 2017-02-23 General Electric Company Heat spreader with flexible tolerance mechanism
US9793187B2 (en) * 2013-05-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same

Also Published As

Publication number Publication date
CN108573936B (zh) 2020-08-21
EP3373331A1 (en) 2018-09-12
CN108573936A (zh) 2018-09-25
US20180261528A1 (en) 2018-09-13
EP3373331B1 (en) 2020-11-04
US10573579B2 (en) 2020-02-25
TW201843806A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
TWI685082B (zh) 半導體封裝
TWI685923B (zh) 半導體封裝
US11728232B2 (en) Semiconductor package having a stiffener ring
TWI773404B (zh) 半導體封裝
US10424495B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US7875971B2 (en) Semiconductor device having improved heat sink
US9666571B2 (en) Package-on-package structures
US7339278B2 (en) Cavity chip package
TWI811383B (zh) 半導體封裝
TWI705537B (zh) 半導體封裝結構及其製作方法
US7361986B2 (en) Heat stud for stacked chip package
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US9966362B1 (en) Integrated circuit package with inter-die thermal spreader layers
US11227842B2 (en) Electronic package and substrate structure having chamfers
TWI817399B (zh) 半導體封裝及其形成方法
TW202310273A (zh) 半導體裝置封裝體及其形成方法
TWI796884B (zh) 半導體封裝結構
US20240274495A1 (en) Electronic package and manufacturing method thereof
JP2009038127A (ja) 半導体装置
TW200537661A (en) A semiconductor chips package with enhenced heat releasing character