CN101930936A - 半导体封装的制造方法及其基板的制造方法 - Google Patents

半导体封装的制造方法及其基板的制造方法 Download PDF

Info

Publication number
CN101930936A
CN101930936A CN2010102032808A CN201010203280A CN101930936A CN 101930936 A CN101930936 A CN 101930936A CN 2010102032808 A CN2010102032808 A CN 2010102032808A CN 201010203280 A CN201010203280 A CN 201010203280A CN 101930936 A CN101930936 A CN 101930936A
Authority
CN
China
Prior art keywords
substrate
supporting bracket
electrode pad
semiconductor packages
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102032808A
Other languages
English (en)
Other versions
CN101930936B (zh
Inventor
宫崎雅志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101930936A publication Critical patent/CN101930936A/zh
Application granted granted Critical
Publication of CN101930936B publication Critical patent/CN101930936B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体封装的制造方法及其基板的制造方法，这些制造方法能够在不会使制造成本增加的情况下制造抑制了各电极焊盘之间发生漏电、产生电桥等的半导体封装及其基板。包括：基板形成步骤，形成安装半导体芯片的基板；以及芯片安装步骤，在基板上经由连接凸块安装半导体芯片；基板形成步骤包括：第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与连接凸块接合；第二步骤，在包含电极焊盘的支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了电极焊盘的基板；以及第三步骤，从支撑板除下形成在支撑板上的基板；在第一步骤之前，在支撑板上形成多个第一凸部，在第一步骤中，在各第一凸部上形成各电极焊盘。

Description

半导体封装的制造方法及其基板的制造方法
技术领域
本发明涉及半导体封装的制造方法及其基板的制造方法。详细地说，涉及将半导体芯片安装在基板上的半导体封装的制造方法及其基板的制造方法。
背景技术
近年来，渴望薄型化半导体封装，与之相伴的是，对于容纳于半导体封装中的半导体芯片的薄型化、布线微细化等来说，同样也渴望薄型化安装该半导体芯片的基板。
至于将基板薄型化的方法，提出有如图13所示那样使用没有芯层的无芯基板的方法。无芯基板的电极焊盘与基板表面的绝缘层形成在同一平面上，因此如果进行倒装片连接则会产生各种问题。
例如，如果在电极焊盘之间存在焊剂残余物等，则恐怕会将该焊剂残余物作为通道(路径)而在实用环境下发生漏电。另外，如果在进行倒装片连接时，半导体芯片侧的凸块(bump)与基板侧的预备焊锡的沾润(日文原文：濡れ)差，而焊锡在进行倒装片连接时被挤出，则恐怕会在邻接的凸块之间形成电桥(参照图14)。
因此，在专利文献1中公开了一种半导体封装，其具有在各电极焊盘之间形成绝缘层而将各电极焊盘之间的绝缘的基板。另外，在该专利文献1中，该基板通过以下方法来制成。即，在支撑板上形成绝缘层，通过蚀刻而在该绝缘层上形成凹部，其后通过镀金属而在该凹部内形成金属电极，形成金属电极之后去除该支撑板，从而在各电极焊盘之间形成绝缘层。
(现有技术文献)
专利文献1：日本专利文献特开2006-295114号公报。
发明内容
(发明所要解决的问题)
可是，根据专利文献1中记载的基板的制造方法，通过蚀刻而在绝缘层上形成凹部，并在该凹部内形成电极焊盘，因此需要用于制造无芯基板等的专用装置，从而会增加制造成本。
本发明是鉴于这些问题点而完成的，其目的在于提供一种半导体封装的制造方法及其基板的制造方法，这些制造方法能够在不会使制造成本增加的情况下制造抑制了各电极焊盘之间发生漏电、产生电桥等的半导体封装及其基板。
(用于解决问题的手段)
为了完成上述目的，本发明的第一方面提供一种半导体封装的制造方法，其包括：基板形成步骤，形成安装半导体芯片的基板；以及芯片安装步骤，在所述基板上经由连接凸块安装所述半导体芯片；所述基板形成步骤包括：第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与所述连接凸块接合；第二步骤，在包含所述电极焊盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述基板；以及第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；在所述第一步骤之前，在所述支撑板上形成多个第一凸部，在所述第一步骤中，在各所述第一凸部上形成各所述电极焊盘。
另外，本发明的第二方面如本发明的第一方面所述的半导体封装的制造方法，其中，所述第一凸部的形状形成为截面视图呈梯形。
另外，本发明的第三方面如本发明的第一方面所述的半导体封装的制造方法，其中，所述第一凸部的形状形成为截面视图呈阶梯形。
另外，本发明的第四方面如本发明的第一至第三方面中任一方面所述的半导体封装的制造方法，其中，所述第一凸部的直径形成为比所述电极焊盘的直径大。
另外，本发明的第五方面如本发明的第一至第四方面中任一方面所述的半导体封装的制造方法，其中，在所述支撑板的各所述第一凸部之间形成第二凸部。
另外，本发明的第六方面如本发明的第一至第五方面中任一方面所述的半导体封装的制造方法，其中，通过蚀刻来形成所述第一凸部。
另外，本发明的第七方面如本发明的第一至第五方面中任一方面所述的半导体封装的制造方法，其中，通过冲压加工来形成所述第一凸部。
另外，本发明的第八方面提供一种基板的制造方法，其包括：第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与连接凸块接合；第二步骤，在包含所述电极焊盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述基板；以及第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；在所述第一步骤之前，在所述支撑板上形成多个第一凸部，在所述第一步骤中，在各所述第一凸部上形成各所述电极焊盘。
附图说明
图1是示出本发明的一实施方式涉及的半导体封装的截面构造的图；
图2是示出本发明的一实施方式涉及的半导体封装的制造工序的图；
图3是示出继图2之后的工序；
图4是示出继图3之后的工序；
图5是示出本发明的变形例涉及的半导体封装的截面构造的图；
图6是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图7是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图8是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图9是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图10是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图11是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图12是示出本发明的另外变形例涉及的半导体封装的截面构造的图；
图13是示出现有的半导体封装的截面构造的图；
图14是示出现有的半导体封装的问题点的图。
具体实施方式
下面，说明用于实施发明的方式(以下，称为“实施方式”)。按照以下顺序进行说明。
1.半导体封装的结构；
2.半导体封装的制造方法；
3.其他半导体封装的结构以及制造方法。
[1.半导体封装的构成]
参照附图来详细说明本发明的一实施方式涉及的半导体封装的结构。图1是示出本发明的一实施方式涉及的半导体封装的截面构造的图。如图1所示，本实施方式的半导体封装1包括在内部形成有集成电路的半导体芯片3、以及安装该半导体芯片3的基板2。在基板2的表面S1上形成有电极焊盘20，在该电极焊盘20上接合有连接凸块4，通过该连接凸块4将半导体芯片3安装在基板2的表面S1上。
基板2形成为其内部没有芯层的无芯基板。该基板2包括被连接半导体芯片3的表面S1、以及被连接母插件等主基板的背面S2。在基板2的表面S1上形成有多个电极焊盘20。在各电极焊盘20之间形成有隆起部24，该隆起部24是绝缘层23的表面部。另一方面，在基板2的背面S2上形成有多个外部端子25，除各外部端子25之外的区域被阻焊层26覆盖。另外，各电极焊盘20与各外部端子25通过形成在基板2内部的多个布线层27来电连接。
电极焊盘20是用于基板2在该基板2的表面S1上与半导体芯片3连接的电极端子，并包括电极部21和保护部22。电极部21在基板2的表面S1上发挥对该基板2和半导体芯片3进行电连接的电极端子功能，例如通过铜(Cu)等金属材料制成。
保护部22发挥保护电极部21的表面的保护层功能，例如通过金(Au)、钯(Pd)以及镍(Ni)等金属材料制成。另外，保护部22也可以是层压了上述的多个金属材料的层压构造。
保护部22在连接基板22和半导体芯片3时成为安装焊锡等连接凸块4的安装面。因而，为了提高保护部22与该连接凸块4的沾润性，优选通过金(Au)制成该保护部22。另外，如果将保护部22形成为层压构造，则优选通过金(Au)来构成表面侧的层。
绝缘层23对层压成多层的各布线层27之间进行绝缘。该绝缘层23例如通过树脂材料制成。另外，该绝缘层23在表面S1上以包围各电极焊盘20周围的方式形成隆起部24，该隆起部24还具有延长各电极焊盘20之间的沿表面距离的功能。如此，在各电极焊盘20之间形成隆起部24，因此在将半导体芯片3安装到基板基板20上时，该隆起部34成为接合在相邻的电极焊盘20上的连接凸块4之间的障碍墙。即，隆起部34作为障碍墙介于该连接凸块4之间，从而抑制该连接凸块4之间产生电桥。
另外，由于在各电极焊盘20之间形成有隆起部24，如果当在基板2上安装半导体芯片3时，为了提高焊锡凸块40与预备焊锡41的无隙贴紧粘接性而在预备焊锡41上涂敷焊剂，则由于隆起部24成为障碍墙而能够抑制该焊剂漏出到相邻的电极焊盘20。因而，抑制了在相邻的电极焊盘20之间由于焊剂而形成通道，从而抑制该焊剂导致在各电极焊盘20之间发生漏电。
如上所述，绝缘层23的位于基板表面S1的表面部发挥隆起部24的功能，因此不需要在基板的表面S1上形成阻焊层。因而，不用形成阻焊层就能够延长各电极焊盘20之间的沿表面距离。由此，不必使用用于在无芯基板的两面上形成阻焊层的专用装置，可降低制造成本。
如以上所说明，在构成本实施方式涉及的半导体封装1的基板2中，在基板2的表面S1上，在各电极焊盘20之间形成隆起部24。因此，在将半导体芯片3安装到基板2上时，通过该隆起部24在接合到相邻的电极焊盘20上的连接凸块4之间形成障碍墙，从而能够抑制连接凸块4之间产生焊锡电桥等。另外，如果当在基板2上安装半导体芯片3时，在预备焊锡41上涂敷焊剂，则隆起部24成为障碍墙，可抑制焊剂导致在各电极焊盘20之间发生漏电。而且，在基板的表面S1上形成有隆起部24，因此无需在该表面S1上形成阻焊层，而不需要用于制造无芯基板的专用装置，由此可降低制造成本。
[2.半导体封装的制造方法]
其次，参照图2～图4来说明半导体封装1的制造方法。
[2.1.基板2的制造方法]
先说明基板2的制造方法。首先，如图2的(a)所示，准备通过以下工序制成的基板2的支撑板28。该支撑板28例如通过铜(Cu)等金属材料制成。另外，支撑板28的材料不限于铜(Cu)，也可以通过在后述的蚀刻该支撑板28的工序中采用不同时蚀刻支撑板28和保护部22那样的蚀刻条件(例如，蚀刻液)，使用铜(Cu)以外的金属材料。
其次，如图2的(b)所示，例如通过照相平版印刷法，在支撑板28上形成保护层29a。通过后述的工序，在形成该保护层29a的区域形成电极焊盘20，在除形成该保护层29a的区域之外的区域形成隆起部24。因而，通过照相平版印刷法来形成保护层29a，由此能够高精度地对电极焊盘20和隆起部24进行图案形成。
其次，如图2的(c)所示，例如通过蚀刻来去除支撑板28的一部分以及保护层29a。由此，在形成有保护层29a的区域形成凸部30，在除该形成有保护层29a的区域之外的区域形成凹部31。如此在支撑板28上形成凸部30或凹部31，由此能够在后述的工序中在绝缘层23的表面部上形成隆起部24，另外能够将电极焊盘20形成在比隆起部24深的位置、即绝缘层23的内部。
在本实施方式中通过蚀刻来形成凸部30和凹部31，但是不限于此，例如也可以采用使用冲压模具成型的方法、切削制成的方法等来形成该凸部30和凹部31。例如，在使用冲压模具来成型的情况下，可只通过模具加工来总括形成该凸部30和凹部31，因此不需要上述的保护层29a的形成工艺及其去除工艺，能够提高可生产性以及消减成本，另一方面，在通过切削来形成的情况下，不需要上述的保护层29a的形成工艺及其去除工艺，而且还可以轻而易举地变更切削形状，因此可根据需要以任意形状形成凸部30和凹部31。
其次，如图2的(d)所示，例如通过照相平版印刷法，在支撑板28的凹部31上形成保护层29b。接着，如图2的(e)所示，例如通过电解镀，在支撑板28的凸部30上形成保护部22。
其次，如图3的(a)所示，例如通过电解镀，在保护部22上形成电极部21。通过保护部22和电极部21来形成电极焊盘20。如此，在支撑板28的凸部30上形成电极焊盘20，可在绝缘层23的内部、即比隆起部24深的位置形成电极焊盘20。接着，如图3的(b)所示，去除保护层29b。
其次，如图3的(c)所示，例如通过层压板，在包含电极焊盘20的支撑板28上形成例如由树脂层组成的绝缘层23。另外，在本实施方式中，通过层压板来形成绝缘层23，但是不限于此，例如也可以通过冲压等方法来形成绝缘层23。由于通过冲压来形成绝缘层23，可使用冲压用途的廉价的一般基板材料，而且还可通过冲压来总括形成多张基板，从而可提高可生产性和消减成本。
其次，如图3的(d)所示，例如通过蚀刻，去除绝缘层23的一部分，形成导通孔32。此时，在绝缘层23中的电极部21之上区域形成导通孔32。接着，如图3的(e)所示，例如通过电解镀，在导通孔32内形成其构成布线层27的第一布线层27a，在绝缘层23的一部分以及该第一布线层27a上形成第二布线层27b。
在本实施方式中，层压两层布线层27而形成多层的基板2，因此重复两次上述的图3的(c)～(e)所示的工序，形成如图4的(a)所示的基板2。另外，虽然在本实施方式中层压两层布线层27，但是不限于此，例如也可以将基板2设为单层，或者通过层压三层以上的布线层27而形成基板2。
其次，如图4的(b)所示，在基板2的背面S2上形成阻焊层26。此时，该阻焊层26形成在发挥用于半导体封装1与母插件等外部基板连接的外部端子功能的多个第二布线层27b之间。由此，发挥外部端子功能的多个第二布线层27b除该外部端子之外被阻焊层26覆盖而被绝缘。
其次，如图4的(c)所示，将基板2上下翻转之后，例如通过蚀刻，从基板2去除支撑板28。由此，保护部22露出在基板2的表面S 1上，电极部21和保护部22发挥电连接基板2与半导体芯片3时的电极端子的功能。另外，各电极部21和保护部22被隆起部24包围其周围，该各电极部21和保护部22被隆起部24分别绝缘。
[2.2.将半导体芯片3安装到基板2上的安装方法]
接着，说明该基板2与半导体芯片3的连接方法。
首先，如图4的(d)所示，在保护部22上安装预备焊锡41。即，预备焊锡41安装在各隆起部24之间。关于预备焊锡41的安装方法，一般使用网板印刷法，但是也可以使用焊球法、喷墨法等手法。例如，当使用了网板印刷法时，电极部21之间的间距越窄，或者，各电极部21所需要的焊锡量越多，则在焊锡印刷之后进行的回流(wet back)工序中越容易在电极部21之间产生电桥，或者伴随其发生焊锡量的偏差等，但是由于存在隆起部24，可降低其弊端。
另外，例如当使用了焊球法时，如果是现有的无芯基板构造，则在电极部21上安装成为预备焊锡41的焊锡球之后的焊锡球保持是只通过在安装焊锡球之前涂敷的焊剂的粘接性来执行，但是由于存在隆起部24，除焊剂的粘接性(粘性)之外，还能够机械保持焊锡球，从而可降低在以下期间焊锡球位置偏离的弊端，即：从安装焊锡球之后到加热焊锡球并使其熔融而成为半球状的湿退工序为止的期间。
其次，如图4的(e)所示，准备在连接端子上安装有焊锡凸块40的半导体芯片3，对该安装有焊锡凸块40的半导体芯片3和安装有预备焊锡41的基板2进行电连接。具体地说，焊锡凸块40和预备焊锡41相抵接，由此半导体芯片3和基板2电连接。在此，为了提高焊锡凸块40与预备焊锡41的沾润性，有时在预备焊锡41上或者在焊锡凸块40上或者它们两者上涂敷焊剂。虽然通过其后的焊剂清洁来去除该焊剂，但是假若焊剂在清洁时残留为残余物，则恐怕会在长期可靠性评价方面其残余物成为通道而使得各电极部21之间漏电。然而，在本实施方式的半导体封装1的制造方法中，在各电极部21之间形成隆起部24，因此能够使相邻的电极部21之间的沿表面距离变长，从而可降低漏电的弊端。而且，当在预备焊锡41上涂敷焊剂时，由于存在隆起部24，可在各预备焊锡41部分上确保均匀的焊剂量，能够保证在其后的半导体芯片3的连接工序中焊锡凸块40与预备焊锡41的沾润性上升以及稳定连接。
当焊锡凸块40与预备焊锡41抵接时，该预备焊锡41被加热，被加热了的预备焊锡41变软而在平面方向上延伸。因此，恐怕会在相邻的焊锡凸块40、预备焊锡41等之间产生电桥。然而，在本实施方式的半导体封装1的制造方法中，在各电极部21之间形成隆起部24，因此即使是预备焊锡41变软而在平面方向上延伸了的情况，该变软了的预备焊锡41被隆起部24抑制移动。由此，能够抑制各电极部21中产生电桥。
如以上所说明，在本实施方式涉及的半导体封装1的制造方法中，在各电极部21之间形成隆起部24，因此能够抑制该各电极部21之间发生漏电、产生电桥等。
另外，在本实施方式的半导体封装1的制造方法中，通过绝缘层23来形成隆起部24，并通过该隆起部24来在各电极部21之间设置障碍墙，因此不用使用阻焊层就能够在各电极部21之间形成障碍墙。由此，不需要用于在无芯基板上形成如障碍墙24那样的阻焊层的高额设备投资。因而，能够降低半导体封装1的制造成本，从而可提高半导体封装1的可生产性。
以上，说明本发明的第一实施方式涉及的半导体封装1的制造方法，但是不限于此，可进行各种变更。例如，在本实施方式涉及的半导体封装1的制造方法中，通过焊锡凸块40和预备焊锡41来构成连接凸块4，但是不限于此，例如也可以不使用预备焊锡41而只通过焊锡凸块40来构成连接凸块4。在此情况下，可以不安装预备焊锡41，而在只通过焊锡凸块40来接合基板2和半导体芯片3的构造下，提高半导体芯片3安装到基板2的安装精度。
另外，在本实施方式涉及的半导体封装1的制造方法中，在基板2的表面S1上形成隆起部24，但是不限于此，例如也可以在半导体芯片3的与基板2连接的连接面上形成隆起部。
[3.其他半导体封装的结构以及制造方法]
下面，说明本实施方式的变形例。
[3.1.变形例1]
本变形例适用除上述实施方式的隆起部形状之外的隆起部形状。按照以下顺序进行说明。
变形例1-1：将在隆起部之间形成的凹部距离形成得比电极部的宽度宽；
变形例1-2：将隆起部的形状形成为截面视图呈梯形；
变形例1-3：将隆起部的形状形成为截面视图呈阶梯形而将与保护部22接触的面的直径形成得比该保护部22大；
变形例1-4：将隆起部的形状形成为截面视图呈阶梯形而将与电极部21接触的面直径形成为与电极部21的直径相等的大小。
[3.1.1.变形例1-1]
本变形例的半导体封装1A使形成在隆起部24A之间的开口部33A的距离比电极部21的宽度宽。如此，使形成在隆起部24A之间的开口部33A的距离比电极部21的宽度宽，从而如图5所示，能够抑制各电极部21之间发生漏电，另外，能够抑制各连接凸块4之间产生电桥。
其次，参照图5来说明本变形例的半导体封装1A的制造方法。首先，通过与上述的图2的(a)～图4的(b)相同的工序，在支撑板28A上形成基板2。此时，支撑板28A的凸部30A的宽度形成为比电极部21的宽度宽，如图5的(a)所示，保护部22形成在支撑板28A的凸部30A上的一部分上。
其次，如图5的(b)所示，例如通过蚀刻，去除支撑板28A。由此，在绝缘层23的一部分以及保护部22上形成开口部33A。接着，如图5的(c)所示，在保护部22上安装预备焊锡41。此时，由于开口部33A的宽度形成为比保护部22的宽度大，能够容易地进行预备焊锡41的对位。
其次，如图5的(d)所示，对安装有预备焊锡41的基板2A和安装有焊锡凸块40的半导体芯片3进行电连接。具体地说，使预备焊锡41和焊锡凸块40相抵接，由此将半导体芯片3和基板2电连接。此时，由于开口部33A的宽度形成为比保护部22的宽度大，因此即使在由于对半导体芯片3过量地施加力而预备焊锡41在平面方向上膨胀的情况下，也能够抑制预备焊锡41越过隆起部24A而到达相邻的保护部22。
其次，如图5的(e)所示，在基板2A和半导体芯片3之间插入底部充胶(underfill)。通过以上工序，制成本变形例涉及的半导体封装1A。
如以上所说明，在本变形例涉及的半导体封装1A中，将开口部33A的宽度形成为比保护部22的宽度大，因此当在保护部22上安装预备焊锡41时，能够容易地进行预备焊锡41的对位，从而能够容易地安装预备焊锡41。另外，当对基板2A和半导体芯片3进行电连接时，即使在预备焊锡41在平面方向上膨胀的情况下，也能够抑制预备焊锡41越过隆起部24A而到达相邻的保护部22。
[3.1.2.变形例1-2]
如图6的(d)所示，本变形例的半导体封装1B将隆起部的形状形成为截面视图呈梯形。如此，将隆起部的形状形成为截面视图呈梯形，由此当在保护部22上安装预备焊锡41时，能够使焊剂的供应稳定。另外，当对基板2B和半导体芯片3进行电连接时，也能够抑制预备焊锡41向平面方向膨胀。
其次，参照图6来说明本变形例的半导体封装1B的制造方法。首先，通过与上述的图2的(a)～图4的(b)相同的工序，在支撑板28B上形成基板2B。此时，如图6的(a)所示，支撑板28B的凸部30B形成为截面视图呈梯形。
其次，如图6的(b)所示，例如通过蚀刻，去除支撑板28B。由此，在绝缘层23的一部分以及保护部22上形成截面视图呈梯形的开口部33B，截面视图呈梯形的开口部33B的上边长度与保护部22的宽度一致。另外，隆起部24B的缘部呈朝向开口部33B具有下坡的斜面形状。
其次，如图6的(c)所示，在保护部22上安装预备焊锡41。此时，由于开口部33B形成为截面视图呈梯形，因此当在安装预备焊锡41之后涂敷焊剂时，该涂敷的焊剂沿形成在隆起部24B的缘部上的斜面供应到预备焊锡。由此，能够使焊剂的供应稳定。
其次，如图6的(d)所示，对安装有预备焊锡41的基板2B和安装有焊锡凸块40的半导体芯片3进行电连接。具体地说，使预备焊锡41和焊锡凸块40相抵接，由此将基板2B和半导体芯片3电连接。此时，由于开口部33B形成为截面视图呈梯形，能够抑制预备焊锡41向平面方向膨胀。
其次，如图6的(e)所示，在基板2B和半导体芯片3之间插入底部充胶。通过以上工序，制成本变形例涉及的半导体封装1B。
如以上所说明，在本变形例涉及的半导体封装1B中，将开口部33B形成为截面视图呈梯形，因此当在保护部22上安装预备焊锡41时，能够使焊剂的供应稳定。另外，当对基板2B和半导体芯片3进行电连接时，也能够抑制预备焊锡41向平面方向膨胀。
[3.1.3.变形例1-3]
如图7的(d)所示，本变形例的半导体封装1C将隆起部24C的突起形状形成为阶梯形状而将与保护部22接触的面的直径形成得比该保护部22大。如此，将隆起部24C的突起形状形成为阶梯形状，由此能够使当将半导体芯片3连接到基板2C时涂敷的焊剂的供应稳定。另外，能够使各保护部22之间的沿表面距离变长，从而能够抑制该各保护部22之间发生漏电，另外，还能够确保插入到基板2C和半导体芯片3之间的底部充胶的无隙贴紧粘接性。
其次，参照图7来说明本变形例的半导体封装1C的制造方法。首先，通过与上述的图2的(a)～图4的(b)相同的工序，在支撑板28C上形成基板2C。此时，如图7的(a)所示，支撑板28C的凸部30C形成为阶梯状。
其次，如图7的(b)所示，例如通过蚀刻，去除支撑板28C。由此，在绝缘层23的一部分以及保护部22上形成阶梯状的开口部33C，阶梯状的开口部33C的上边长度与保护部22的宽度一致。
其次，如图7的(c)所示，在保护部22上安装预备焊锡41。此时，由于开口部33C形成为阶梯状，因此当在安装预备焊锡41之后涂敷焊剂时，能够使该焊剂的供应稳定。
其次，如图7的(d)所示，对安装有预备焊锡41的基板2C和安装有焊锡凸块40的半导体芯片3进行电连接。具体地说，使预备焊锡41和焊锡凸块40相抵接，由此将基板2C和半导体芯片3电连接。此时，由于开口部33C形成为阶梯状，能够使各保护部22之间的沿表面距离变长，从而能够进一步抑制该各保护部22之间发生漏电。
其次，如图7的(e)所示，在基板2C和半导体芯片3之间插入底部充胶。此时，由于开口部33C形成为阶梯状，能够确保插入到基板2C和半导体芯片3之间的底部充胶的无隙贴紧粘接性。通过以上工序，制成本变形例涉及的半导体封装1C。
如以上所说明，在本变形例涉及的半导体封装1C中，将开口部33C形成为阶梯状，因此当在保护部22上安装预备焊锡41时，能够使焊剂的供应稳定。另外，当对基板2C和半导体芯片3进行电连接时，能够进一步抑制该各保护部22之间发生漏电。而且，当在基板2C和半导体芯片3之间插入底部充胶时，能够确保底部充胶的无隙贴紧粘接性。
[3.1.4.变形例1-4]
如图8的(d)所示，本变形例的半导体封装1D将隆起部24D的突起形状形成为阶梯形状而将与电极部21接触的面的直径形成得与该电极部21相等。由此，当在保护部22上安装预备焊锡41时，能够使涂敷的焊剂的供应稳定。另外，当连接基板2D和半导体芯片3时，能够使各电极部21之间的沿表面距离变长，从而能够抑制该各电极部21之间发生漏电。另外，在将底部充胶插入到基板2C和半导体芯片3之间的情况下，能够确保底部充胶的无隙贴紧粘接性。
其次，参照图8来说明本变形例的半导体封装1D的制造方法。首先，通过与上述的图2的(a)～图4的(b)相同的工序，在支撑板28D上形成基板2D。此时，如图8的(a)所示，支撑板28D的凸部30D形成为阶梯状。另外，在凸部30D的上部形成为与电极部21相同的大小。
其次，如图8的(b)所示，例如通过蚀刻，去除支撑板28D。由此，在绝缘层23的一部分以及保护部22上形成阶梯状的开口部33D，阶梯状的开口部33D的下部形成为与保护部22相同的大小。
其次，如图8的(c)所示，在保护部22上安装预备焊锡41。此时，由于开口部33D形成为阶梯状，因此当在安装预备焊锡41之后涂敷焊剂时，能够使该焊剂的供应稳定。
其次，如图8的(d)所示，对安装有预备焊锡41的基板2D和安装有焊锡凸块40的半导体芯片3进行电连接。具体地说，使预备焊锡41和焊锡凸块40相抵接，由此将基板2D和半导体芯片3电连接。此时，由于开口部33D形成为阶梯状，能够使各保护部22之间的沿表面距离变长，从而能够进一步抑制该各保护部22之间发生漏电。
其次，如图8的(e)所示，在基板2D和半导体芯片3之间插入底部充胶。此时，由于开口部33D形成为阶梯状，能够确保插入到基板2D和半导体芯片3之间的底部充胶的无隙贴紧粘接性。通过以上工序，制成本变形例涉及的半导体封装1D。
如以上所说明，在本变形例涉及的半导体封装1D中，将开口部33D形成为阶梯状，因此当在保护部22上安装预备焊锡41时，能够使焊剂的供应稳定。另外，当对基板2D和半导体芯片3进行电连接时，能够进一步抑制该各保护部22之间发生漏电。而且，当在基板2D和半导体芯片3之间插入底部充胶时，能够确保底部充胶的无隙贴紧粘接性。
[3.2.变形例2]
本变形例在隆起部上形成凹部，以便确保各电极部之间的沿表面距离。下面，说明本变形例。按照以下顺序进行说明。
变形例2-1：形成在隆起部上具有方形的截面形状的凹部；
变形例2-2：形成在隆起部上具有截面视图呈梯形的截面形状的凹部；
变形例2-3：形成在隆起部上具有阶梯状的截面形状的凹部。
[3.2.1.变形例2-1]
如图9的(a)所示，本变形例的半导体封装包括具有隆起部24E的基板2E，该隆起部24E形成有具有方形的截面形状的凹部34A。如此，在基板2E上，存在形成有具有方形的截面形状的凹部34A的隆起部24E，因此能够确保各电极部之间的沿表面距离。
因而，能够抑制各电极部21之间发生漏电、产生电桥等。例如，当在相邻的开口部33之间存在焊剂残渣时，该焊剂残渣会积存到形成于相邻开口部33之间的凹部34A中。因此，能够抑制该相邻开口部33之间由于焊剂残渣而产生通道，从而能够抑制该相邻电极部21之间发生漏电、产生电桥等。
通过与上述的图2的(a)～图4的(d)相同的制造工序，制造具有上述结构的基板2E。在此，由于形成作为本变形例的特征要素的凹部34A，使用图9的(b)所示那样的支撑板28E。该支撑板28E形成有凸部30和第二凸部35A，可通过该凸部30和第二凸部35A形成基板2E的开口部33和凹部34A。
[3.2.2.变形例2-2]
如图10的(a)所示，本变形例的半导体封装包括具有隆起部24F的基板2F，该隆起部24F形成有具有截面视图呈梯形的截面形状的凹部34B。如此，在基板2F上，存在形成有具有截面视图呈梯形的截面形状的凹部34B的隆起部24F，因此与上述的基板2E相同，能够确保各电极部21之间的沿表面距离。
因而，能够抑制各电极部21之间发生漏电、产生电桥等。与上述的凹部34A相同，例如，当在相邻的开口部33之间存在焊剂残渣时，该焊剂残渣会积存到形成于相邻开口部33之间的凹部34B中。因此，能够抑制该相邻开口部33之间由于焊剂残渣而产生通道，从而能够抑制该相邻电极部21之间发生漏电、产生电桥等。
通过与上述的图2的(a)～图4的(d)相同的制造工序，制造具有上述结构的基板2F。在此，由于形成作为本变形例的特征要素的凹部34B，使用图10的(b)所示那样的支撑板28F。该支撑板28F形成有凸部30和第二凸部35B，可通过该凸部30和第二凸部35B形成基板2F的开口部33和凹部34B。
[3.2.3.变形例2-3]
如图11的(a)所示，本变形例的半导体封装包括具有隆起部24G的基板2G，该隆起部24G形成有具有阶梯状的截面形状的凹部34C。如此，在基板2G上，存在形成有具有阶梯状的截面形状的凹部34C的隆起部24G，因此与上述的基板2E、2F相同，能够确保各电极部21之间的沿表面距离。
因而，能够抑制各电极部21之间发生漏电、产生电桥等。与上述的凹部34A、34B相同，例如，当在相邻的开口部33之间存在焊剂残渣时，该焊剂残渣会积存到形成于相邻开口部33之间的凹部34C中。因此，能够抑制该相邻开口部33之间由于焊剂残渣而产生通道，从而能够抑制该相邻电极部21之间发生漏电、产生电桥等。
通过与上述的图2的(a)～图4的(d)相同的制造工序，制造具有上述结构的基板2G。在此，由于形成作为本变形例的特征要素的凹部34C，使用图11的(b)所示那样的支撑板28G。该支撑板28G形成有凸部30和第二凸部35C，可通过该凸部30和第二凸部35C形成基板2G的开口部33和凹部34C。
以上，列举实施方式以及几个变形例来说明了本发明，但是本发明不限于上述的实施方式，可进行各种变形。例如，也可以如图12的(a)所示那样，将隆起部的凹部形成为在各电极部21之间不连续地配置多个隆起部。另外，也可以如图12的(b)所示那样，将隆起部的凹部形成为槽状。另外，也可以将隆起部的凹部形成为在基板的一部分上不连续地配置，同时在基板的另外的一部分上形成为槽。

Claims (8)

1.一种半导体封装的制造方法，包括：
基板形成步骤，形成安装半导体芯片的基板；以及
芯片安装步骤，在所述基板上经由连接凸块安装所述半导体芯片；
所述基板形成步骤包括：
第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与所述连接凸块接合；
第二步骤，在包含所述电极焊盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述基板；以及
第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；
在所述第一步骤之前，在所述支撑板上形成多个第一凸部，
在所述第一步骤中，在各所述第一凸部上形成各所述电极焊盘。
2.如权利要求1所述的半导体封装的制造方法，其中，
所述第一凸部的形状形成为截面视图呈梯形。
3.如权利要求1所述的半导体封装的制造方法，其中，
所述第一凸部的形状形成为截面视图呈阶梯形。
4.如权利要求1至3中任一项所述的半导体封装的制造方法，其中，
所述第一凸部的直径形成为比所述电极焊盘的直径大。
5.如权利要求1至4中任一项所述的半导体封装的制造方法，其中，
在所述支撑板的各所述第一凸部之间形成第二凸部。
6.如权利要求1至5中任一项所述的半导体封装的制造方法，其中，
通过蚀刻来形成所述第一凸部。
7.如权利要求1至5中任一项所述的半导体封装的制造方法，其中，
通过冲压加工来形成所述第一凸部。
8.一种基板的制造方法，包括：
第一步骤，在支撑板的一部分上形成多个电极焊盘，该电极焊盘与连接凸块接合；
第二步骤，在包含所述电极焊盘的所述支撑板上隔着绝缘层形成一层以上的布线层，从而形成在一个面上形成了所述电极焊盘的所述基板；以及
第三步骤，从所述支撑板除下形成在所述支撑板上的所述基板；
在所述第一步骤之前，在所述支撑板上形成多个第一凸部，
在所述第一步骤中，在各所述第一凸部上形成各所述电极焊盘。
CN2010102032808A 2009-06-18 2010-06-11 半导体封装的制造方法及其基板的制造方法 Expired - Fee Related CN101930936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-145229 2009-06-18
JP2009145229A JP5120342B2 (ja) 2009-06-18 2009-06-18 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
CN101930936A true CN101930936A (zh) 2010-12-29
CN101930936B CN101930936B (zh) 2012-05-09

Family

ID=43354698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102032808A Expired - Fee Related CN101930936B (zh) 2009-06-18 2010-06-11 半导体封装的制造方法及其基板的制造方法

Country Status (3)

Country Link
US (1) US8119451B2 (zh)
JP (1) JP5120342B2 (zh)
CN (1) CN101930936B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124229A (zh) * 2013-04-25 2014-10-29 英特尔公司 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
CN107968082A (zh) * 2016-10-19 2018-04-27 三菱电机株式会社 芯片焊盘、半导体装置及半导体装置的制造方法
CN109637992A (zh) * 2014-04-23 2019-04-16 索尼公司 半导体装置及其制造方法
TWI685082B (zh) * 2017-03-08 2020-02-11 聯發科技股份有限公司 半導體封裝
CN112530914A (zh) * 2019-09-18 2021-03-19 铠侠股份有限公司 半导体装置以及半导体装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
US11948848B2 (en) * 2019-02-12 2024-04-02 Intel Corporation Subtractive etch resolution implementing a functional thin metal resist
US10950531B2 (en) 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
NO20191269A1 (en) * 2019-10-24 2021-04-26 Odfjell Drilling As Floating mobile offshore drilling unit and method of controlling a process automation system
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552951A (zh) * 2003-05-31 2004-12-08 香港科技大学 微细间距倒装焊凸点电镀制备技术

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7042080B2 (en) * 2003-07-14 2006-05-09 Micron Technology, Inc. Semiconductor interconnect having compliant conductive contacts
JP2005051204A (ja) * 2003-07-16 2005-02-24 Matsushita Electric Ind Co Ltd 電気部品実装モジュールおよびその製造方法
DE102004036549B3 (de) * 2004-07-28 2006-03-30 Bayer Materialscience Ag Lichtemittierendes, transparentes Foliensystem auf Polymerbasis und Verfahren zu seiner Herstellung
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552951A (zh) * 2003-05-31 2004-12-08 香港科技大学 微细间距倒装焊凸点电镀制备技术

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124229A (zh) * 2013-04-25 2014-10-29 英特尔公司 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
CN104124229B (zh) * 2013-04-25 2017-07-28 英特尔公司 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
CN109637992A (zh) * 2014-04-23 2019-04-16 索尼公司 半导体装置及其制造方法
CN109637992B (zh) * 2014-04-23 2020-07-21 索尼公司 半导体装置及其制造方法
CN107968082A (zh) * 2016-10-19 2018-04-27 三菱电机株式会社 芯片焊盘、半导体装置及半导体装置的制造方法
CN107968082B (zh) * 2016-10-19 2021-01-26 三菱电机株式会社 芯片焊盘、半导体装置及半导体装置的制造方法
TWI685082B (zh) * 2017-03-08 2020-02-11 聯發科技股份有限公司 半導體封裝
CN112530914A (zh) * 2019-09-18 2021-03-19 铠侠股份有限公司 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2011003705A (ja) 2011-01-06
CN101930936B (zh) 2012-05-09
JP5120342B2 (ja) 2013-01-16
US20100323474A1 (en) 2010-12-23
US8119451B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN101930936B (zh) 半导体封装的制造方法及其基板的制造方法
CN101989592B (zh) 封装基板与其制法
CN103094244B (zh) 嵌埋穿孔中介层的封装基板及其制法
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
CN102047404B (zh) 半导体装置和倒装芯片安装方法及倒装芯片安装装置
JP2011009686A5 (zh)
JP4864810B2 (ja) チップ内蔵基板の製造方法
CN100514616C (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
CN103733740B (zh) 布线基板
KR20120001621A (ko) 반도체 패키지의 제조 방법
CN101335251B (zh) 半导体器件、引线框架以及引线框架的制造方法
CN105742256A (zh) 封装结构及其制法
CN100376030C (zh) 电路装置及其制造方法
CN102077701A (zh) 印刷电路板、印刷电路板的制造方法以及电子设备
CN101197344B (zh) 封装基板及其制作方法
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
CN104183508A (zh) 半导体器件的制作方法
TW201036113A (en) Substrateless chip package and fabricating method
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN101211793A (zh) 芯片级封装结构及其制法
CN105097558A (zh) 芯片封装结构、制作方法及芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20150611

EXPY Termination of patent right or utility model