CN104124229B - 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底 - Google Patents

具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底 Download PDF

Info

Publication number
CN104124229B
CN104124229B CN201410164483.9A CN201410164483A CN104124229B CN 104124229 B CN104124229 B CN 104124229B CN 201410164483 A CN201410164483 A CN 201410164483A CN 104124229 B CN104124229 B CN 104124229B
Authority
CN
China
Prior art keywords
substrate
electric bridge
package substrate
package
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410164483.9A
Other languages
English (en)
Other versions
CN104124229A (zh
Inventor
C·张
S·M·洛茨
I·A·萨拉马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104124229A publication Critical patent/CN104124229A/zh
Application granted granted Critical
Publication of CN104124229B publication Critical patent/CN104124229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底。本公开内容的实施例针对用于嵌入到封装组件中的包括电桥的互连结构的技术和结构。在一个实施例中，一种封装组件可以包括：封装衬底；电桥，嵌入到所述封装衬底中并包括电桥衬底；及互连结构，包括过孔，所述过孔穿过所述封装衬底延伸到电桥衬底的表面中，且被配置为与布置在所述电桥衬底的表面上或下方的导电部件接合。所述互连结构可被配置为在所述导电部件与安装在封装衬底上的管芯之间传送电信号。说明和/或要求了其他实施例。

Description

具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装 衬底
技术领域
本公开内容的实施例总体上涉及集成电路领域，更具体地，涉及用于可以嵌入到封装组件中的电桥互连组件的技术和结构。
背景技术
为了提高性能，中央处理单元(CPU)产品以并排或其他多芯片封装(MCP)形式越来越多地在CPU封装内集成多个管芯。这个发展，连同诸如长期存在的增大晶体管密度的趋势的其他因素一起，需要高密度管芯到管芯连接(由每层的每毫米管芯边缘的输入/输出(I/O)来度量)，以用于总体CPU性能改进。管芯到管芯连接常常通过具有相对粗略的电路布线的有机衬底来构造，这使得难以增大管芯到管芯连接的密度以匹配管芯内的小型化趋势。
为了克服MCP中在逻辑单元－逻辑单元通信和/或逻辑单元－存储器通信之间的带宽限制，已经提出了嵌入式硅电桥(SiB)作为实现高密度管芯到管芯互连的手段。用于通过封装连接到嵌入式电桥管芯的一个方案可以包括使用超小互连路径(过孔)，其具有可能的最小互连间距(在相邻过孔之间的间隔)。但借助当前技术在有机封装衬底中将过孔间距缩放到所期望的尺寸是极为困难的。
附图说明
借助以下的具体实施方式部分连同附图会易于理解实施例。为了有助于本说明，相似的附图标记表示相似的结构要素。在附图的图示中示例性而非限制性地示出了实施例。
图1示意性地示出了根据一些实施例的包括嵌入式电桥互连组件的示例性集成电路(IC)封装组件的顶视图。
图2示意性地示出了根据一些实施例的图1的示例性集成电路(IC)封装组件的截面侧视图。
图3－8示意性地示出了根据一些实施例的多个制造操作后的示例性IC封装组件的截面侧视图。
图9示意性地示出了根据一些实施例的用于制造IC封装组件的方法的流程图。
图10示意性地示出了根据一些实施例的包括IC封装组件的示例性计算设备。
具体实施方式
本公开内容的实施例说明了用于电桥互连组件的技术和结构，其可以嵌入到封装组件中，并被配置为通过提供高密度管芯到管芯互连而改进带宽性能。在以下说明中，将使用本领域技术人员通常使用的术语来说明示例性实现方式的多个方面，以向本领域其他技术人员传达其工作的实质。但对于本领域技术人员来说，显然，可以仅借助部分所述方面来实践本公开内容的实施例。出于解释的目的，阐述了特定数量、材料和结构，以便提供对示例性实现方式的透彻理解。但对于本领域技术人员来说，显然，可以无需这些特定细节来实践本公开内容的实施例。在其他情况下，省略或简化了公知的特征，以避免使得示例性实现方式难以理解。
在以下的具体实施方式部分中，参考了构成说明书的一部分的附图，其中相似的附图标记在通篇中表示相似的部分，并且在其中通过例示的方式示出了可以实践本公开内容的主题的实施例。会理解，在不脱离本公开内容的范围的情况下，可以使用其他实施例，并可以做出结构或逻辑变化。因此，以下的具体实施方式不应理解为是限制性意义的，实施例的范围由所附权利要求及其等价物来限定。
对本公开内容来说，短语“A和/或B”表示(A)、(B)或(A和B)。对本公开内容来说，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明可以使用基于透视的说明，例如，顶/底、内/外、上/下等。这种说明仅仅用于便于论述，而并非旨在将本文所述实施例的应用限制于任何特定方向。
说明可以使用短语“在一个实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
本文可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下的一个或多个。“耦合”可以表示两个或更多个元件直接物理或电接触。但“耦合”也可以表示两个或更多个元件彼此间接接触，但仍彼此协作或相互作用，并可以表示一个或多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可以表示两个元件直接接触。
在多个实施例中，短语“在第二层上形成、沉积或布置的第一层”可以表示第一层形成、沉积或布置在第二层之上，第一层的至少一部分可以与第二层的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如在第一层与第二层之间具有一个或多个其他层)。
本文所用的术语“模块”可以指代：是部分或包括专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享的、专用的或组)和/或存储器(共享的、专用的或组)、组合逻辑电路、和/或提供所描述的功能的其他适合的部件。
图1是根据一些实施例的示例性集成电路(IC)封装组件100的平面图，封装组件100包括嵌入式电桥互连组件(下文中称为“电桥”)120。如图1所示，封装组件100包括封装衬底110，电桥120可以嵌入到封装衬底110中。封装衬底110可以是有机衬底，例如包括被配置为通过封装组件100传送电信号的内建层(build-up layer)。
封装组件100可以进一步包括在电桥120中的位置141处的一个或多个互连结构131、在电桥120中的位置142处的一个或多个互连结构132、和在电桥120中的导电线路150、152，其将互连结构131与互连结构132彼此连接。在所示的实施例中，互连结构131可以是位于位置141的多个互连结构之一，互连结构132可以是位于位置142的多个互连结构之一。在其他实施例中可以使用比所示的更多或更少的导电线路150、152。示例性地，这些多个互连结构可以设计为增大或最大化可能的互连数量。在图1中，以虚线显示了电桥120、互连结构131、132和导电线路150、152的轮廓，虚线表明它们位于封装衬底110的顶部表面之下。将在随后的附图中示出并且将在以下进一步论述用于提供互连结构131、132的技术。
封装组件100可以进一步包括在封装衬底110上或上方的管芯161和管芯162。图1示出了管芯161和管芯162，如同它们是透明的(除了其轮廓以外)，以便可以看见下面的细节。大体上，位置141是电桥120在管芯161下方的区域，位置142是电桥120在管芯162下方的区域。
图2示意性地示出了根据一些实施例的参考图1的封装组件100的、沿线A和B的示例性IC封装组件200的截面侧视图。
IC封装组件200可以包括封装衬底204，其具有安装在封装衬底204上的多个(例如两个或更多个)管芯210、212。在一些实施例中，封装衬底204可以是基于环氧树脂的层合衬底，具有核心和/或内建层，例如Ajinomoto内建膜(ABF)衬底。在其他实施例中，封装衬底204可以包括其他适合类型的衬底。根据各种适合的结构，包括如图所示的倒装芯片结构或者其他结构(例如引线键合等)，管芯210、212可以附接到封装衬底204。在倒装芯片结构中，可以使用诸如焊料凸起或柱体(未示出)的多种结构将管芯210、212的有源面附接到封装衬底204的表面。管芯210、212的有源面可以具有形成于其上的一个或多个晶体管器件。管芯210、212中的每一个都可以表示分立的芯片。在一些实施例中，管芯210、212可以是、包括或是部分的：处理器、存储器或专用集成电路(ASIC)。
可以布置电桥(例如电桥206)以便电连接管芯210、212。在一些实施例中，可以将电桥布置在封装衬底204上的一些管芯之间，但不布置在其他管芯之间。在一些实施例中，电桥206可能无法从顶视图看到。如图所示，电桥206嵌入到封装衬底204中。在一些实施例中，管芯210、212可以与电桥206电耦合，电桥206被配置为在管芯210、212之间传送电信号。电桥206可以是高密度布线结构，其为电信号提供通路。电桥206可以包括电桥衬底214，其由玻璃或半导体材料(例如高电阻率硅(Si))构成，具有形成于其上的电布线互连部件(以下详述)，用以在管芯210、212之间提供芯片到芯片连接。在其他实施例中，电桥206可以由其他适合的材料构成。
在一些实施例中，电桥206可以嵌入到封装衬底204的腔中。电桥206可以与结合本文其他附图中所述的电桥而说明的实施例一致。例如，在一些实施例中，电桥206可以包括互连结构，用以充当电桥206的管芯210、212之间的电布线部件。在一些实施例中，如可以看出的，管芯210、212的一部分可以覆盖嵌入的电桥206。
在一些实施例中，居间材料或层可以包括在IC封装组件200中。例如，可以如图2所示地布置诸如层240和242的电路层和元件。可以通过包括有机材料的核心层244中的镀覆通孔(未示出)连接电路层(例如层240和242)。包括有机材料(其可以不同于核心层的有机材料)的附加层246可以包括在IC封装组件200中。应理解，仅是出于说明性目的而示出了层240、242、244和246，而绝非限制本说明。可以提供可利用本文所述的互连结构的I C封装组件200的不同结构。
互连结构220、222可以被配置为在管芯210、212与嵌入式电桥206之间传送电信号。在一些实施例中，互连结构220可以被配置为传送诸如与管芯210、212的操作相关联的输入/输出(I/O)信号和/或电力信号或接地信号之类的电信号。将参考图3-8更详细地论述互连结构220、222的形成与组成。如图所示，互连结构220、222可以分别包括过孔260、262，其穿过封装衬底204形成，并延伸到电桥衬底214的表面中，以便与(分别)布置在电桥衬底214表面附近(上或下方)的导电部件280和282电连接。在一些实施例中，可以用诸如铜的导电材料填充过孔260、262，以提供与导电部件280、282的电接触。互连结构220、222可以耦合到封装衬底204的表面，以将电信号进一步传送到其他电气装置(例如，母板或由管芯210、212表示的其他芯片组)。
IC封装组件200可以包括其他电布线部件，被配置为在管芯210、212之间传送电信号。电布线部件可以在电桥206内部和/或外部。例如，在一些实施例中，电桥衬底214可以包括电布线部件，诸如导电线路270(例如对应于图1中的线路150、152)，其被配置为经由互连结构220、222在管芯210、212之间传送电信号。
尽管结合图2示出了两个管芯210、212和一个电桥206，但其他实施例可以包括以包括三维结构的其他可能的结构连接在一起的更多或更少的管芯和电桥。例如，可以使用另一个电桥将布置在封装衬底204上的另一个管芯耦合到管芯210、212。
图3－8示意性地示出了根据一些实施例的沿着线AB的图1的示例性IC封装组件100(或图2的IC封装组件200)的截面侧视图，显示了为管芯电连接形成互连结构的不同阶段。更具体地，图3-8示出了根据一些实施例的在适于形成互连结构的多个制造操作后的示例性IC封装组件。为了清楚起见，从视图中省略了管芯210、212。在图3-8中，IC封装组件300可以包括封装衬底304，其由电介质(例如有机的)材料构成，类似于上述的封装衬底204。出于说明性目的示出了封装组件300的其他层。例如，诸如层340和342(类似于层240和242)的电路层可以布置在封装组件中，如图3-8所示的。可以通过包括有机材料的核心层344(类似于层244)中的镀覆通孔(未示出)连接电路层。包括有机材料的附加层346(类似于层246)可以包括在封装组件300中。封装组件可以进一步包括电桥306，其嵌入到封装衬底304中，类似于上述的电桥206。
电桥306可以包括电桥衬底314，其由高电阻率/低电导率材料构成，高电阻率/低电导率材料例如玻璃或诸如硅(Si)之类的半导体材料，如以上参考图2所述的。一个或多个互连结构可以形成于电桥衬底314上并通过它，如以下将论述的。为了简单，指示层304、340、342、344、346和314的附图标记仅在图3中示出，但可以适用于随后图4-8中所示的封装组件。
可以在电桥衬底314中形成另外的电布线部件，例如导电线路等(未示出)，以在封装衬底304上的管芯(例如图1的管芯210、212)之间传送电信号。
现在参考图3，示出了在将电桥306嵌入到封装衬底304中后的封装组件300。在一些实施例中，电桥306可以设置在形成于封装衬底304中的腔中，以提供如封装组件300中所示的嵌入式电桥306。例如，可以使用诸如Ajinomoto内建膜(ABF)层合之类的电介质层合将嵌入式电桥布置在封装衬底304中。
在一些实施例中，电桥306可以包括形成于电桥衬底314的表面上的一个或多个过孔360、362或者凹槽。每一个过孔360都可以包括导电部件370、372，例如导电线路，其被配置为在导电部件之间提供连接，类似于参考图2的导电线路270。如图所示，导电部件370、372可以布置在电桥衬底314的表面380附近，例如相对于电桥衬底314的表面380基本上是平坦的或平面的。在一个实例中，导电部件370、372可以布置在电桥衬底314的表面380上或者刚好在电桥衬底314的表面380下方。
参考图4，示出了在为电布线部件形成一个或多个开口后的封装组件300，所述开口例如为穿过电桥衬底314并在电桥衬底314的表面内的过孔420、422。在一些实施例中，可以穿过电桥衬底314形成一个或多个过孔420、422，如可以看到的，以便提供穿过电桥衬底314的电布线。可以穿过封装衬底304的电介质材料钻出过孔420、422。可以调整构成到嵌入式电桥306的互连的过孔420、422的尺寸，以分别捕获(capture)所钻出的过孔与电桥衬底表面过孔360和362之间的未对准(如果有的话)。
为了确保过孔上过孔分界面(via-on-via interface)处的可靠性，穿过封装衬底304钻出的过孔420、422可以部分延伸到电桥衬底314的表面380中，在一些实施例中，其可以包括硅层。因此，在电桥衬底314的硅层内，穿过封装衬底304钻出的过孔420、422可以与具有相应的导电部件370、372的过孔360、362接合(interface with)。给定硅的低热膨胀系数(CTE)和高杨氏模量，如本文所述形成的过孔分界面可以比大体上在电桥306的硅层与封装衬底304的氧化硅层的相交处形成的分界面更可靠。
可以使用准分子激光器或以足够硅吸收为特性的其他激光源来穿过电介质衬底304钻出过孔420、422，以便穿透例如衬底304和314的硅－氧化硅分界面。在激光钻孔后可以应用表面沾污去除，以便清洁过孔并使得过孔420、422的电介质表面粗糙。
参考图5，示出了在将导电种子材料560沉积在封装衬底304上后的封装组件300。例如，可以通过镀覆或溅射封装衬底304的表面和过孔420、422来沉积导电种子材料560。在一些实施例中，镀覆可以是无电镀覆，其中，横跨封装衬底304和过孔420、422的表面镀覆诸如铜种子层的导电种子材料560。
参考图6，示出了将电解全板镀覆应用于封装衬底304的表面和过孔420、422之后的封装组件300。作为电解镀覆的结果，可以横跨封装衬底304的表面和在过孔420、422内镀覆例如铜的导电材料层640。结果，以导电材料层640的部分660、622填充过孔420、422，部分660、622与参考图3所述的布置在电桥衬底314的表面内的导电部件370、372电接触。
通常，存在不同的方式来以导电材料填充过孔420、422，以便在管芯之间形成互连结构。参考图5－6所述的镀覆仅是向过孔420、422提供导电材料以便形成互连结构的一个实例。在其他实施例中可以使用用以形成填充了导电材料的过孔420、422的其他适合的技术。
图7和8说明了在参考图5－6所述的镀覆操作或导致以导电材料填充过孔420、422的类似操作后可以应用于封装组件300的操作。可以以替换形式应用参考图7和8所述的操作(例如，参考图6所述的操作之后可以是参考图7所述的操作或者参考图8所述的操作)。
参考图7，示出了在从封装衬底304的表面去除了导电材料层640之后的封装组件300，导电材料层640是作为参考图5和6所述的镀覆的结果而形成的。在一些实施例中，为了从封装衬底304的表面去除导电材料层，以便露出填充过孔420、422的导电材料760、762的表面，可以应用化学机械抛光(CMP)或铜蚀刻。
因此，作为CMP或铜蚀刻的结果，可以对填充过孔420、422的导电材料760、762进行抛光或深蚀刻，以便与封装衬底304的表面平齐或共面。以导电材料760、762填充并按照参考图3－7所述的那样形成的过孔420、422可以包括互连结构770、772，其被配置为当安装在如上述那样形成的封装组件300的顶上时，在参考图2所述的管芯210、212之间传送电信号。
参考图8，示出了在施加到导电材料层640的减成蚀刻后的封装组件300，减成蚀刻可以导致导电材料层640从封装衬底304的表面的去除，导电材料层640是作为参考图5和6所述的镀覆的结果而形成的。而且，可以蚀刻掉过孔420、422的导电材料(例如铜)填料660、662，以便形成柱体860、862，其从过孔延伸并穿过封装衬底304的表面突出出来。
如参考图3－6和8所述的那样形成的以导电材料760、762填充并具有柱体860、862的过孔420、422可以包括互连结构870、872，互连结构870、872被配置为当安装在如上所述的那样形成的组件300的顶上时，在参考图2所述的管芯210、212之间传送电信号。
在一些实施例中，可以应用光致抗蚀材料在导电材料之上的额外的层合，以便保护过孔420、422的蚀刻出的表面。在参考图7或8所述的每一个操作后，可以使用例如包括焊接的任何适合的表面安装技术将管芯(例如管芯210、212)安装到封装组件的上面。
作为参考图3－8所述的操作的结果，根据多个实施例，导电互连结构(例如包括以导电材料填充以便与导电部件370、372电接触的过孔420、422的一个或多个结构及可任选地包括柱体860、862)可以被配置为在安装在封装衬底304上面覆盖电桥306的管芯之间传送I/O信号。可以将导电部件370、372缩放到直径约5微米或者更小，可以使过孔420、422的尺寸足够大，以便以确定的对准值接合导电部件270、272。因此，具有导电部件370、372的过孔360、362的尺寸可以提供实质性的可缩放性，其可以导致优良的过孔间距缩放性能。如上所述，互连结构可以由任何适合的材料构成，包括诸如铜的金属。
图9示意性地示出了根据一些实施例的用于制造IC封装组件(例如，图2的IC封装组件200)的方法900的流程图。在一些实施例中，方法900可以与结合图1－8所述的操作一致。
在902处，方法900可以包括提供封装组件，其包括封装衬底和电桥衬底，电桥衬底由玻璃、陶瓷或半导体材料构成并嵌入到封装衬底中。在一些实施例中，电桥可以包括一个或多个导电部件，其布置在电桥衬底的表面附近，如参考图3所述的。
在904处，方法900可以进一步包括形成互连结构，例如过孔，其穿过封装衬底并延伸到电桥衬底的表面中，以便达到布置在电桥中的导电部件，如参考图4所述的。
在906处，方法900可以进一步包括在电桥衬底的表面上形成导电层，例如通过在封装衬底的表面周围镀覆导电材料而以导电材料填充过孔，如参考图5和6所述的。
在908处，方法900可以进一步包括从封装衬底的表面去除导电材料，以便露出具有填料的过孔并形成互连结构，如参考图7所述的。
在910处，方法900可以进一步包括对于在908执行的操作可任选地、可替换地或者另外地，形成导电柱体，导电柱体穿过封装衬底的表面延伸，以便形成互连结构，如参考图8所述的。在一些实施例中，方法900可以进一步包括在封装衬底上沉积终饰膜。
以最有助于理解所要求的主题的方式，依次按照分离的操作说明了多个操作。但说明的顺序不应解释为暗示这些操作必然是与顺序相关的。可以在使用任何适合的硬件和/或软件来按照所期望的那样进行配置的系统中实施本公开内容的实施例。
图10示意性地示出了根据一些实施例的计算设备1000。计算设备1000可以容纳诸如母板1002的板。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004可以物理和电耦合到母板1002。在一些实现方式中，至少一个通信芯片1006也可以物理和电耦合到母板1002。在进一步的实现方式中，通信芯片1006可以是处理器1004的一部分。
取决于其应用，计算设备1000可以包括其他部件，其可以与或不与母板1002物理和电耦合。这些其他部件可以包括但不限于：易失性存储器(例如DRAM)1020、非易失性存储器(例如ROM)1024、闪速存储器1022、图形处理器1030、数字信号处理器或加密处理器(未示出)、芯片组1026、天线1028、显示器(例如触摸屏显示器)1032、触摸屏控制器1046、电池1036、功率放大器1041、全球定位系统(GPS)设备1040、指南针1042、扬声器1050、相机1052、大容量储存设备(例如硬盘驱动器、紧致盘(CD)、或数字多用途盘(DVD))、音频编码解码器、视频编码解码器、盖革计数器、加速度计、陀螺仪(未示出)等等。
通信芯片1006可以实现无线通信，用于向和从计算设备1000传送数据。术语“无线”及其派生词可以用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用通过非固态介质的调制电磁辐射传送数据。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片1006可以实施多个无线标准或协议中的任意一个，所述多个无线标准或协议包括但不限于：包括Wi-Fi的电气和电子工程师学会(IEEE)标准(IEEE802.11族)、IEEE802.16标准(例如IEEE802.16-2005修改版)、长期演进(LTE)项目连同任何修改版、更新和/或修订版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE802.16的BWA网络通称为WiMAX网络，代表全球微波接入互操作性的首字母缩写，它是通过了IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1006可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络而进行操作。通信芯片1006可以根据增强型数据速率GSM演进技术(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)、或演进UTRAN(E-UTRAN)而进行操作。通信芯片1006可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳通信(DECT)、演进－数据最优化(EV-DO)、其派生物，以及指定为3G、4G、5G及更高的任何其他无线协议而进行操作。在其他实施例中，通信芯片1006可以根据其他无线协议而进行操作。
计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片1006可以专用于远距离无线通信，例如GPS、EDGE、GRPS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1000的处理器1004可以包括如本文所述的IC封装组件(例如，图1的IC封装组件100)中的管芯(例如图1的管芯102)。例如，具有安装在其上的管芯的封装衬底(例如，图2的封装衬底204)可以使用诸如球栅阵列(BGA)或连接盘栅格阵列(LGA)结构的封装级互连而与例如母板1002的电路板耦合。术语“处理器”可以指代任何器件或器件的部分，其处理来自寄存器和/或存储器的电子数据，以将电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
通信芯片1006还可以包括如本文所述的IC封装组件(例如，图2的IC封装组件200)中的管芯(例如，图2的管芯210、212)。在进一步的实现方式中，容纳在计算设备1000中的另一个部件(例如，存储器设备或其他集成电路设备)可以包含管芯(例如，图2的管芯210、212)，其在如本文所述的IC封装组件中，例如图2的IC封装组件200，IC封装组件200具有按照参考图3－9所述的那样形成的互连结构。这种管芯可以被配置为通过如本文所述的电桥发送或接收信号。
在多个实现方式中，计算设备1000可以是膝上型电脑、上网本、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字录像机。在进一步的实现方式中，计算设备1000可以是处理数据的任何其他电子设备。
根据多个实施例，本公开内容说明了多个实例。实例1是一种封装组件，包括封装衬底；电桥，嵌入到所述封装衬底中，所述电桥包括电桥衬底；及互连结构，包括过孔，所述过孔通过所述封装衬底延伸，以与布置在所述电桥衬底的表面上或下方的导电部件接合。所述互连结构可以被配置为在所述导电部件与安装在所述封装衬底上的管芯之间传送电信号。
实例2可以包括实例1的主题，并进一步指明以导电材料填充所述过孔，所述导电部件包括所述导电材料，所述导电材料包括铜(Cu)。
实例3可以包括实例2的主题，并进一步指明所述封装组件进一步包括导电柱体，导电柱体形成于所述过孔之上并穿过所述封装衬底的表面突出出来，所述导电柱体被配置为在所述导电部件与所述管芯之间传送电信号，其中，所述管芯与所述导电柱体电耦合。
实例4可以包括实例1的主题，并进一步指明所述电信号是输入/输出(I/O)信号。
实例5可以包括实例1的主题，并进一步指明所述电桥衬底包括玻璃、陶瓷、或半导体材料，所述半导体材料包括硅(Si)，并且其中，所述封装衬底包括电介质材料，所述电介质材料包括氧化硅(SiO2)。
实例6可以包括实例1的主题，并进一步指明所述管芯是逻辑管芯或存储器管芯。
实例7可以包括实例1的主题，并进一步指明所述过孔的直径大于所述导电部件的直径。
实例8可以包括实例7的主题，并进一步指明所述导电部件包括导电线路。
实例9可以包括实例8的主题，并进一步指明所述电桥包括经由所述导电线路而与所述互连结构耦合的另一个互连结构，所述导电线路布置在所述互连结构与所述另一个互连结构之间的所述电桥衬底内，以提供在所述管芯与安装在所述封装衬底的表面上的另一个管芯之间的电连接，所述另一个管芯与所述另一个互连结构电耦合。
实例10可以包括实例1的主题，并进一步指明使用Ajinomoto内建膜(ABF)层合将所述电桥衬底嵌入到所述封装衬底中。
实例11是一种包括电桥衬底及至少一个互连结构的装置，所述至少一个互连结构包括：导电部件，布置在所述电桥衬底的表面下方；及导电元件，延伸到所述电桥衬底的表面中，所述导电元件被配置为与所述导电部件接合，以在所述导电部件与管芯之间传送电信号。
实例12可以包括实例11的主题，并进一步指明所述导电元件包括导电柱体，所述导电柱体从所述导电元件的末端延伸，所述末端与接合所述导电部件的另一个末端相反，所述导电柱体被配置为与所述管芯电耦合。
实例13可以包括实例11的主题，并进一步指明所述电信号是输入/输出(I/O)信号。
实例14可以包括实例11的主题，并进一步指明所述电桥衬底包括玻璃、陶瓷或半导体材料。
实例15可以包括实例11的主题，并进一步指明所述导电元件与所述导电部件包括导电材料，所述导电材料包括铜(Cu)，其中，所述导电部件包括导电线路。
实例16可以包括实例11的主题，并进一步指明所述装置进一步包括管芯，其中，所述导电元件包括过孔，所述过孔穿过布置在所述电桥衬底之上的电介质衬底而形成，并且所述管芯布置在所述电桥衬底上，并与所述导电元件电耦合。
实例17可以包括实例16的主题，并进一步指明所述导电部件布置在所述电桥衬底的表面下方。
实例18是一种方法，包括穿过封装衬底形成过孔，以露出布置在电桥表面上或下方的导电部件，所述电桥嵌入到所述封装衬底中，所述电桥包括电桥衬底，所述电桥衬底包括玻璃、陶瓷或半导体材料；在所述封装衬底上形成导电层，以使得以包括所述导电层的导电材料填充所述过孔，经填充的过孔提供与所述导电部件的电连接；以及从所述封装衬底的上表面去除一部分导电层。
实例19可以包括实例18的主题，并进一步指明所述方法进一步包括从所述过孔中的所述导电材料形成导电柱体，所述导电柱体从经填充的过孔延伸并突出到所述封装衬底的上表面之外。
实例20可以包括实例19的主题，并进一步指明形成导电柱体包括对所述过孔的所述导电材料进行减成蚀刻。
实例21可以包括实例18的主题，并进一步指明形成过孔进一步包括对所述过孔的表面进行表面沾污去除以清洁所述过孔。
实例22可以包括实例18的主题，并进一步指明所述方法包括在形成导电层之前，借助对所述封装衬底的表面的无电镀覆或溅射来沉积材料，所述材料具有与所述导电材料相同的化学性质。
实例23可以包括实例18的主题，并进一步指明形成导电层包括借助对所述封装衬底的表面的电解镀覆来沉积所述导电材料，其中，穿过封装衬底形成过孔包括以准分子激光器钻出所述过孔。
实例24可以包括实例18的主题，并进一步指明所述导电材料包括铜(Cu)，所述半导体材料包括硅(Si)，并且所述封装衬底包括有机电介质材料和导电材料。
实例25可以包括实例18的主题，并进一步指明所述方法包括在形成过孔之前，使用Ajinomoto内建膜(ABF)层合将所述电桥嵌入到所述封装衬底中。
实例26是一种装置，包括用于形成穿过封装衬底并延伸到电桥的表面中的过孔以露出布置在电桥表面上或下方的导电部件的模块，所述电桥嵌入到所述封装衬底中，所述电桥包括电桥衬底，所述电桥衬底包括玻璃、陶瓷或半导体材料；用于在所述封装衬底上形成导电层以使得以包括所述导电层的导电材料填充所述过孔的模块，经填充的过孔提供与所述导电部件的电连接；及用于从所述封装衬底的上表面去除一部分导电层的模块。
实例27可以包括实例18的主题，并进一步指明所述装置进一步包括用于从所述过孔中的所述导电材料形成导电柱体的模块，其中所述导电柱体从经填充的过孔延伸并突出到所述封装衬底的上表面之外。
多个实施例可以包括上述实施例的任意适当的组合，包括以上以连词形式(和)说明的实施例的可替换(或者)实施例(例如，“和”可以是“和/或”)。而且，一些实施例可以包括一个或多个制品(例如，非暂时性计算机可读介质)，其具有存储于其上的指令，当所述指令被执行时，导致任意上述实施例中的操作的执行。此外，一些实施例可以包括装置或系统，其具有任意适合的模块，用于实施上述实施例的多个操作。
所示实现方式的以上说明，包括在说明书摘要中描述的内容，并非旨在是穷举性的，或者将本公开内容的实施例限制于所公开的准确形式。尽管本文出于说明性目的说明了特定实现方式和实例，但本领域技术人员会认识到，多个等效修改也可能在本公开内容的范围内。
可以按照以上的具体实施方式来对本公开内容的实施例做出这些修改。以下权利要求书中所用的术语不应解释为将本公开内容的多个实施例限制于说明书和权利要求书中公开的特定实现方式。相反，完全由以下的权利要求来确定范围，权利要求应按照权利要求解释的已确定原则来加以解释。

Claims (27)

1.一种封装组件，包括：
封装衬底，具有安装在所述封装衬底的表面上的管芯；
电桥，嵌入在所述封装衬底中，所述电桥包括电桥衬底，其中所述电桥衬底包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近所述封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度；以及
包括过孔的互连结构，所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径，
其中，所述互连结构被配置为在所述导电部件与安装在所述封装衬底的所述表面上的所述管芯之间传送电信号。
2.根据权利要求1所述的封装组件，其中，所述导电部件包括所述导电材料，所述导电材料包括铜(Cu)。
3.根据权利要求2所述的封装组件，其中，所述导电柱体被配置为在所述导电部件与所述管芯之间传送电信号，其中，所述管芯与所述导电柱体电耦合。
4.根据权利要求1所述的封装组件，其中，所述电信号是输入/输出(I/O)信号。
5.根据权利要求1所述的封装组件，其中，所述电桥衬底包括玻璃、陶瓷、或半导体材料，所述半导体材料包括硅(Si)，并且其中，所述封装衬底包括电介质材料，所述电介质材料包括氧化硅(SiO2)。
6.根据权利要求1所述的封装组件，其中，所述管芯是逻辑管芯或存储器管芯。
7.根据权利要求1所述的封装组件，其中，所述过孔的直径大于所述导电部件的直径。
8.根据权利要求7所述的封装组件，其中，所述导电部件包括导电线路。
9.根据权利要求8所述的封装组件，其中，所述电桥包括另一个互连结构，所述另一个互连结构经由所述导电线路而与所述互连结构耦合，所述导电线路布置在所述互连结构与所述另一个互连结构之间的所述电桥衬底内，以提供在所述管芯与安装在所述封装衬底的表面上的另一个管芯之间的电连接，所述另一个管芯与所述另一个互连结构电耦合。
10.根据权利要求1-9中的任一项所述的封装组件，其中，使用Ajinomoto内建膜(ABF)层合将所述电桥衬底嵌入到所述封装衬底中。
11.一种包括电桥衬底的装置，其中，所述电桥衬底包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度，所述装置还包括：
至少一个互连结构，包括过孔，所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径，
其中，所述互连结构被配置为在所述导电部件与安装在所述封装衬底的所述表面上的管芯之间传送电信号。
12.根据权利要求11所述的装置，其中，所述导电柱体从导电元件的末端延伸，所述末端与接合所述导电部件的另一个末端相反，所述导电柱体被配置为与所述管芯电耦合。
13.根据权利要求11所述的装置，其中，所述电信号是输入/输出(I/O)信号。
14.根据权利要求11所述的装置，其中，所述电桥衬底包括玻璃、陶瓷或半导体材料。
15.根据权利要求11所述的装置，其中，所述导电元件与所述导电部件包括导电材料，所述导电材料包括铜(Cu)，其中，所述导电部件包括导电线路。
16.根据权利要求11所述的装置，进一步包括所述管芯，其中，所述导电元件包括过孔，所述过孔穿过布置在所述电桥衬底之上的电介质衬底而形成，并且所述管芯布置在所述电桥衬底上且与所述导电元件电耦合。
17.根据权利要求16所述的装置，其中，所述导电部件布置在所述电桥衬底的表面下方。
18.一种用于制造封装组件的方法，包括：
穿过封装衬底形成过孔，以露出布置在电桥的表面上或下方的导电部件，所述电桥嵌入在所述封装衬底中，所述电桥包括电桥衬底，所述电桥衬底包括玻璃、陶瓷或半导体材料，并且所述电桥衬底还包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近所述封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度，所述形成包括将所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径；
在所述封装衬底上形成导电层，从而以包括所述导电层的导电材料填充所述过孔，经填充的过孔提供与所述导电部件的电连接；以及
从所述封装衬底的上表面去除一部分所述导电层。
19.根据权利要求18所述的方法，进一步包括：
由所述过孔中的所述导电材料形成所述导电柱体，所述导电柱体从所述经填充的过孔延伸并突出到所述封装衬底的上表面之外。
20.根据权利要求19所述的方法，其中，形成所述导电柱体包括对所述过孔的所述导电材料进行减成蚀刻。
21.根据权利要求18所述的方法，其中，形成所述过孔进一步包括对所述过孔的表面进行表面沾污去除以清洁所述过孔。
22.根据权利要求18所述的方法，进一步包括：
在形成所述导电层之前，借助对所述封装衬底的表面的无电镀覆或溅射来沉积化学性质与所述导电材料相同的材料。
23.根据权利要求18所述的方法，其中，形成所述导电层包括借助对所述封装衬底的表面的电解镀覆来沉积所述导电材料，其中，穿过封装衬底形成过孔包括以准分子激光器钻出所述过孔。
24.根据权利要求18所述的方法，其中，所述导电材料包括铜(Cu)，所述半导体材料包括硅(Si)，并且所述封装衬底包括有机电介质材料和导电材料。
25.根据权利要求18-24中的任一项所述的方法，进一步包括：
在形成过孔之前，使用Ajinomoto内建膜(ABF)层合将所述电桥嵌入到所述封装衬底中。
26.一种用于制造封装组件的装置，包括：
用于穿过封装衬底形成过孔以露出布置在电桥的表面上或下方的导电部件的模块，所述电桥嵌入在所述封装衬底中，所述电桥包括电桥衬底，所述电桥衬底包括玻璃、陶瓷或半导体材料，并且所述电桥衬底还包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面被布置为相比所述第二表面更靠近所述封装衬底的所述表面，并且其中所述第一表面与所述第二表面之间的距离界定了衬底厚度，所述形成包括将所述过孔延伸穿过所述第一表面到所述电桥衬底中在小于所述衬底厚度的一半的深度处，以便与布置在所述电桥衬底的所述第一表面上或下方的导电部件接合，其中，以导电材料填充所述过孔以在所述过孔之上形成导电柱体，其中所述导电柱体穿过所述封装衬底的表面突出出来，并且其中所述导电柱体的直径小于所述过孔的形成在所述封装衬底的所述表面上的基部的直径；
用于在所述封装衬底上形成导电层、从而以包括所述导电层的导电材料填充所述过孔的模块，经填充的过孔提供与所述导电部件的电连接；以及
用于从所述封装衬底的上表面去除一部分所述导电层的模块。
27.根据权利要求26所述的装置，进一步包括：
用于由所述过孔中的所述导电材料形成所述导电柱体的模块，所述导电柱体从所述经填充的过孔延伸并突出到所述封装衬底的上表面之外。
CN201410164483.9A 2013-04-25 2014-04-23 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底 Active CN104124229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/870,874 2013-04-25
US13/870,874 US9119313B2 (en) 2013-04-25 2013-04-25 Package substrate with high density interconnect design to capture conductive features on embedded die

Publications (2)

Publication Number Publication Date
CN104124229A CN104124229A (zh) 2014-10-29
CN104124229B true CN104124229B (zh) 2017-07-28

Family

ID=51769588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410164483.9A Active CN104124229B (zh) 2013-04-25 2014-04-23 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底

Country Status (3)

Country Link
US (1) US9119313B2 (zh)
CN (1) CN104124229B (zh)
TW (1) TWI585917B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US9595494B2 (en) 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US10978423B2 (en) * 2015-12-22 2021-04-13 Intel Corporation Projecting contacts and method for making the same
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US20180005944A1 (en) * 2016-07-02 2018-01-04 Intel Corporation Substrate with sub-interconnect layer
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10373285B2 (en) * 2017-04-09 2019-08-06 Intel Corporation Coarse grain coherency
US11222848B2 (en) 2017-09-28 2022-01-11 Intel Corporation Power delivery for embedded bridge die utilizing trench structures
US10784202B2 (en) 2017-12-01 2020-09-22 International Business Machines Corporation High-density chip-to-chip interconnection with silicon bridge
US10923408B2 (en) * 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN113973433B (zh) * 2020-07-24 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 内埋式线路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505147A (zh) * 2002-12-03 2004-06-16 新光电气工业株式会社 电子部件封装结构和生产该结构的方法
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN101930936A (zh) * 2009-06-18 2010-12-29 索尼公司 半导体封装的制造方法及其基板的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09503622A (ja) * 1993-09-30 1997-04-08 コピン・コーポレーシヨン 転写薄膜回路を使用した３次元プロセッサー
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US8810008B2 (en) * 2010-03-18 2014-08-19 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
US8871634B2 (en) * 2012-08-30 2014-10-28 Intel Corporation Chip package incorporating interfacial adhesion through conductor sputtering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505147A (zh) * 2002-12-03 2004-06-16 新光电气工业株式会社 电子部件封装结构和生产该结构的方法
CN101752358A (zh) * 2008-12-08 2010-06-23 万国半导体有限公司 带有整合旁路电容器的紧密半导体封装及其方法
CN101930936A (zh) * 2009-06-18 2010-12-29 索尼公司 半导体封装的制造方法及其基板的制造方法

Also Published As

Publication number Publication date
US9119313B2 (en) 2015-08-25
US20140321091A1 (en) 2014-10-30
TWI585917B (zh) 2017-06-01
TW201501259A (zh) 2015-01-01
CN104124229A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
CN104124229B (zh) 具有在嵌入式管芯上捕获导电部件的高密度互连设计的封装衬底
US11901280B2 (en) Ground via clustering for crosstalk mitigation
TWI600114B (zh) 橋接互連、製造橋接互連的方法及封裝組合
CN108364926B (zh) 具有分层互连结构的桥互连
CN104377120A (zh) 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
CN109285826A (zh) 实现30微米或更低间距emib的新方法
TWI585921B (zh) 用於串擾緩和之接地通孔叢集技術
US20230119525A1 (en) Package substrate with power delivery network
KR20240093805A (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 컴퓨팅 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant