TWI796884B - 半導體封裝結構 - Google Patents

半導體封裝結構 Download PDF

Info

Publication number
TWI796884B
TWI796884B TW110147815A TW110147815A TWI796884B TW I796884 B TWI796884 B TW I796884B TW 110147815 A TW110147815 A TW 110147815A TW 110147815 A TW110147815 A TW 110147815A TW I796884 B TWI796884 B TW I796884B
Authority
TW
Taiwan
Prior art keywords
heat sink
semiconductor die
semiconductor
packaging structure
redistribution layer
Prior art date
Application number
TW110147815A
Other languages
English (en)
Other versions
TW202228256A (zh
Inventor
郭哲宏
劉興治
許家豪
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202228256A publication Critical patent/TW202228256A/zh
Application granted granted Critical
Publication of TWI796884B publication Critical patent/TWI796884B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開一種半導體封裝結構，包括：第一重分佈層；半導體晶粒，設置在該第一重分佈層上方；散熱器，設置在該半導體晶粒上方；以及模制材料，圍繞該半導體晶粒和該散熱器。

Description

半導體封裝結構
本發明涉及半導體技術領域，尤其涉及一種半導體封裝結構。
隨著對具有更多功能的更小裝置的需求增加，層疊封裝(package-on-package，PoP)技術變得越來越流行。 PoP 技術垂直堆疊兩個或複數個封裝結構。透過堆疊封裝結構，可以減少主機板（motherboard）佔用的主機板面積，從而增加手機的電池容量。
然而，雖然現有的半導體封裝結構通常是足夠的，但是它們在各個方面都不是令人滿意的。 例如，與並排設置的封裝結構相比，堆疊封裝結構共用更少的投影面積資源，這使得散熱更差。 散熱是一個需要解決的關鍵問題，因為它會影響半導體封裝結構的性能。 因此，需要進一步改進半導體封裝結構。
有鑑於此，本發明提供一種半導體封裝結構，以解決上述問題。
根據本發明的第一方面，公開一種半導體封裝結構，包括： 第一重分佈層； 半導體晶粒，設置在該第一重分佈層上方； 散熱器，設置在該半導體晶粒上方；以及 模制材料，圍繞該半導體晶粒和該散熱器。
根據本發明的第二方面，公開一種半導體封裝結構，包括： 基板，具有佈線結構； 半導體晶粒，設置在該基板上方並電耦接到該佈線結構； 散熱器，設置在該半導體晶粒上方；以及 模制材料，設置在該基板上方並圍繞該半導體晶粒和該散熱器。
根據本發明的第三方面，公開一種半導體封裝結構，包括： 第一基板，具有該佈線結構； 半導體晶粒，設置在該第一基板上方並電耦接到該佈線結構；以及 第一散熱器，透過第一熱界面材料接合到該第一基板上並熱耦接到該半導體晶粒，其中該第一熱界面材料和該半導體晶粒設置在該第一散熱器的相對側上。
本發明的半導體封裝結構由於包括：一種半導體封裝結構，包括：第一重分佈層；半導體晶粒，設置在該第一重分佈層上方；散熱器，設置在該半導體晶粒上方；以及模制材料，圍繞該半導體晶粒和該散熱器。本發明實施例半導體封裝結構包括鄰近熱源的散熱器，以提高散熱效率，進而提升半導體封裝結構的性能。本發明實施例特別適用於堆疊封裝中的散熱，因為堆疊封裝厚度較厚，因而散熱效率較低，採用本發明實施例的結構可以顯著的提高散熱效率。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、組件、區域、層和/或部分，但是這些元件、組件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元件、組件、區域、層或部分與另一區域、層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、組件、區域、層或部分可以稱為第二或次要元件、組件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或運行中的不同方位。該裝置可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當“層”被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20％、或所述規定值的±10％、或所述規定值的±5％、或所述規定值的±3％、或規定值的±2％、或規定值的±1％、或規定值的±0.5％的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將“元件”或“層”稱為在另一元件或層“上”、“連接至”、“耦接至”或“鄰近”時，它可以直接在其他元件或層上、與其連接、耦接或相鄰、或者可以存在中間元件或層。相反，當元件稱為“直接在”另一元件或層“上”、“直接連接至”、“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：（i）在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且（ii）一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
根據本發明的一些實施例描述了具有散熱器的半導體封裝結構。半導體封裝結構包括鄰近熱源的散熱器，以提高散熱效率，進而提升半導體封裝結構的性能。
如圖1所示，根據一些實施例，半導體封裝結構100包括垂直堆疊的第一封裝結構100a和第二封裝結構100b。如圖1所示，根據一些實施例，第一封裝結構100a包括基板102。基板102可以在其中具有佈線結構。在一些實施例中，基板102中的佈線結構包括導電層、導電過孔、導電柱等，或它們的組合。基板102中的佈線結構可由金屬形成，例如銅、鋁等或其組合。
基板102中的佈線結構可以設置在金屬間介電(inter-metal dielectric，IMD)層中。在一些實施例中，IMD層可以由有機材料例如聚合物基材、非有機材料例如氮化矽、氧化矽、氮氧化矽等或其組合形成。基板102可以包括絕緣芯(未示出)，例如玻璃纖維增​​強樹脂芯，以防止基板102翹曲。
需要說明的是，圖中所示的基板102的配置僅為示例性的，並不用於限制本發明。可以在基板102中和基板102上形成任何期望的半導體部件。然而，為了簡化圖示，僅示出了平坦基板102。
如圖1所示，根據一些實施例，第一封裝結構100a包括設置在基板102下方並且電耦接到基板102中的佈線結構的複數個導電端子104。導電端子104可由導電材料形成，例如金屬。在一些實施例中，導電端子104包括微凸塊、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、焊球、球柵陣列(ball grid array，BGA)球等或其組合。
如圖1所示，根據一些實施例，第一封裝結構100a包括設置在基板102上方的半導體晶粒108。在一些實施例中，半導體晶粒108包括系統單晶片(system-on-chip，SoC)晶粒、邏輯器件、記憶體器件、射頻(radio frequency，RF)器件等，或它們的任何組合。例如，半導體晶粒108可以包括微控制單元(micro control unit，MCU)晶粒、微處理器單元(microprocessor unit，MPU)晶粒、電源管理積體電路(power management integrated circuit，PMIC)晶粒、全域定位系統 (global positioning system，GPS) 設備、加速處理單元 (accelerated processing unit ，APU) 晶粒、中央處理單元 (central processing unit，CPU) 晶粒、圖形處理單元 (graphics processing unit，GPU) 晶粒、輸入輸出 (input-output，IO) 晶粒、動態隨機存取記憶體 (dynamic random access memory，DRAM) 控制器、靜態隨機存取記憶體 (static random-access memory，SRAM)、高頻寬記憶體 (high bandwidth memory，HBM) 等、應用處理器 (application processor ，AP) 晶粒等、或它們的任何組合。
根據一些實施例，第一封裝結構100a可以包括一個以上的半導體晶粒。此外，第一封裝結構100a還可包括鄰近半導體晶粒108的一個或複數個無源部件(未圖示)，例如電阻器、電容器、電感器等或其組合。
半導體晶粒108可以透過複數個導電結構106電耦接到基板102中的佈線結構。如圖1所示，導電結構106可以設置在基板102和半導體晶粒108之間。在一些實施例中，導電結構106由導電材料形成，例如金屬。導電結構106可包括導電柱、微凸塊、受控塌陷晶片連接(C4)凸塊、焊球、球柵陣列(BGA)球等或其組合。
如圖1所示，根據一些實施例，第一封裝結構100a包括設置在半導體晶粒108上方的散熱器112。散熱器112可以直接設置在半導體晶粒108上方。散熱器112可以具有比半導體晶粒108更高的熱導率以提高半導體封裝結構100散熱效率。在一些實施例中，散熱器112包括金屬、虛設半導體晶粒或其組合。 例如，散熱器112可以包括銅、鋁、矽、鍺或任何合適的材料。
如圖1所示，根據一些實施例，散熱器112透過粘合層110接合到半導體晶粒108上。來自熱源(例如，半導體晶粒108)的熱量可以透過粘合層110傳遞到散熱器112。在一些實施例中，粘合層110包括晶粒附著膜(die attach film，DAF)、環氧樹脂等，或其組合。散熱器112的熱導率可以高於半導體晶粒108的熱導率和粘合層110的熱導率。在一些實施例中，散熱器112與半導體晶粒108直接接觸，以直接將半導體晶粒108的熱量透過散熱器112散發。粘合層110還可以使用熱界面材料。
如圖1所示，根據一些實施例，第一封裝結構100a包括設置在基板102上方並與半導體晶粒108相鄰的複數個凸塊結構114。凸塊結構114可以電耦接到基板102中的佈線結構。凸塊結構114可以由諸如金屬的導電材料形成。在一些實施例中，凸塊結構114包括焊球。
如圖1所示，凸塊結構114可以設置在半導體晶粒108和散熱器112的相對側上。圖中所示的凸塊結構114的配置僅是示例性的，並不旨在限制本發明。
如圖1所示，根據一些實施例，第一封裝結構100a包括直接設置在凸塊結構114上方的複數個導電柱116。導電柱116可以透過凸塊結構114電耦接到基板102中的佈線結構。在一些實施例中，導電柱116可以由金屬形成，例如銅、鎢等或其組合。
如圖1所示，根據一些實施例，第一封裝結構100a包括圍繞半導體晶粒108、散熱器112、凸塊結構114和導電柱116的模制材料（模塑料）118。模塑材料118可以鄰接半導體晶粒108和散熱器112的側壁，並且可以覆蓋散熱器112的頂面（上表面）和基板102的頂面。
在一些實施例中，模制材料118包括非導電材料，例如可模制聚合物、環氧樹脂、樹脂等，或它們的組合。如圖1所示，模制材料118的頂面和導電柱116的頂面可以基本共面。模制材料118的側壁可以與基板102和中介層120（如下所述）的側壁基本共面。
如圖1所示，模塑材料118可以填充導電柱116之間以及半導體晶粒108和導電柱116之間的間隙。模塑材料118可以保護半導體晶粒108、凸塊結構114和導電柱116免受環境影響，從而防止這些部件由於例如應力、化學製品和/或濕氣而損壞。
如圖1所示，根據一些實施例，第一封裝結構100a包括設置在模制材料118上方的中介層（interposer）120。中介層 120 和散熱器 112 可以透過模制材料 118 隔開。
中介層120可以在其中具有佈線結構。中介層120中的佈線結構可以透過導電柱116和凸塊結構114電耦接到基板102。在一些實施例中，中介層120中的佈線結構包括導電層、導電過孔、導電柱等，或其組合。中介層120中的佈線結構可由金屬形成，例如銅、鋁等或其組合。
中介層120中的佈線結構可以設置在金屬間介電(IMD)層中。在一些實施例中，IMD層可以由有機材料例如聚合物基材、非有機材料例如氮化矽、氧化矽、氮氧化矽等或其組合形成。
需要說明的是，圖中所示的中介層120的配置僅為示例性的，並不用於限制本發明。可以在中介層120中和上形成任何期望的半導體部件。然而，為了簡化圖示，僅示出了平坦的中介層120。
如圖1所示，根據一些實施例，第二封裝結構100b設置在第一封裝結構100a上方並且透過複數個導電端子122電耦接到中介層120中的佈線結構。導電端子122可由導電材料形成，例如金屬。在一些實施例中，導電端子122包括微凸塊、受控塌陷晶片連接 (C4) 凸塊、焊球、球柵陣列 (BGA) 球等，或它們的組合。
如圖1所示，根據一些實施例，第二封裝結構100b包括基板124。基板124可以在其中具有佈線結構。在一些實施例中，基板124的佈線結構包括導電層、導電過孔、導電柱等或其組合。基板124的走線結構可由金屬形成，例如銅、鈦、鎢、鋁等或其組合。
基板124的佈線結構可以設置在金屬間介電(IMD)層中。在一些實施例中，IMD層可以由有機材料形成，例如聚合物基礎材料，非有機材料，例如氮化矽、氧化矽、氮氧化矽等，或它們的組合。可以在基板124中和基板124上形成任何期望的半導體部件。然而，為了簡化圖示，僅示出了平坦基板124。
如圖1所示，根據一些實施例，第二封裝結構100b包括設置在基板124上方的半導體部件126。半導體组件126可包括相同或不同的裝置。例如，半導體部件126可以包括諸如動態隨機存取記憶體(DRAM)的記憶體晶粒。
根據一些實施例，第二封裝結構100b可以包括多於兩個的半導體部件126。此外，第二封裝結構100b還可以包括一個或複數個無源部件（未示出），例如電阻器、電容器、電感器、類似物或它們的組合。半導體部件126可以透過接合線、基板124、導電端子122、中介層120、導電柱116和凸塊結構114電連接到基板102，並透過基板102和導電結構106電耦接到半導體晶粒108。本發明實施例半導體封裝結構包括鄰近熱源的散熱器，以提高散熱效率，進而提升半導體封裝結構的性能。本發明實施例特別適用於堆疊封裝中的散熱，因為堆疊封裝厚度較厚，因而散熱效率較低，採用本發明實施例的結構可以顯著的提高散熱效率。
圖2是根據一些實施例的半導體封裝結構100的第一封裝結構100a的頂視圖。為簡化示意圖，圖2中僅繪示部分半導體封裝結構100a。圖1中的第一封裝結構100a可為圖2中A-A’剖面圖。
如圖2所示，根據一些實施例，散熱器112在基板102上的投影面積大於半導體晶粒108的投影面積。因此，可以提高散熱效率。在一些實施例中，散熱器112在第一方向D1上的尺寸大於半導體晶粒108的尺寸，如圖2所示。在第二方向 D2上，散熱器112的側壁可以與半導體晶粒108的側壁基本對齊。
圖中所示的散熱器112和半導體晶粒108的配置僅是示例性的並且不旨在限制本發明。例如，在一些其他實施例中，在第二方向D2上，散熱器112的尺寸可以大於半導體晶粒108的尺寸，並且在第一方向 D1上散熱器112的側壁可以與半導體晶粒108的側壁基本對齊。或者，散熱器112在第一方向D1和第二方向D2兩者上的尺寸都可以大於半導體晶粒108的尺寸。
如圖2所示，根據一些實施例，導電柱116設置在半導體晶粒108和散熱器112的相對側上。導電柱116可以沿著第一方向D1設置。圖中所示的導電柱116的配置僅是示例性的，並不旨在限制本發明。例如，導電柱116也可以沿著第一方向D1和第二方向D2設置，使得導電柱116可以圍繞半導體晶粒108和散熱器112。
圖3是根據本發明的一些實施例的半導體封裝結構300的截面圖。需要說明的是，半導體封裝結構300可包括與圖1所示的半導體封裝結構100相同或相似的元件或部件，為簡單起見，不再贅述。在以下實施例中，散熱器設置在扇出（fan out）封裝結構中。
如圖3所示，根據一些實施例，半導體封裝結構300包括垂直堆疊的第一封裝結構300a和第二封裝結構300b。第一封裝結構300a可以具有正面和與正面相對的背面。第一封裝結構300a可在正面具有第一重分佈層302，在背面具有第二重分佈層322。因此，第一重分佈層302也可稱為正面重分佈層302，而第二重分佈層322也可稱為背面重分佈層322。
第一重分佈層302可以包括一個或複數個導電層和鈍化層，其中導電層可以設置在鈍化層中。導電層可包括金屬，例如銅、鈦、鎢、鋁等或其組合。
在一些實施例中，鈍化層包括聚合物層，例如聚醯亞胺(polyimide，PI)、聚苯並惡唑(polybenzoxazole，PBO)、苯並環丁烯(benzocyclobutene，BCB)、環氧樹脂等或其組合。或者，鈍化層可包括介電層，例如氧化矽、氮化矽、氮氧化矽等或其組合。第二重分佈層322的材料可以與第一重分佈層302的材料類似，在此不再贅述。
如圖3所示，根據一些實施例，第一重分佈層302包括比第二重分佈層322更多的導電層和鈍化層。第一重分佈層302可以比第二重分佈層322厚，但本發明不限於此。例如，第二重分佈層322可以比第一重分佈層302厚或基本等於第一重分佈層302。
如圖3所示，根據一些實施例，第一封裝結構300a包括設置在第一重分佈層302下方並電耦接到第一重分佈層302的複數個導電端子304。導電端子304可由導電材料形成，例如金屬。在一些實施例中，導電端子304包括微凸塊、受控塌陷晶片連接(C4)凸塊、焊球、球柵陣列(BGA)球等或其組合。
如圖3所示，根據一些實施例，第一封裝結構300a包括設置在第一重分佈層302下方並電耦接到第一重分佈層302的電容器306。電容器306可以設置在導電端子304之間。
如圖3所示，根據一些實施例，第一封裝結構300a包括設置在第一重分佈層302上方的半導體晶粒310。半導體晶粒310可類似於圖1所示的半導體晶粒108，在此不再贅述。
根據一些實施例，第一封裝結構300a可以包括一個以上的半導體晶粒。此外，第一封裝結構300a還可包括鄰近半導體晶粒310的一個或複數個無源部件(未圖示)，例如電阻器、電容器、電感器等或其組合。
半導體晶粒310可以透過複數個導電結構308電耦接到第一重分佈層302。如圖3所示，導電結構308可以設置在第一重分佈層302和半導體晶粒310之間。電容器306可以透過第一重分佈層302和導電結構308電耦接到半導體晶粒310。
在一些實施例中，導電結構308由導電材料形成，例如金屬。導電結構308可包括導電柱、微凸塊、受控塌陷晶片連接(C4)凸塊、焊球、球柵陣列(BGA)球等，或其組合。
如圖3所示，根據一些實施例，第一封裝結構300a包括設置在半導體晶粒310上方的散熱器314。散熱器314可以直接設置在半導體晶粒310上方。散熱器314可以具有比半導體晶粒310更高的熱導率（導熱率）以提高半導體封裝結構300的散熱效率。在一些實施例中，散熱器314包括金屬、虛設半導體晶粒或它們的組合。例如，散熱器314可以包括銅、鋁、矽、鍺或任何合適的材料。
如圖3所示，根據一些實施例，散熱器314透過粘合層312接合到半導體晶粒310上並且透過粘合層316接合到第二重分佈層322上。即，粘合層316可以與第二重分佈層322接觸，而沒有模制材料在粘合層316與第二重分佈層之間延伸。粘合層還可以使用熱界面材料。
來自熱源(例如，半導體晶粒310)的熱量可以透過粘合層312傳遞到散熱器314，並且可以進一步透過粘合層316傳遞到第二重分佈層322。因此，第二重分佈層322也可以作為散熱路徑。在一些實施例中，粘合層312和粘合層316各自獨立地包括晶粒附著膜(DAF)、環氧樹脂等或其組合。散熱器314的熱導率可以高於半導體晶粒310的熱導率、粘合層312的熱導率和粘合層316的熱導率。
如圖3所示，根據本發明的一些實施例，第一封裝結構300a包括與半導體晶粒310和散熱器314相鄰的複數個導電柱318。導電柱318可由金屬形成，例如銅、鎢等或其組合。在一些實施例中，導電柱318透過電鍍製程或任何其他合適的製程形成。
如圖3所示，導電柱318可以具有基本上垂直的側壁。導電柱318可以設置在第一重分佈層302和第二重分佈層322之間，並且可以將第一重分佈層302電耦接到第二重分佈層322。
圖中所示的導電柱318的配置僅是示例性的，並不旨在限制本發明。例如，第一半導體晶粒312和第二半導體晶粒306的相對側上的導電柱318的數量可以不同。
如圖3所示，根據一些實施例，第一封裝結構300a包括圍繞半導體晶粒310、散熱器314和導電柱318的模制材料320。模制材料320可以鄰接半導體晶粒310和散熱器314的側壁，並且可以覆蓋第一重分佈層302的頂面和第二重分佈層322的底面。
如圖3所示，模制材料320可以填充導電柱318之間以及半導體晶粒310與散熱器314和導電柱318之間的間隙。模制材料320可以保護半導體晶粒310散熱器314和導電柱318免受環境影響，從而防止這些部件由於例如應力、化學製品和/或濕氣而損壞。
在一些實施例中，模制材料320包括非導電材料，例如可模制聚合物、環氧樹脂、樹脂等，或它們的組合。如圖3所示，模制材料320的頂面和導電柱318的頂面可以基本共面。模制材料320的側壁可以與第一重分佈層302的側壁和第二重分佈層322的側壁基本共面。
如圖3所示，根據一些實施例，第二重分佈層322設置在半導體晶粒310和散熱器314的上方。第二重分佈層322可以覆蓋散熱器314的頂面、導電柱318的頂面和模制材料320的頂面。
如圖3所示，根據一些實施例，第二封裝結構300b設置在第一封裝結構300a上方並且透過複數個導電端子324電耦接到第二重分佈層322。導電端子324可與圖1所示的導電端子122類似，在此不再贅述。本實施例中，由第一半導體晶粒312發出的熱量可以透過第二重分佈層322散發出去，還可以透過導電端子324散發出去，以及透過導電端子324散發到第二封裝結構300b以進行散熱。
如圖3所示，根據一些實施例，第二封裝結構300b包括基板326和設置在基板326上方的半導體部件328。基板326及半導體部件328可分別類似於圖1所示的基板124及半導體部件126，在此不再贅述。
圖4是根據一些實施例的半導體封裝結構300的第一封裝結構300a的俯視圖。為簡化示意圖，圖4中僅繪示部分半導體封裝結構300a。圖3中的第一封裝結構300a可為圖4中B-B’剖面圖。
如圖4所示，根據一些實施例，散熱器314在第一重分佈層302上的投影面積大於半導體晶粒310上的投影面積。因此，可以提高散熱效率。在一些實施例中，散熱器314在第一方向D1上的尺寸大於半導體晶粒310的尺寸，如圖4所示。在第二方向 D2上，散熱器314的側壁可以與半導體晶粒310的側壁基本對齊。
圖中所示的散熱器314和半導體晶粒310的配置僅是示例性的並且不旨在限制本發明。例如，在一些其他實施例中，散熱器314在第二方向D2上的尺寸可以大於半導體晶粒310的尺寸，並且在第一方向 D1上散熱器314的側壁可以與半導體晶粒310的側壁基本對齊。或者，散熱器314在第一方向D1和第二方向D2兩者上的尺寸都可以大於半導體晶粒310的尺寸。
如圖4所示，根據一些實施例，導電柱318設置在半導體晶粒310和散熱器314的相對側上。導電柱318可以沿著第一方向D1設置。圖中所示的導電柱318的配置僅是示例性的，並不旨在限制本發明。例如，導電柱318也可以沿著第一方向D1和第二方向D2設置，使得導電柱318可以圍繞半導體晶粒310和散熱器314。
在上述實施例中，由於散熱器314接合在第二重分佈層322上，所以第二重分佈層322也可以是散熱路徑。也就是說，除了第一重分佈層302之外，來自半導體晶粒310的熱量可以傳遞到散熱器314和第二重分佈層322。因此，可以提高散熱效率。
圖5A是根據本發明的一些實施例的半導體封裝結構500a的截面圖。圖5A示出了根據本發明的一些實施例的圖3的半導體封裝結構300的導電端子304和導電端子324之間的放大區域。
需要說明的是，半導體封裝結構500a可以包括與圖3所示的半導體封裝結構300相同或相似的部件，為了簡單起見，這些部件將不再討論再詳述。在以下實施例中，粘合層設置在第二重分佈層中。
如圖5A所示，根據一些實施例，半導體封裝結構500a包括第一重分佈層302和第二重分佈層322。第一重分佈層302可以包括一個或複數個導電層302c和鈍化層302p，其中導電層302c可以設置在鈍化層302p中。
第二重分佈層322可以包括一個或複數個導電層322c和鈍化層322p，其中導電層322c可以設置在鈍化層322p中。在一些實施例中，第二重分佈層322的鈍化層322p之一與模制材料320接觸，並且被稱為第一鈍化層322p1。
如圖5A所示，粘合層316可以與鈍化層322p接觸。第一鈍化層322p1可以具有用於設置粘合層316的開口。在一些實施例中，粘合層316嵌入在第一鈍化層322p1中，如圖5A所示。在這些實施例中，粘合層316可以與第一鈍化層322p1上方的導電層322c接觸。
或者，在其他一些實施例中，粘合層316不嵌入第一鈍化層322pl中，而是設置在第二重分佈層322的底面上，如圖3所示。即，第一鈍化層第 322p1 層沒有開口。在這些實施例中，粘合層316可以與第一鈍化層322p1中的導電層接觸。 模制材料320可以覆蓋粘合層316的側壁。特別地，模制材料320的頂面可以與粘合層316的頂面基本共面。
如圖5A所示，根據一些實施例，粘合層316完全嵌入第一鈍化層322pl中，並且散熱器314的頂面與模制材料320的頂面基本共面。圖中所示的第一鈍化層322p1和粘合層316的配置僅是示例性的，並且可以隨著第一鈍化層322pl的厚度和粘合層316的厚度而變化。粘合層316可以與散熱器314的頂面直接接觸。
例如，在第一鈍化層322pl的厚度大於粘合層316的厚度的實施例中，粘合層316可以完全嵌入在第一鈍化層322pl中，並且散熱器314可以部分嵌入第二重分佈層322中。具體地，第一鈍化層322pl可以與粘合層316和散熱器314的界面（interface）接觸。
或者，在第一鈍化層322pl的厚度小於粘合層316的厚度的實施例中，粘合層316可以部分地嵌入第二重分佈層322中。具體地，模塑材料320可以與粘合層316和散熱器314的界面接觸。
圖5B是根據本發明的一些實施例的半導體封裝結構500b的截面圖。圖5B示出了根據本發明的一些實施例的圖3的半導體封裝結構300的導電端子304和導電端子324之間的放大區域。
需要說明的是，半導體封裝結構500b可以包括與圖3所示的半導體封裝結構300相同或相似的部件，為了簡單起見，這些部件將不再討論再詳述。在以下實施例中，散熱器設置在第二重分佈層上，散熱器與第二重分佈層之間不具有粘合層。
如圖5B所示，根據一些實施例，半導體封裝結構500b包括第一重分佈層302和第二重分佈層322。第一重分佈層302可以包括一個或複數個導電層302c和鈍化層302p，其中導電層302c可以設置在鈍化層302p中。
第二重分佈層322可以包括一個或複數個導電層322c和鈍化層322p，其中導電層322c可以設置在鈍化層322p中。在一些實施例中，第二重分佈層322的鈍化層322p之一與模制材料320接觸，並且被稱為第一鈍化層322p1。
如圖5B所示，根據一些實施例，半導體封裝結構500b包括設置在第二重分佈層322上的散熱器502。散熱器502可以透過形成導電層322c的製程形成，例如電鍍或任何合適的製程。
散熱器502可以包括類似於導電層322c的材料的材料。在一些實施例中，散熱器502包括導電材料，例如金屬。例如，散熱器502可以包括銅、鈦、鎢、鋁等或其組合。
如圖5B所示，散熱器502可以與鈍化層322p接觸。第一鈍化層322p1可以具有用於設置散熱器502的開口。在一些實施例中，散熱器502部分地嵌入第一鈍化層322p1中，如圖5B所示。在這些實施例中，散熱器502可以與第一鈍化層322p1上方的導電層322c接觸。
或者，在其他一些實施例中，散熱器502不嵌入第一鈍化層322p1中，而是設置在第二重分佈層322的底面上。也就是說，第一鈍化層322p1不具有開口。 在這些實施例中，散熱器502可以與第一鈍化層322p1中的導電層接觸。 特別地，模制材料320的頂面可以與散熱器502的頂面基本共面。
如圖5B所示，第一鈍化層322p1中的散熱器502的部分（稱為第一部分）和散熱器502的其他部分（稱為第二部分）被示為一個部件，但本發明不限於此。例如，根據一些其他實施例，散熱器502可以在散熱器502的第一部分和散熱器502的第二部分之間具有界面，例如當散熱器502的第一部分和散熱器502的第二部分以不同的製程形成時。
由於散熱器502形成為與第二重分佈層322接觸，因此可以省略形成在散熱器502與第二重分佈層322之間的粘合層。因此，來自半導體晶粒310的熱量可以直接傳遞到第二重分佈層322。另外，可以在形成第二重分佈層322的過程中形成散熱器502，從而可以減少製程步驟。例如，形成第二重分佈層322後執行電鍍過程，以形成散熱器502，這種製程更加簡單，易於形成並且形成的散熱器502與第二重分佈層322之間的熱阻更小，有利於提高散熱效率。本實施例中形成的散熱器502可以是電鍍形成的金屬層，因此就無需額外的散熱器，節省了製程步驟。
圖6是根據本發明的一些實施例的半導體封裝結構600的截面圖。需要說明的是，半導體封裝結構600可包括與圖3所示的半導體封裝結構300相同或相似的元件或部件，為簡單起見，不再贅述。在以下實施例中，散熱器設置在三維積體電路(three-dimensional integrated circuit，3D IC)封裝結構中。
如圖6所示，根據一些實施例，第一封裝結構300a包括垂直堆疊在第一重分佈層302上方的第一半導體晶粒602和第二半導體晶粒606。在一些實施例中，第一半導體晶粒602和第二半導體晶粒606中的每一個可以類似於圖1所示的半導體晶粒108，在此不再贅述。
根據一些實施例，第一封裝結構300a可以包括多於兩個的半導體晶粒。此外，第一封裝結構300a還可包括鄰近第一半導體晶粒602和/或第二半導體晶粒606的一個或複數個無源部件（未示出），例如電阻器、電容器、電感器等，或組合其中。
在一些實施例中，第一半導體晶粒602在其中包括複數個通孔604，複數個通孔604電耦接到第一重分佈層302。第二半導體晶粒606可以透過通孔604電耦接到第一重分佈層302。
通孔604可由金屬形成，例如銅、鎢等或其組合。如圖6所示，通孔604可以具有基本上垂直的側壁並且可以從第一半導體晶粒602的頂面延伸到第一半導體晶粒602的底面，但是本發明不限於此。通孔604可以具有其他配置和其他數量。
如圖6所示，根據一些實施例，第一封裝結構300a包括設置在第二半導體晶粒606上方的散熱器610。散熱器610可以直接設置在第二半導體晶粒606上方。散熱器610可以具有比第二半導體晶粒606更高的熱導率以提高半導體封裝結構600的散熱效率。在一些實施例中，散熱器610包括金屬、虛設半導體晶粒或它們的組合。例如，散熱器610可以包括銅、鋁、矽、鍺或任何合適的材料。
如圖6所示，根據一些實施例，散熱器610透過粘合層608接合到第二半導體晶粒606上並且透過粘合層614接合到第二重分佈層322上。即，粘合層614可以與第二重分佈層322接觸（直接接觸），而沒有模制材料在粘合層614與第二重分佈層322之間延伸。
來自熱源(例如，第一半導體晶粒602和第二半導體晶粒606)的熱量可以透過粘合層608傳遞到散熱器610，並且還可以透過粘合層608傳遞到第二重分佈層322粘合層614。因此，第二重分佈層322也可以作為散熱路徑。在一些實施例中，粘合層608和粘合層614各自獨立地包括晶粒附著膜(DAF)、環氧樹脂等或其組合。散熱器610的熱導率可以高於第二半導體晶粒606的熱導率、粘合層608的熱導率和粘合層614的熱導率。
類似於以上關於圖4中的第一封裝結構300a的描述，散熱器610在第一重分佈層302上的投影面積可以大於第二半導體晶粒606的投影面積，以提高散熱效率。此外，雖然未圖示，但散熱器610在第一重分佈層302上的投影面積也可以大於第一半導體晶粒602的投影面積。
散熱器610、第一半導體晶粒602、第二半導體晶粒606和導電柱318的配置可以類似於關於圖4中的第一封裝結構300a的描述。例如，散熱器610在第一方向D1上的尺寸可以大於第一半導體晶粒602和/或第二半導體晶粒606的尺寸。此外，散熱器610的側壁可以在第二方向D2上與半導體晶粒602的側壁和/或第二半導體晶粒606的側壁基本對齊。導電柱318可以沿著第一方向D1設置。
具體可參見圖4中關於第一封裝結構300a的描述，在此不再贅述。應注意，散熱器610、第一半導體晶粒602、第二半導體晶粒606和導電柱318的配置僅是示例性的，並不旨在限制本發明。
散熱器610、粘合層614和第二重分佈層322的配置可以類似於關於圖5A中的半導體封裝結構500a的描述或關於5B中的半導體封裝結構500b的描述。例如，根據一些實施例，粘合層614和/或散熱器610可以部分地嵌入在第二重分佈層322中。根據一些其他實施例，可以省略粘合層614。
具體可參見圖5A中關於半導體封裝結構500a的描述或圖5B中關於半導體封裝結構500b的描述，在此不再贅述。需要說明的是，散熱器610、粘合層614以及第二重分佈層322的配置僅是示例性的，並不用於限制本發明。
返回參考圖6，根據一些實施例，第一封裝結構300a包括圍繞第二半導體晶粒606、粘合層608和散熱器610的模制材料612。模制材料612可以覆蓋第一半導體晶粒602的頂面並且可以鄰接第二半導體晶粒606的側壁。模制材料612可以保護第二半導體晶粒606、粘合層608和散熱器610免受環境影響，從而防止這些组件由於例如壓力、化學品和/或濕氣而損壞。
模制材料612可以包括非導電材料，例如可模制聚合物、環氧樹脂、樹脂等，或它們的組合。如圖6所示，模制材料612的頂面和散熱器610的頂面基本共面。模塑材料612的側壁可以與第一半導體晶粒602的側壁基本共面。
如上所述，散熱器610在第一重分佈層302上的投影面積可以大於第二半導體晶粒606的投影面積。因此，模制材料612也可以覆蓋散熱器610的底面或根據一些實施例，其中散熱器610在第一重分佈層302上的投影面積也大於或基本等於第一半導體晶粒602的投影面積，模制材料的側壁612可以與散熱器610的側壁基本共面。
如圖6所示，粘合層614可以設置在模塑材料612和第二重分佈層322之間以及散熱器610和第二重分佈層322之間。當模制材料612與散熱器610的側壁基本共面時，粘合層614可以設置在散熱器610和第二重分佈層322之間。
在上述實施例中，來自第一半導體晶粒602和第二半導體晶粒606的熱量可以傳遞到除第一重分佈層302之外的散熱器610和第二重分佈層322，從而提高散熱效率。
圖7是根據本發明的一些實施例的半導體封裝結構700的截面圖。需要說明的是，半導體封裝結構700可以包括與圖3所示的半導體封裝結構300相同或相似的元件或部件，為簡單起見，不再贅述。在以下實施例中，無源部件可以作為散熱路徑。
如圖7所示，根據一些實施例，半導體封裝結構700包括基板702。基板702可以在其中具有佈線結構。在一些實施例中，基板702中的佈線結構包括導電層、導電過孔、導電柱等或其組合。基板702中的佈線結構可由金屬形成，例如銅、鋁等或其組合。
基板702中的佈線結構可以設置在金屬間介電(IMD)層中。在一些實施例中，IMD層可以由有機材料例如聚合物基材、非有機材料例如氮化矽、氧化矽、氮氧化矽等或其組合形成。基板702可以包括絕緣芯(未示出)，例如玻璃纖維增​​強樹脂芯，以防止基板702翹曲。
需要說明的是，圖中所示的基板702的配置僅為示例性的，並不用於限制本發明。可以在基板702中和基板702上形成任何期望的半導體部件。然而，為了簡化圖示，僅示出了平坦基板702。
如圖7所示，根據一些實施例，半導體封裝結構700包括垂直堆疊在基板702上方的第一封裝結構300a和第二封裝結構300b。第一封裝結構300a和第二封裝結構300b中的一些部件可以與圖3所示的第一封裝結構300a和第二封裝結構300b中的一些部件類似，在此不再贅述。
如圖7所示，根據一些實施例，半導體封裝結構700包括經由熱界面材料704接合到基板702上的散熱器706。散熱器706可以熱耦接到半導體晶粒310。因此，來自半導體晶粒310的熱量可以透過熱界面材料704和散熱器706傳遞到基板702。
在一些實施例中，散熱器706包括無源部件。例如，散熱器706可以包括電容器，該電容器可以透過第一重分佈層302電耦接到半導體晶粒310。因此，可以消散來自半導體晶粒310的熱量而不使用額外的散熱器。
如圖7所示，散熱器706可以設置在焊盤側。即，散熱器706和半導體晶粒310可以佈置在第一重分佈層302的相對側上。導電端子304可以佈置為與散熱器706相鄰。
如圖7所示，熱界面材料704和半導體晶粒310可以設置在散熱器706的相對側上。熱界面材料704可以包括金屬、具有良好導熱性的聚合物或任何合適的材料。在一些實施例中，熱界面材料704包括粘合劑型材料、凝膠型材料等或其組合。例如，熱界面材料704可以包括矽樹脂、聚醯亞胺、環氧樹脂等或其組合。
如圖7所示，根據一些實施例，半導體封裝結構700包括經由熱界面材料708接合到基板326上的散熱器710。散熱器710可以熱耦接到半導體晶粒310。因此，來自半導體晶粒310的熱量可以透過熱界面材料708和散熱器710傳遞到基板326。
在一些實施例中，散熱器710包括無源部件。例如，散熱器710可以包括電容器，該電容器可以透過第二重分佈層322電耦接到半導體晶粒310或半導體部件328。因此，來自半導體晶粒310或半導體部件328的熱量可以在不使用額外的散熱器的情況下進行散熱。
如圖7所示，散熱器710和半導體晶粒310可以設置在第二重分佈層322的相對側上。導電端子324可以設置為與散熱器710相鄰。
如圖7所示，熱界面材料708和半導體晶粒310可以設置在散熱器710的相對側上。熱界面材料708的材料可以與熱界面材料704的材料相似，不再贅述。
應注意，圖中所示的散熱器706和散熱器710的配置僅是示例性的，並不旨在限制本發明。例如，根據散熱要求，半導體封裝結構700可以僅包括散熱器706和散熱器710中的一個，或者可以包括多於兩個的散熱器。
雖然圖7所示的實施例描述為具有包括重分佈層(例如，第一重分佈層302和第二重分佈層322)的半導體封裝結構，但是根據本發明的構思可以用於任何合適的半導體封裝結構。例如，如圖1所示的包括基板和中介層的半導體封裝結構可以具有包括無源部件的熱散裝置或散熱器（或散熱片等）。此外，包括基板和中介層的半導體封裝結構也可以使用熱界面材料作為粘合層。本實施例中使用無源部件作為散熱器，因此無源部件可以同時具有兩種功能，不僅具有電路中的功能，還可以具有散熱的功能，從而節省了半導體封裝結構中的部件數量，提高了部件的使用率，提高了半導體封裝結構的整合度。
總之，在一些實施例中，根據本發明的半導體封裝結構包括透過粘合層接合到熱源(例如半導體晶粒)上的散熱器。因此，可以提高散熱效率，進而提升半導體封裝結構的性能。
根據一些實施例，散熱器具有比半導體晶粒更大的投影面積以進一步提高散熱效率。此外，也可以將散熱器貼合在重分佈層上，使得重分佈層可以作為散熱路徑來增強散熱。
此外，在一些實施例中，熱散裝置或散熱器可以包括一個或複數個可以電耦接到半導體晶粒的無源部件。因此，可以在不使用額外的散熱器的情況下散發來自半導體晶粒的熱量。此外，透過使用熱界面材料作為粘合層，可以進一步提高散熱效率。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100,300,500a,500b,600,700:半導體封裝結構 100a,300a:第一封裝結構 100b,300b:第二封裝結構 102,124,326:基板 104,122,324,304:導電端子 106,308:導電結構 108,310:半導體晶粒 110,312,316, 614,608:粘合層 112,314, 610:散熱器 114:凸塊結構 116:導電柱 118,320, 612:模制材料 120:中介層 126,328:半導體部件 322:第二重分佈層 306,710,706:電容器 302:第一重分佈層 302c,322c:導電層 302p,322p:鈍化層 322p1:第一鈍化層 602:第一半導體晶粒 606:第二半導體晶粒 318:導電柱 604:通孔 704,708:熱界面材料
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是根據一些實施例的示例性半導體封裝結構的截面圖； 圖2是根據一些實施例的半導體封裝結構的示例性第一封裝結構的俯視圖； 圖3是根據一些實施例的示例性半導體封裝結構的截面圖； 圖4是根據一些實施例的半導體封裝結構的示例性第一封裝結構的俯視圖； 圖5A是根據一些實施例的示例性半導體封裝結構的截面圖； 圖5B是根據一些實施例的示例性半導體封裝結構的截面圖； 圖6是根據一些實施例的示例性半導體封裝結構的截面圖；和 圖7是根據一些實施例的示例性半導體封裝結構的截面圖。
100:半導體封裝結構
100a:第一封裝結構
100b:第二封裝結構
102,124:基板
104,122:導電端子
106:導電結構
108:半導體晶粒
110:粘合層
112:散熱器
114:凸塊結構
116:導電柱
118:模制材料
120:中介層
126:半導體部件

Claims (15)

  1. 一種半導體封裝結構，包括：第一封裝結構，以及設置在該第一封裝結構上的第二封裝結構，該第一封裝結構與該第二封裝結構透過導電端子連接，其中該第一封裝結構包括：第一重分佈層；半導體晶粒，設置在該第一重分佈層上方；散熱器，設置在該半導體晶粒上方；以及模制材料，圍繞該半導體晶粒和該散熱器；其中，該第一封裝結構還包括中介層，設置在該模制材料之上並且透過該模制材料與該散熱器間隔開；該第一封裝結構透過該中介層與該導電端子與該第二封裝結構連接。
  2. 如請求項1之半導體封裝結構，其中該散熱器的投影面積大於該半導體晶粒的投影面積。
  3. 如請求項1之半導體封裝結構，還包括粘合層，設置於該半導體晶粒與該散熱器之間。
  4. 一種半導體封裝結構，包括：第一封裝結構，以及設置在該第一封裝結構上的第二封裝結構，該第一封裝結構與該第二封裝結構透過導電端子連接，其中該第一封裝結構包括：第一重分佈層；半導體晶粒，設置在該第一重分佈層上方；散熱器，設置在該半導體晶粒上方；以及模制材料，圍繞該半導體晶粒和該散熱器；其中，該第一封裝結構還包括第二重分佈層，設置在該模制材料上方並透過導電柱電連接到該第一重分佈層。
  5. 如請求項4之半導體封裝結構，其中該散熱器部分嵌入該第二重分佈層中。
  6. 如請求項4之半導體封裝結構，其中，還包括粘合層，設置於該散熱器上方且與該第二重分佈層接觸。
  7. 如請求項6之半導體封裝結構，其中該粘合層部分地嵌入該第二重分佈層中；或者，該散熱器部分嵌入該第二重分佈層中。
  8. 如請求項4之半導體封裝結構，其中該散熱器包括金屬、虛設半導體晶粒或它們的組合。
  9. 如請求項4之半導體封裝結構，還包括另一半導體晶粒，設置在該半導體晶粒與該第一重分佈層之間並由該模制材料圍繞。
  10. 一種半導體封裝結構，包括：第一封裝結構，以及設置在該第一封裝結構上的第二封裝結構，該第一封裝結構與該第二封裝結構透過導電端子連接，其中該第一封裝結構包括：基板，具有佈線結構；半導體晶粒，設置在該基板上方並電耦接到該佈線結構；散熱器，設置在該半導體晶粒上方；以及模制材料，設置在該基板上方並圍繞該半導體晶粒和該散熱器；其中，該第一封裝結構還包括中介層，設置在該模制材料之上並且透過該模制材料與該散熱器間隔開；該第一封裝結構透過該中介層與該導電端子與該第二封裝結構連接。
  11. 一種半導體封裝結構，包括：第一基板，具有佈線結構；半導體晶粒，設置在該第一基板上方並電耦接到該佈線結構；以及第一散熱器，透過第一熱界面材料接合到該第一基板上並熱耦接到該半導 體晶粒，其中該第一熱界面材料和該半導體晶粒設置在該第一散熱器的相對側上；其中該第一熱散器包括被動部件。
  12. 如請求項11之半導體封裝結構，還包括設置在該半導體晶粒與該第一散熱器之間的第一重分佈層。
  13. 如請求項12之半導體封裝結構，還包括：第二重分佈層，設置在該半導體晶粒上方；第二基板，設置在該第二重分佈層上方；以及第二散熱器，設置在該第二重分佈層和該第二基板之間。
  14. 如請求項13之半導體封裝結構，其中該第二散熱器透過第二熱界面材料接合到該第二基板上。
  15. 如請求項14之半導體封裝結構，還包括複數個導電端子，鄰近該第一散熱器設置。
TW110147815A 2021-01-13 2021-12-21 半導體封裝結構 TWI796884B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163136685P 2021-01-13 2021-01-13
US63/136,685 2021-01-13
US17/545,015 2021-12-08
US17/545,015 US11908767B2 (en) 2021-01-13 2021-12-08 Semiconductor package structure

Publications (2)

Publication Number Publication Date
TW202228256A TW202228256A (zh) 2022-07-16
TWI796884B true TWI796884B (zh) 2023-03-21

Family

ID=82116381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147815A TWI796884B (zh) 2021-01-13 2021-12-21 半導體封裝結構

Country Status (4)

Country Link
US (1) US11908767B2 (zh)
CN (1) CN114765144A (zh)
DE (1) DE102021133790B4 (zh)
TW (1) TWI796884B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package
US20130277840A1 (en) * 2011-09-02 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally Enhanced Structure for Multi-Chip Device
US20200013721A1 (en) * 2018-07-09 2020-01-09 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US20200194331A1 (en) * 2018-12-14 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor packages

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735087B2 (en) 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US10892169B2 (en) * 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
US9859265B2 (en) * 2014-06-06 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming the same
US10541229B2 (en) * 2015-02-19 2020-01-21 Micron Technology, Inc. Apparatuses and methods for semiconductor die heat dissipation
JP2018064362A (ja) * 2016-10-12 2018-04-19 学校法人早稲田大学 半導体装置
WO2018125162A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Semiconductor package having passive support wafer
JP6750514B2 (ja) * 2017-01-18 2020-09-02 株式会社デンソー 半導体装置
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US10410971B2 (en) * 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10727160B2 (en) * 2017-12-29 2020-07-28 Intel Corporation Thermal management component
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
JP7204174B2 (ja) * 2018-07-19 2023-01-16 マイクロモジュールテクノロジー株式会社 半導体装置及び半導体装置の製造方法
MY202428A (en) * 2018-07-23 2024-04-29 Intel Corp Microelectronics package with a combination heat spreader/radio frequency shield
US10685900B2 (en) * 2018-10-22 2020-06-16 Deere & Company Packaging of a semiconductor device with phase-change material for thermal performance
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US20200312734A1 (en) * 2019-03-25 2020-10-01 Powertech Technology Inc. Semiconductor package with an internal heat sink and method for manufacturing the same
JP7180490B2 (ja) * 2019-03-26 2022-11-30 株式会社デンソー 半導体装置およびその製造方法
KR102643069B1 (ko) * 2019-07-03 2024-03-05 에스케이하이닉스 주식회사 열 방출 구조를 포함하는 적층 반도체 패키지
CN110707056B (zh) * 2019-09-27 2021-06-15 南京矽力微电子技术有限公司 封装组件及其制造方法、以及降压型变换器的封装组件
US20210104448A1 (en) * 2019-10-08 2021-04-08 Intel Corporation Lateral heat removal for 3d stack thermal management
US11830783B2 (en) * 2019-10-11 2023-11-28 Intel Corporation Embedded substrate heat sink for bottom side cooling
US11217502B2 (en) * 2019-11-06 2022-01-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
KR102328997B1 (ko) * 2020-04-21 2021-11-18 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
US20220068750A1 (en) * 2020-09-01 2022-03-03 Intel Corporation Semiconductor device and method of forming the same
US20220077113A1 (en) 2020-09-04 2022-03-10 Intel Corporation 3d stacked die package with molded integrated heat spreader

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package
US20130277840A1 (en) * 2011-09-02 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally Enhanced Structure for Multi-Chip Device
US20200013721A1 (en) * 2018-07-09 2020-01-09 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US20200194331A1 (en) * 2018-12-14 2020-06-18 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
DE102021133790B4 (de) 2024-10-17
TW202228256A (zh) 2022-07-16
CN114765144A (zh) 2022-07-19
US11908767B2 (en) 2024-02-20
DE102021133790A1 (de) 2022-07-14
US20220223491A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US11018073B2 (en) Heat spreading device and method
US9391013B2 (en) 3D integrated circuit package with window interposer
US9496196B2 (en) Packages and methods of manufacture thereof
TW201801279A (zh) 積體扇出型封裝體
US12165961B2 (en) Semiconductor package structure
US20220139802A1 (en) Adhesive and thermal interface material on a plurality of dies covered by a lid
US20230109128A1 (en) Heat Dissipation in Semiconductor Packages and Methods of Forming Same
CN113497021A (zh) 半导体封装结构
US12191294B2 (en) Package structure and method of forming the same
TWI764852B (zh) 半導體封裝結構
US20220149020A1 (en) Package structure, semiconductor device and manufacturing method thereof
TWI806297B (zh) 半導體封裝結構
TWI796884B (zh) 半導體封裝結構
US20240063078A1 (en) Semiconductor package structure
US20240186209A1 (en) Semiconductor package structure
TWI758150B (zh) 半導體封裝結構
CN118116884A (zh) 半导体封装结构
US20240113030A1 (en) Package substrate including memory bridge die and methods for forming the same
US20240096740A1 (en) Package structure having thermoelectric cooler
TW202320263A (zh) 半導體封裝結構
TW202335203A (zh) 半導體封裝結構
TW202339141A (zh) 裸晶封裝、積體電路封裝及其製造方法
TW202310255A (zh) 半導體封裝件和半導體元件
CN117393525A (zh) 半导体封装结构