IT201800004209A1 - Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione - Google Patents

Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione Download PDF

Info

Publication number
IT201800004209A1
IT201800004209A1 IT102018000004209A IT201800004209A IT201800004209A1 IT 201800004209 A1 IT201800004209 A1 IT 201800004209A1 IT 102018000004209 A IT102018000004209 A IT 102018000004209A IT 201800004209 A IT201800004209 A IT 201800004209A IT 201800004209 A1 IT201800004209 A1 IT 201800004209A1
Authority
IT
Italy
Prior art keywords
regions
metal layer
encapsulation
contact
plate
Prior art date
Application number
IT102018000004209A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to IT102018000004209A priority Critical patent/IT201800004209A1/it
Priority to US16/370,193 priority patent/US10720373B2/en
Publication of IT201800004209A1 publication Critical patent/IT201800004209A1/it
Priority to US16/894,460 priority patent/US11239132B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO SEMICONDUTTORE DI POTENZA CON RELATIVO INCAPSULAMENTO E CORRISPONDENTE PROCEDIMENTO DI FABBRICAZIONE”
La presente invenzione è relativa ad un dispositivo semiconduttore di potenza, in particolare un dispositivo MOSFET di potenza, con relativo incapsulamento (cosiddetto “package”) e ad un relativo procedimento di fabbricazione.
Come noto, dispositivi MOSFET di potenza sono largamente utilizzati in applicazioni, ad esempio di conversionedi potenza, incui sonosoggetti a polarizzazioni ad elevata (high voltage) o elevatissima (very high voltage) tensione (con valori anche fino a 1000-2000 V) e sono attraversati da correnti che possono commutare rapidamente.
Sono dunque richiesti accorgimenti particolari per la realizzazione di un relativo incapsulamento, in modo tale da garantire il richiesto isolamento elettrico e una adeguata distanza di separazione tra gli adduttori (“lead”) associati ai terminali (di gate, source e drain), ed in modo tale da assicurare una desiderata dissipazione di calore verso l’esterno.
Tali dispositivi MOSFET di potenza sono realizzati in una piastrina (die) di materiale semiconduttore, tipicamente silicio, che presenta una prima superficie principale (superficie posteriore) che porta una piazzola di contatto di pozzo, o drain (″drain pad″), ed una seconda superficie principale (superficie anteriore), opposta alla prima superficie principale, che porta piazzole di contatto, in particolare di sorgente, o source (″source pad″) e di porta, o gate ("gate pad″).
La piastrina è fissata ad un supporto conduttivo chiamato ″leadframe″, dotato di adduttori (″lead″) per la connessione esterna dei terminali del dispositivo MOSFET. In particolare, la piastrina viene generalmente fissata al leadframe, incollando la piazzola di contatto di pozzo ad una porzione portante del leadframe, che ha anche una funzione di dissipazione di calore; adduttori sono accoppiati alle piazzole di contatto di porta e sorgente mediante fili di connessione (″bonding wires″) o morsetti o mollette (cosiddette“clip″). L'insieme piastrina/leadframe è incapsulato (″packaged″) in una massa di resina o altro materiale isolante di incapsulamento.
Incapsulamenti tradizionali per dispositivi di potenza MOSFET sono generalmente disposti in verticale e comprendono piedini (″pins″) sporgenti verso il basso da un singolo lato inferiore della struttura di incapsulamento (di forma genericamente parallelepipeda), per l’accoppiamento elettrico ad un circuito stampato (PCB – Printed Circuit Board). Un opportuno dissipatore termico, tipicamente una lamina metallica, è accoppiato alla struttura di incapsulamento, anch’esso dispostoverticalmente rispetto al circuito stampato.
Le attuali applicazioni richiedono tuttavia sempre più incapsulamenti orizzontali, del tipo a montaggio superficiale (SMD – Surface Mounting Device), al fine di ottenere dimensioni sempre più compatte per quanto riguarda lo spessore; a tali incapsulamenti si richiedono inoltre un’elevata efficienza termica, per la dissipazione del calore, ed elevati isolamenti elettrici.
A causa delle dimensioni estremamente compatte e degli spazi ridotti, la realizzazione di incapsulamenti di questo tipo risulta tuttavia problematica.
Scopo della presente invenzione è realizzare un dispositivo semiconduttore di potenza, con relativo incapsulamento, che rappresenti un perfezionamento della tecnica nota.
Secondo la presente invenzione vengono forniti un dispositivo a semiconduttore di potenza ed un relativo procedimento di fabbricazione, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la Figura 1 è una sezione trasversale schematica di un dispositivo semiconduttore di potenza con un relativo incapsulamento di tipo a montaggio superficiale, secondo una prima forma di realizzazione della presente soluzione;
- le figure 2A e 2B sono viste schematiche dall’alto di una superficie anteriore di una piastrina del dispositivo di Figura 1, in possibili varianti realizzative;
- la Figura 3 è una sezione trasversale schematica di una porzione di una clip di contatto di source del dispositivo di Figura 1;
- la Figura 4 mostra schematicamente la sezione trasversale della clip di contatto di source, durante un possibile procedimento di realizzazione;
- le Figure 5A-5C mostrano schematicamente la sezione trasversale della clip di contatto di source, durante fasi successive di un differente procedimento di realizzazione;
- la Figura 6 mostra schematicamente la sezione trasversale della clip di contatto di source, in una ulteriore variante realizzativa;
- la Figura 7 è una vista prospettica dell’incapsulamento del dispositivo di Figura 1, in una prima variante realizzativa;
- la Figura 8 è una vista prospettica dell’incapsulamento del dispositivo di Figura 1, in una seconda variante realizzativa; e
- la Figura 9 è una sezione trasversale schematica di un dispositivo semiconduttore di potenza con un relativo incapsulamento di tipo a montaggio superficiale, in accordo con una seconda forma di realizzazione della presente soluzione.
Con riferimento alla Figura 1, si descrive ora una prima forma di realizzazione di un incapsulamento 1 per un dispositivo semiconduttore di potenza 2, in particolare un dispositivo MOSFET di potenza. Come sarà evidenziato in seguito, l’incapsulamento 1 è in questo caso di tipo a doppia esposizione (“double exposed”) a raffreddamento su entrambi i lati (“dual side cooling”), con isolamento elettrico limitato ad un solo lato superiore (“only top isolated”).
L’incapsulamento 1 comprende un leadframe 3 dotato di un supporto (frame) 4, costituito da una lamina metallica, ad esempio di rame, avente una superficie superiore 4a ed una superficie inferiore 4b; la superficie inferiore 4b del supporto 4 costituisce parte di una superficie inferiore esposta 1b dell’incapsulamento 1, che può fungere essa stessa da dissipatore termico o essere accoppiata (in modo qui non illustrato) ad un dissipatore termico esterno, in modo da incrementare la capacità di dissipazione di calore verso l’esterno.
L’incapsulamento 1 comprende inoltre un rivestimento di incapsulamento 5, di materiale isolante, ad esempio resina epossidica, che ingloba e riveste superiormente il supporto 4 (lasciandone scoperta, come indicato in precedenza, la superficie inferiore 4b) e definisce in generale l’interfaccia verso l’esterno dello stesso incapsulamento 1.
Il dispositivo semiconduttore di potenza 2 comprende una piastrina 6, avente una superficie anteriore 6a ed una superficie posteriore 6b, quest’ultima essendo accoppiata tramite accoppiamento con un primo strato di pasta saldante 7a (“solder paste”) alla superficie superiore 4a del supporto 4 del leadframe 3.
La piastrina 6 comprende un corpo di materiale semiconduttore, ad esempio silicio, in cui sono integrate, in maniera di per sé nota e qui non illustrata in dettaglio, una pluralità di unità elementari (o celle) di transistore MOSFET, organizzate in strisce (stripes) ed aventi una struttura verticale, a colonna, ciascuna dotata di una rispettiva regione di porta e di una rispettiva regione di source disposte in corrispondenza della superficie anteriore 6a; il corpo di materiale semiconduttore costituisce una regione di drain del transistore MOSFET ed una metallizzazione di drain 8, a contatto elettrico diretto con il corpo ricopre la superficie posteriore 6b della piastrina 6, costituendo una piazzola di contatto di drain dello stesso transistore MOSFET.
Il supporto 4 del leadframe 3 è in questo caso elettricamente a contatto della metallizzazione di drain 8 (non essendo dunque elettricamente isolato); una porzione esterna dello stesso supporto 4 fuoriesce dal rivestimento di incapsulamento 5 e definisce almeno un adduttore di drain D del dispositivo semiconduttore di potenza 2.
Come mostrato schematicamente in Figura 2A (ed in modo non illustrato in dettaglio nella suddetta Figura 1), sulla superficie anteriore 6a della piastrina 6 sono realizzate linee di metallizzazione di gate 10 (cosiddette dita, o “finger” di gate), aventi una opportuna distribuzione per consentire (in maniera non illustrata, ma di per sé nota) la polarizzazione di tutte le regioni di gate delle celle di transistore MOSFET. Le linee di metallizzazione di gate 10, che possono essere continue o, come nell’esempio illustrato, avere delle interruzioni lungo la loro estensione longitudinale, definiscono tra di loro (ed al di sopra della superficie anteriore 6a della piastrina 6) aree di passivazione superiori 11 (“top passivation areas”), all’interno delle quali sono disposte regioni o “finestre” di contatto di source 12 (anche dette piazzole o “pad” di source), elettricamente in contatto con le regioni di source delle celle di transistore MOSFET (ed isolate dalle suddette linee di metallizzazione di gate 10). Nell’esempio illustrato, le regioni di contattodi source 12 sonodisposte in corrispondenza della superficie anteriore 6a della piastrina 6 e sono rettangolari in pianta (in un piano orizzontale su cui giace la stessa superficie anteriore 6a della piastrina 6), presentando inoltre dimensioni uniformi tra loro.
Le suddette regioni di contatto di source 12 sono disposte all’interno delle aree di passivazione superiori 11 in generale alla medesima altezza rispetto alle linee di metallizzazione di gate 10, che risultano però successivamente coperte da regioni di passivazione 10' (in maniera qui non illustrata in dettaglio) e quindi rialzate rispetto alla stesse regioni di contatto di source 12 a partire dalla superficie anteriore 6a della piastrina 6.
Una o più piazzole di contatto di gate 13 (si veda nuovamente la Figura 1), portate dalla superficie anteriore 6a della piastrina 6 sono inoltre elettricamente collegate alle linee di metallizzazione di gate 10 e ne consentono la polarizzazione elettrica dall’esterno. Uno o più adduttori di gate (non illustrati nella stessa Figura 1) risultano collegati elettricamente, ad esempio mediante filo elettrico 13' all’interno del rivestimento di incapsulamento 5, a corrispondenti piazzole di contatto di gate 13.
Nell’esempio mostrato in Figura 2A, sono presenti tre linee di metallizzazione di gate 10, che definiscono aree di passivazione superiori 11 all’interno delle quali sono disposte rispettive regioni di contatto di source 12. Tuttavia, è evidente che la distribuzione ed il numero di linee di metallizzazione di gate 10, aree di passivazione superiori 11 e regioni di contatto di source 12 può variare, a seconda delle caratteristiche e dei requisiti del dispositivo semiconduttore di potenza 2.
Ad esempio, la Figura 2B illustra un ulteriore esempio, in cui sulla superficie anteriore 6a della piastrina 6 è realizzata un’unica linea di metallizzazione di gate 10, che definisce due aree di passivazione superiori 11 e due rispettive regioni di contatto di source 12 ricavate all’interne delle suddette aree di passivazione superiori 11.
L’incapsulamento 1 del dispositivo semiconduttore di potenza 2 comprende inoltre (si veda nuovamente la Figura 1) una clip di source 14, accoppiata tramite un secondo strato di pasta saldante 7b al di sopra della superficie anteriore 6a della piastrina 6, in modo da contattare elettricamente le regioni di contatto di source 12, ed inoltre disposta in modo da contattare, lateralmente rispetto alla stessa piastrina 6, uno o più adduttori di source S del dispositivo di potenza 2, che fuoriescono, almeno in parte, dal rivestimento di incapsulamento 5.
Secondo un aspetto particolare della presente soluzione, una porzione principale 14' della suddetta clip di source 14 è realizzata in uno strato inferiore di un multistrato di isolamento 16, disposto al di sopra della piastrina 6 per definirne l’isolamento elettrico rispetto ad una superficie superiore esposta 1a dell’incapsulamento 1.
Nella forma di realizzazione illustrata in Figura 1, tale multistrato di isolamento 16 è un multistrato DBC (Direct Bonded Copper) costituito da uno strato metallico superiore 16a ed uno strato metallico inferiore 16b, entrambi di rame, e da uno strato isolante intermedio 16c di materiale ceramico, ad esempio allumina (Al2O3), o in alternativa nitruro di alluminio (AlN) o ossido di Berillio (BeO), tra loro accoppiati mediante accoppiamento diretto (“direct bonding”) eutettico ad elevata temperatura; lo strato isolante intermedio 16c isola elettricamente in maniera completa gli strati metallici superiore e inferiore 16a, 16b.
Lo strato metallico superiore 16a del multistrato di isolamento 16 (o, come nell’esempio illustrato, uno strato metallico addizionale 17 accoppiato superiormente a contatto dello stesso strato metallico superiore 16a, ad esempio tramite incollaggio o accoppiamento a pressione) costituisce parte della superficie superiore esposta 1a dell’incapsulamento 1, che può fungere essa stessa da dissipatore termico o essere accoppiata (in modo qui non illustrato) ad un ulteriore dissipatore termico esterno, in modo da incrementare la capacità di dissipazione di calore verso l’esterno.
Lo strato inferiore 16b del multistrato di isolamento 16 definisce la porzione principale 14' della clip di source 14; la stessa clip di source 14 comprende inoltre una porzione di raccordo 14", che collega la suddetta porzione principale 14' all’uno o più adduttori di source S del dispositivo di potenza 2; tale porzione di raccordo 14" può essere realizzata di pezzo (integralmente) alla porzione principale 14', oppure essere costituita da una distinta porzione di materiale metallico, nell’esempio anch’essa di rame, che si estende lateralmente rispetto alla piastrina 6 ed è accoppiata alla porzione principale 14'.
Secondo un aspetto particolare della presente soluzione, la suddetta porzione principale 14' della clip di source 14 (o, analogamente, il suddetto strato metallico inferiore 16b del multistrato di isolamento 16) è opportunamente sagomata in maniera corrispondente alla conformazione ed alla disposizione delle linee di metallizzazione di gate 10 (ed alle relative regioni di passivazione 10') presenti al di sopra della superficie anteriore 6a della piastrina 6 o, in altre parole, specularmente sagomato in relazione alle regioni di contatto di source 12.
In dettaglio, e con riferimento dapprima alla Figura 3, lo strato metallico inferiore 16b del multistrato di isolamento 16 ha una conformazione a pettine (“comb”), che presenta: regioni di contatto 18, che si estendono come protuberanze verso la sottostante piastrina 6 in modo da contattare elettricamente, conrelative superfici inferiori, le regioni di contatto di source 12 (quando il multistrato di isolamento 16 è accoppiato sulla superficie anteriore 6a della piastrina 6); e regioni di isolamento 19, interposte tra le regioni di contatto 18, disposte in corrispondenza delle linee di metallizzazione di gate 10 superiormente e mai incontatto con le regioni di passivazione 10' ricoprenti le stesse linee di metallizzazione di gate 10, in maniera tale da scavalcare o “bypassare” le stesse linee di metallizzazione di gate 10, evitando così il danneggiamento delle stesse regioni di passivazione 10'.
In particolare, le suddette regioni di isolamento 19 sono costituite da trincee 19', definite tra le sporgenze delle regioni di contatto 18, disposte in modo tale da alloggiare, quando il multistrato di isolamento 16 è accoppiato sulla superficie anteriore 6a della piastrina 6, le regioni di passivazione 10' al di sopra delle linee di metallizzazione di gate 10, senza mai toccarle, grazie ad uno spazio di separazione (gap), indicato schematicamente con g in Figura 3, presente tra le stesse regioni di passivazione 10' al di sopra delle linee di metallizzazione di gate 10 e pareti laterali e di fondo delle stesse trincee 19'.
Si noti che nell’esempio di Figura 3, sono illustrate tre trincee 19', aventi estensione laterale non uniforme; è tuttavia evidente che il numero e la conformazione delle stesse trincee 19' può differire, a seconda della disposizione e della conformazione delle linee di metallizzazione di gate 10 sulla superficie anteriore 6a della piastrina 6 e delle corrispettive regioni di contatto di source 12.
Come schematicamente illustrato in Figura 4, la sagomatura dello strato metallico inferiore 16b del multistrato di isolamento 16 può essere realizzata mediante incisione tramite lama (cosiddetta operazione di “sawing”) dello stesso strato metallico inferiore 16b, per la formazione delle trincee 19', dopo che lo stesso strato metallico inferiore 16b è stato accoppiato allo strato isolante intermedio 16c del multistrato di isolamento 16.
In alternativa, come illustrato schematicamente in Figura 5A, può essere prevista la deposizione di strisce adesive 20 di un opportuno materiale adesivo al di sopra dello strato isolante intermedio 16c del multistrato di isolamento 16, prima dell’accoppiamento dello strato metallico inferiore 16b; in maniera che risulterà evidente, tali strisce adesive 20 sonodisposte e conformate inmaniera corrispondente alle linee di metallizzazione di gate 10 e presentano tra loro spazi vuoti 21.
Tali spazi vuoti 21 sono destinati ad essere riempiti dallo strato metallico inferiore 16b per la definizione delle regioni di contatto 18, come illustrato in Figura 5B, quando lo stesso strato metallico inferiore 16b viene accoppiato allo strato isolante intermedio 16c del multistrato di isolamento 16.
Successivamente, come illustrato in Figura 5C, le strisce adesive 20 vengono rimosse, tramite distacco e separazione dello strato isolante intermedio 16c, in modo da formare le trincee 19' nello strato metallico inferiore 16b.
Si noti che, in alternativa, le strisce adesive 20 possono essere rimosse soltanto in parte, nel caso in cui le trincee 19', una volta parzialmente rimosse le strisce adesive 20, presentino comunque un’altezza tale da consentire la presenza dello spazio di separazione (gap) g, che consenta di evitare il contatto tra le regioni di passivazione 10' sulle linee di metallizzazione di gate 10 e le strisce rimanenti medesime, evitando cosi una danneggiamento delle stesse regioni di passivazione 10' in fase di posizionamento della clip di source 14 sulla superficie anteriore 6a della piastrina 6, ponendo le superfici di contatto inferiori delle sporgenze delle regioni di contatto 18 in corrispondenza delle regioni di contatto di source 12.
In tal caso, può essere prevista, come schematicamente illustrato in Figura 6, la definizione delle stesse strisce adesive 20 con prime porzioni 20', destinate alla rimozione ed al distacco per la definizione delle trincee 19', e di seconde porzioni 20", di materiale differente dalle prime, costituite da un adesivo permanente, destinate a rimanere a contatto dello strato isolante intermedio 16c anche dopo il distacco delle prime porzioni 20'. In tal caso, le suddette seconde porzioni 20" definiscono una rispettiva parete di fondo delle trincee 19'.
In Figura 7 è mostrato schematicamente l’incapsulamento 1 del dispositivo semiconduttore di potenza 2, in questo caso in una versione con adduttori sporgenti (“protruded leads”), tra cui in particolare gli adduttori di source S e di drain D ed inoltre uno o più adduttori di gate G.
Nella suddetta Figura 7 è inoltre mostrata la porzione esposta dello strato metallico addizionale 17 accoppiato superiormente a contatto dello strato metallico superiore 16a del multistrato di isolamento 16, che fornisce una superficie di dissipazione termica esterna all’incapsulamento 1, isolata elettricamente dai terminali del dispositivo semiconduttore di potenza 2.
La Figura 8 mostra invece una versione alternativa, priva di adduttori (cosiddetta “leadless”), dell’incapsulamento 1 del dispositivo semiconduttore di potenza 2, che per il resto non differisce, per quanto riguarda la sua realizzazione, da quanto illustrato in precedenza.
Il procedimento di fabbricazione del dispositivo semiconduttore di potenza 2 prevede dunque le seguenti fasi consecutive:
- la realizzazione del leadframe 3, con la definizione del relativo supporto 4 e degli adduttori di source e di gate S e G;
- la deposizione del primo strato di pasta saldante 7a al di sopra della superficie superiore 4a del supporto 4;
- il posizionamento della piastrina 6 (in cui sono state precedentemente formate le celle del transistore MOSFET, in modo di per sé noto, qui non descritto in dettaglio) ed il suo accoppiamento mediante saldatura al supporto 4 del leadframe 3;
- la deposizione del secondo strato di pasta saldante 7b al di sopra della superficie anteriore 6a della piastrina 6;
- il posizionamento del multistrato di isolamento 16 al di sopra della superficie anteriore 6a della piastrina 6, con l’adesione dello strato metallico inferiore 16b (che è stato in precedenza lavorato e sagomato conformemente alle regioni di passivazione 10' ricoprenti le linee di metallizzazione di gate 10, come precedentemente discusso in dettaglio) alla stessa superficie anteriore 6a, mediante il suddetto secondo strato di pasta saldante 7b che pone le superfici di contatto inferiori delle sporgenze delle regioni di contatto 18 in contatto metallico (e quindi elettrico) con le regioni di contatto di source 12;
- il posizionamento e l’accoppiamento della clip di source 14 ( in particolare della relativa porzione di raccordo 14") all’uno o più adduttori di source S del dispositivo semiconduttore di potenza 2; e
- la formazione del rivestimento di incapsulamento 5 per la definizione dell’incapsulamento 1 del dispositivo semiconduttore di potenza 2.
Con riferimento alla Figura 9 viene ora descritta una seconda forma di realizzazione della presente soluzione, riferita ad un incapsulamento 1, nuovamente di tipo a doppia esposizione (“double exposed”) a raffreddamento su entrambi i lati (“dual side cooling”), in questo caso con doppio isolamento elettrico (“double isolated”), sia in corrispondenza della superficie superiore esposta 1a che in corrispondenza della superficie inferiore esposta 1b.
In dettaglio, l’incapsulamento 1 differisce da quanto illustrato con riferimento alla prima forma di realizzazione, per il fatto di comprendere un ulteriore multistrato di isolamento, indicato con 26, disposto in questo caso tra la superficie posteriore 6b della piastrina 6 e la superficie superiore 4a del supporto 4 del leadframe 3.
Tale ulteriore multistrato di isolamento 26 è in questo caso anch’esso un multistrato DBC (Direct Bonded Copper) costituito da un rispettivo strato metallico superiore 26a ed un rispettivo strato metallico inferiore 26b, entrambi di rame, e da un rispettivo strato intermedio 26c di materiale ceramico, ad esempio allumina (Al2O3), o in alternativa nitruro di alluminio (AlN) o ossido di Berillio (BeO), tra loro accoppiati mediante accoppiamento diretto (“direct bonding”) eutettico ad elevata temperatura; lo strato intermedio 26c anche in questo caso isola elettricamente in maniera completa gli strati metallici superiore e inferiore 26a, 26b.
In particolare, lo strato metallico inferiore 26b è in questo caso accoppiato alla superficie superiore 4a del supporto 4, mediante un terzo strato di pasta saldante 7c; mentre lo strato metallico superiore 26a è accoppiato alla superficie posteriore 6b della piastrina 6, mediante il primo strato di pasta saldante 7a (essendo dunque a contatto della metallizzazione di drain 8 del dispositivo semiconduttore di potenza 2). In alternativa, ed in maniera non illustrata nella suddetta Figura 9, lo stesso ulteriore multistrato di isolamento 26 può costituire, con il suo strato metallico inferiore 26b, il leadframe 3, esposto, direttamente ed inferiormente all’esterno, non coperto dal rivestimento di incapsulamento 5 (essendovi inogni caso piena corrispondenza e continuità metallica tra il suddetto strato metallico inferiore 26b ed il supporto 4 dello stesso leadframe3).
In questa forma di realizzazione, il terminale di drain è isolato elettricamente dal supporto 4 del leadframe 3, ed è dunque presente una clip di drain 28, che collega elettricamente almeno un adduttore di drain D, che fuori esce in parte dal rivestimento di incapsulamento 5, ad una porzione esterna dello strato metallico superiore 26a dell’ulteriore multistrato di isolamento 26 (non sovrastata dalla piastrina 6).
In questo caso, il procedimento di fabbricazione prevede dunque le seguenti fasi consecutive:
- la realizzazione del leadframe 3, con la definizione del relativo supporto 4 e degli adduttori di source, di gate e di drain S, G e D;
- la deposizione e l’adesione dell’ulteriore multistrato di isolamento 26, mediante adesione del relativo strato metallico inferiore 26b alla superficie superiore 4a del supporto 4, mediante il terzo strato di pasta saldante 7c (si noti che, nella variante in cui l’ulteriore multistrato di isolamento 26 definisca esso stesso, con il relativo strato metallico inferiore 26b, il supporto 4 del leadframe 3, non è previsto l’utilizzo di tale terzo strato di pasta saldante 7c);
- il posizionamento e l’accoppiamento della clip di drain 28 all’uno o più adduttori di drain D del dispositivo semiconduttore di potenza 2;
- la deposizione del primo strato di pasta saldante 7a al di sopra dello strato metallico superiore 26a dell’ulteriore multistrato di isolamento 26;
- il posizionamento della piastrina 6 (in cui sono state precedentemente formate le celle del transistore MOSFET) ed il suo accoppiamento mediante saldatura strato metallico superiore 26a dell’ulteriore multistrato di isolamento 26;
- la deposizione del secondo strato di pasta saldante 7b al di sopra della superficie anteriore 6a della piastrina 6;
- il posizionamento del multistrato di isolamento 16 al di sopra della superficie anteriore 6a della piastrina 6, con l’adesione dello strato metallico inferiore 16b (che è stato in precedenza lavorato e sagomato conformemente alle regioni di passivazione 10' sovrastanti le linee di metallizzazione di gate 10, come discusso precedentemente) alla stessa superficie anteriore 6a, mediante il suddetto secondo strato di pasta saldante 7b, che pone le superfici di contatto inferiori delle sporgenze delle regioni di contatto 18, in contatto metallico (e quindi elettrico) con le regioni di contatto di source 12;
- il posizionamento e l’accoppiamento della clip di source 14 (in particolare della relativa porzione di raccordo 14") all’uno o più adduttori di source S del dispositivo semiconduttore di potenza 2; e - la formazione del rivestimento di incapsulamento 5 per la definizione dell’incapsulamento 1 del dispositivo semiconduttore di potenza 2.
I vantaggi della soluzione descritta emergono in maniera evidente da quanto descritto in precedenza.
In ogni caso, si evidenzia che tale soluzione consente la realizzazione di un dispositivo semiconduttore di potenza 2 avente un incapsulamento 1 che presenta dimensioni compatte, ad esempio con uno spessore massimo in direzione verticale di soli 2-3mm.
Inoltre, l’incapsulamento 1 offre vantaggiosamente la possibilità di raffreddamento su entrambi i lati (con un’elevata possibilità di dissipazione termica), e l’isolamento elettrico del solo lato superiore, o di entrambi i lati inferiore e superiore dello steso incapsulamento 1.
Vantaggiosamente, grazie inparticolare alla realizzazione del multistrato di isolamento 16, le distanze di separazione tra gli adduttori di gate, source e drain G, S e D del dispositivo semiconduttore di potenza 2 risultano elevate, ad esempio essendo dell’ordine di 5-7 mm, in modo da ottenere elevate tensioni di isolamento, ad esempio dell’ordine di 1600 V per le versioni di incapsulamento 1 con adduttori sporgenti o di 2000V per le versioni di incapsulamento 1 prive di adduttori sporgenti.
La resistenza in funzionamento attivo del dispositivo semiconduttore di potenza 2 (Rdson) risulta inoltre particolarmente ridotta.
In generale, l’affidabilità e la robustezza del dispositivo semiconduttore di potenza 2 risultano particolarmente elevati, senza che siano richiesti costi elevati di realizzazione.
I suddetti vantaggi rendono l’utilizzo del dispositivo semiconduttore di potenza 2 particolarmente consigliabile in numerosi settori applicativi, tra cui il settore automotive, il settore dell’energia solare ed immagazzinamento di energia ed il settore della conversione di energia elettrica.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Adesempio, si evidenziache, nonostante sia stata descritta con particolare riferimento ad un dispositivo MOSFET, la stessa soluzione di incapsulamento può trovare vantaggiosa applicazione per differenti dispositivi semiconduttore, in cui siano presenti regioni di passivazione sovrastanti linee di metallizzazione sporgenti sulla superficie della relativa piastrina ed interposte regioni di contatto che devono essere polarizzate a tensioni differenti.

Claims (18)

  1. RIVENDICAZIONI 1. Dispositivo semiconduttore di potenza (2) comprendente: una piastrina (6), avente una superficie anteriore (6a) ed una superficie posteriore (6b), una disposizione di regioni sporgenti (10,10') essendo definita su detta superficie anteriore (6a), dette regioni sporgenti (10,10') definendo tra loro finestre (11) al cui interno sono disposte regioni di contatto (12); ed un incapsulamento (1), alloggiante al suo interno detta piastrina (6) ed includente: un supporto (4) di materiale metallico avente una superficie superiore (4a) ed una superficie inferiore (4b), detta piastrina (6) essendo portata da detto supporto (4) al di sopra di detta superficie superiore (4a); un rivestimento di incapsulamento (5), che riveste detto supporto (4) e detta piastrina (6), caratterizzato dal fatto di comprendere un primo multistrato di isolamento(16), dispostoal di sopra di detta piastrina (6) e formato da uno strato metallico superiore (16a), uno strato metallico inferiore (16b) ed uno strato isolante intermedio (16c), in cui detto strato metallico inferiore (16b) è sagomato in accordo con la disposizione di dette regioni sporgenti (10,10') e comprende sporgenze di contatto (18), che si estendono in corrispondenza delle finestre (11) inmododa contattare elettricamente le regioni di contatto (12), e regioni di isolamento (19), interposte tra le sporgenze di contatto(18), disposte in corrispondenza delle regioni sporgenti (10,10'), in maniera tale da scavalcare dette regioni sporgenti (10,10').
  2. 2. Dispositivosecondola rivendicazione 1, in cui dette regioni sporgenti (10,10') sono costituite da linee di metallizzazione (10) ricoperte da regioni di passivazione (10'); ed in cui dette regioni di contatto (12) sono destinate ad essere polarizzate ad un potenziale distinto rispetto al potenziale di dette linee di metallizzazione (10).
  3. 3. Dispositivosecondola rivendicazione 2, in cui dette regioni di isolamento (19) sono costituite da trincee (19'), definite tra le sporgenze di contatto (18), disposte in modo tale da alloggiare dette regioni di passivazione (10') ricoprenti dette linee di metallizzazione (10).
  4. 4. Dispositivo secondo la rivendicazione 3, in cui uno spazio di separazione (g) è presente tra dette regioni di passivazione (10') ricoprenti dette linee di metallizzazione (10) e pareti laterali e di fondo di dette trincee (19'), in modo che detto strato metallico inferiore (16b) non sia a contatto di dette regioni di passivazione (10').
  5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto strato metallico inferiore (16b) costituisce una porzione principale (14') di una clip metallica (14) accoppiata mediante un elemento metallico di raccordo (14") ad almeno un primo adduttore (S) che fuoriesce da detto rivestimento di incapsulamento (5) ed è accessibile dall’esterno di detto incapsulamento (1) per la polarizzazione di dette regioni di contatto (12).
  6. 6. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui lo strato metallico superiore (16a) di detto primo multistrato di isolamento (16), o uno strato metallico addizionale (17) accoppiato a detto strato metallico superiore (16a), definisce parte di una prima superficie esterna esposta (1a) di detto incapsulamento (1).
  7. 7. Dispositivo secondo la rivendicazione 6, in cui in cui almeno parte della superficie inferiore (4b) di detto supporto (4) definisce parte di una seconda superficie esterna esposta (1b) di detto incapsulamento (1).
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre un secondo multistrato di isolamento (26), interposto tra la superficie superiore (4a) di detto supporto (4) e la superficie posteriore (6b) di detta piastrina (6), e formato da un rispettivo strato metallico superiore (26a), un rispettivo strato metallico inferiore (26b) ed un rispettivo strato isolante intermedio (26c).
  9. 9. Dispositivo secondo la rivendicazione 8, in cui detto rispettivo strato metallico superiore (26a) di detto secondo multistrato di isolamento (26) è accoppiato mediante un rispettivo elemento di raccordo (28) ad almeno un secondo adduttore (D) che fuoriesce da detto rivestimento di incapsulamento (5) ed è accessibile dall’esterno di detto incapsulamento (1).
  10. 10. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, di tipo MOSFET di potenza; in cui detto incapsulamento (1) è di tipo a montaggio superficiale; in cui dette regioni sporgenti (10,10') sono costituite da linee di metallizzazione (10) ricoperte da regioni di passivazione (10'); dette linee di metallizzazione (10) essendo linee di gate di detto MOSFET e dette regioni di contatto (12) essendo regioni di source di detto MOSFET.
  11. 11. Procedimento di fabbricazione di un dispositivo semiconduttore di potenza (2) comprendente: una piastrina (6), avente una superficie anteriore (6a) ed una superficie posteriore (6b), una disposizione di regioni sporgenti (10,10') essendo definita su detta superficie anteriore (6a), dette regioni sporgenti (10,10') definendo tra loro finestre (11) al cui interno sono disposte regioni di contatto (12); ed un incapsulamento (1), che alloggia al suo interno detta piastrina (6), detto procedimento comprendendo: accoppiare detta piastrina (6) al di sopra della superficie superiore (4a) di un supporto (4) di materiale metallico avente inoltre una superficie inferiore (4b); formare un rivestimento di incapsulamento (5), che riveste detto supporto (4) e detta piastrina (6), caratterizzato dal fatto di comprendere inoltre: disporre un primo multistrato di isolamento (16) al di sopra di detta piastrina (6), formato da uno strato metallico superiore (16a), uno strato metallico inferiore (16b) ed uno strato isolante intermedio (16c), in cui disporre comprende sagomare detto strato metallico inferiore (16b) in accordo con una disposizione di dette regioni sporgenti (10,10') per formare sporgenze di contatto (18), che si estendono in corrispondenza delle finestre (11) in modo da contattare elettricamente le regioni di contatto (12), e regioni di isolamento (19), interposte tra le sporgenze di contatto (18), disposte in corrispondenza delle regioni sporgenti (10,10'), in maniera tale da scavalcare dette regioni sporgenti (10,10').
  12. 12. Procedimento secondo la rivendicazione 11, in cui dette regioni sporgenti (10,10') sono costituite da linee di metallizzazione (10) ricoperte da regioni di passivazione (10'); ed in cui dette regioni di contatto (12) sono destinate ad essere polarizzate ad un potenziale distinto rispetto al potenziale di dette linee di metallizzazione (10).
  13. 13. Procedimento secondo la rivendicazione 12, in cui dette regioni di isolamento (19) sono costituite da trincee (19'), definite tra le sporgenze di contatto (18), disposte in modo tale da alloggiare dette regioni di passivazione (10') ricoprenti dette linee di metallizzazione (10).
  14. 14. Procedimento secondo la rivendicazione 13, in cui sagomare comprende formare dette trincee (19') mediante incisione tramite lama dello strato metallico inferiore (16b), dopo che detto strato metallico inferiore (16b) è stato accoppiato allo strato isolante intermedio (16c) di detto primo multistrato di isolamento (16).
  15. 15. Procedimento secondo la rivendicazione 13, in cui sagomare comprende: deporre strisce adesive (20) al di sopra dello strato isolante intermedio (16c) di detto primo multistrato di isolamento (16), dette strisce adesive (20) essendo disposte e conformate in maniera corrispondente alle regioni di passivazione (10') ricoprenti dette linee di metallizzazione (10) e presentando tra di loro spazi vuoti (21); accoppiare lo strato metallico inferiore (16b) sudetto strato isolante intermedio (16c), in modo tale da riempire detti spazi vuoti (21) e definire dette sporgenze di contatto (18); e, successivamente, rimuovere le strisce adesive (20) tramite distacco e separazione dello strato isolante intermedio (16c), in modo da definire dette trincee (19').
  16. 16. Procedimento secondo una qualsiasi delle rivendicazioni 11-15, comprendente accoppiare detto strato metallico inferiore (16b) di detto primo multistrato di isolamento (16) ad almeno un primo adduttore (S) che fuoriesce da detto rivestimento di incapsulamento (5) ed è accessibile dall’esterno di detto incapsulamento (1), mediante un elemento di raccordo (14").
  17. 17. Procedimento secondo una qualsiasi delle rivendicazioni 11-16, comprendente inoltre formare un secondo multistrato di isolamento (26), interposto tra la superficie superiore (4a) di detto supporto (4) e la superficie posteriore (6b) di detta piastrina (6), e formato da un rispettivo strato metallico superiore (26a), un rispettivo strato metallico inferiore (26b) ed un rispettivo strato isolante intermedio (26c); ed accoppiare detto rispettivo strato metallico superiore (26a) di detto secondo multistrato di isolamento (26) ad almeno un secondo adduttore (D) che fuoriesce da detto rivestimento di incapsulamento (5) ed è accessibile dall’esterno di detto incapsulamento (1), mediante un rispettivo elemento di raccordo (28).
  18. 18. Procedimento secondo la rivendicazione 17, comprendente inoltre accoppiare detto rispettivo strato metallico superiore (26a) di detto secondo multistrato di isolamento (26) mediante un rispettivo elemento di raccordo (28) ad almeno un secondo adduttore (D) che fuoriesce da detto rivestimento di incapsulamento (5) ed è accessibile dall’esterno di detto incapsulamento (1).
IT102018000004209A 2018-04-05 2018-04-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione IT201800004209A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102018000004209A IT201800004209A1 (it) 2018-04-05 2018-04-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US16/370,193 US10720373B2 (en) 2018-04-05 2019-03-29 Semiconductor power device with corresponding package and related manufacturing process
US16/894,460 US11239132B2 (en) 2018-04-05 2020-06-05 Semiconductor power device with corresponding package and related manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000004209A IT201800004209A1 (it) 2018-04-05 2018-04-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione

Publications (1)

Publication Number Publication Date
IT201800004209A1 true IT201800004209A1 (it) 2019-10-05

Family

ID=62455794

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000004209A IT201800004209A1 (it) 2018-04-05 2018-04-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione

Country Status (2)

Country Link
US (2) US10720373B2 (it)
IT (1) IT201800004209A1 (it)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
IT202000032267A1 (it) 2020-12-23 2022-06-23 St Microelectronics Srl Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
JP7367352B2 (ja) * 2019-06-24 2023-10-24 富士電機株式会社 半導体モジュール、車両、および半導体モジュールの製造方法
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
CN112992835B (zh) * 2019-12-17 2022-08-30 珠海格力电器股份有限公司 半导体装置及其制备方法
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
US11644485B2 (en) * 2021-10-07 2023-05-09 Allegro Microsystems, Llc Current sensor integrated circuits
DE102022116198A1 (de) 2022-06-29 2024-01-04 Infineon Technologies Ag Eingekapseltes Package mit freiliegenden elektrisch leitfähigen Strukturen und einer Seitenwandaussparung
CN117810183A (zh) * 2022-09-30 2024-04-02 力特半导体（无锡）有限公司 半导体封装件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163648A1 (en) * 2002-05-11 2006-07-27 Henning Hauenstein Semiconductor component
US20080054439A1 (en) * 2006-08-29 2008-03-06 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US20100133670A1 (en) * 2008-12-01 2010-06-03 Kai Liu Top-side Cooled Semiconductor Package with Stacked Interconnection Plates and Method
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236098B1 (en) * 1997-04-16 2001-05-22 Texas Instruments Incorporated Heat spreader
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
CN101410974B (zh) * 2006-03-23 2013-02-20 台湾积体电路制造股份有限公司 增强型电子键合引线封装
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US8809671B2 (en) * 2009-12-08 2014-08-19 Sunpower Corporation Optoelectronic device with bypass diode
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8823175B2 (en) * 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
US9549276B2 (en) * 2013-03-29 2017-01-17 Samsung Electronics Co., Ltd. Audio apparatus and audio providing method thereof
JP6127837B2 (ja) * 2013-08-30 2017-05-17 株式会社デンソー 半導体装置
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JP6698499B2 (ja) * 2016-11-15 2020-05-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102213604B1 (ko) * 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163648A1 (en) * 2002-05-11 2006-07-27 Henning Hauenstein Semiconductor component
US20080054439A1 (en) * 2006-08-29 2008-03-06 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US20100133670A1 (en) * 2008-12-01 2010-06-03 Kai Liu Top-side Cooled Semiconductor Package with Stacked Interconnection Plates and Method
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
EP3944309A1 (en) 2020-07-10 2022-01-26 STMicroelectronics S.r.l. Packaged high voltage mosfet device with a dbc interconnection substrate and manufacturing process thereof
IT202000032267A1 (it) 2020-12-23 2022-06-23 St Microelectronics Srl Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
EP4020547A2 (en) 2020-12-23 2022-06-29 STMicroelectronics S.r.l. Packaged electronic device with high thermal dissipation and manufacturing process thereof

Also Published As

Publication number Publication date
US10720373B2 (en) 2020-07-21
US20190311976A1 (en) 2019-10-10
US11239132B2 (en) 2022-02-01
US20200303278A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
IT201800004209A1 (it) Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US8426963B2 (en) Power semiconductor package structure and manufacturing method thereof
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US11894290B2 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
JP6813259B2 (ja) 半導体装置
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
US20230282564A1 (en) Power semiconductor device with a double island surface mount package
IT202000032267A1 (it) Dispositivo elettronico incapsulato ad elevata dissipazione termica e relativo procedimento di fabbricazione
JP5477157B2 (ja) 半導体装置
US9099451B2 (en) Power module package and method of manufacturing the same
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP2021082794A (ja) 電子部品および電子装置
JP4810898B2 (ja) 半導体装置
KR102552424B1 (ko) 반도체 패키지
US11830794B2 (en) Packaged high voltage MOSFET device with connection clip and manufacturing process thereof
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
US20240136260A1 (en) Packaged high voltage mosfet device with connection clip and manufacturing process thereof
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN115206919A (zh) 半导体装置