JP2012238737A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2012238737A
JP2012238737A JP2011107097A JP2011107097A JP2012238737A JP 2012238737 A JP2012238737 A JP 2012238737A JP 2011107097 A JP2011107097 A JP 2011107097A JP 2011107097 A JP2011107097 A JP 2011107097A JP 2012238737 A JP2012238737 A JP 2012238737A
Authority
JP
Japan
Prior art keywords
die pad
heat sink
semiconductor module
recess
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011107097A
Other languages
English (en)
Inventor
Masaru Ozawa
勝 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011107097A priority Critical patent/JP2012238737A/ja
Priority to CN201220171840.0U priority patent/CN202662587U/zh
Publication of JP2012238737A publication Critical patent/JP2012238737A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

【課題】高い放熱性と、ダイパッドと放熱板との間の高い絶縁性を両立させた半導体モジュールを得る。
【解決手段】モールド層60の下面側では凹部が形成されている。この凹部の底面においては、ダイパッド30等の下面が露出している。また、この底面において、隣接するダイパッド間では、ダイパッドの下面を構成する平面よりも下側に突出した凸部61が構成される。4つの凸部61の頂部は、同一平面を構成するように構成される。モールド層60の下面側における上記の凹部中には、絶縁層70を介して放熱板80が接合されている。放熱板80の上面は、4つの凸部61の頂部で支持され、放熱板80とダイパッド10、20、30、40、50との間隔は凸部61によって定まる。この空隙は絶縁層70で充填される。
【選択図】図1

Description

本発明は、半導体チップをダイパッド上に搭載した構造がモールド層中に封止された構成を具備する半導体モジュールの構造に関する。また、その製造方法に関する。
半導体チップが使用される際には、金属で構成されたダイパッド上に半導体チップが搭載された構造が、絶縁性の高い樹脂材料で構成されたモールド層中に封止された構成の半導体モジュールとされる場合が多い。モールド層は、半導体チップの機械的保護や耐湿性の向上、信頼性向上のために用いられる。このモールド層中からは半導体チップの入出力端子となるリードが突出した形態とされ、このリードが折り曲げられてプリント基板等にはんだ付けされて固定されて使用される。
半導体チップに大電流が流されて動作するパワー半導体モジュールにおいては、半導体チップの放熱が効率的になされることが特に重要である。ダイパッドは一般には厚く熱伝導率の高い金属板(銅板等)で構成されるため、半導体チップが発する熱はこのダイパッドに伝わる。しかしながら、一般にはモールド層を構成する樹脂材料の熱伝導率は低いため、放熱効率を高めるための各種の構造が用いられている。
特許文献1には、ダイパッドが露出するようにモールド層に開口部を設けた構成の半導体モジュールが記載されている。この構造においては、放熱効率は向上するものの、外部からダイパッドまで、あるいは半導体チップにまで水分等が侵入しやすくなる。このため、特にパワー半導体チップを搭載した場合においては、水分等に起因した耐圧の劣化等が発生しやすい。このため、信頼性は劣化する。
このため、特許文献1には、この開口部においてダイパッドに放熱板を接合してこの開口を塞ぐことも記載されている。また、特許文献2には、特許文献1と同様の構造において、高熱伝導性接着剤を用いて放熱板をダイパッドに接合した構成の半導体モジュールが記載されている。この際、これらの接合部分に凹凸を形成して放熱効率を高めている。この半導体モジュールがプリント基板等に搭載された後に、この放熱板に更に別の放熱板を接合して更に放熱効率を高めることも可能である。
こうした技術を用いて、高い放熱効率を持った半導体モジュールを得ることができる。
実開昭62−131449号公報 特開平06−005737号公報
例えば、単一の半導体モジュール中で複数のダイパッドが用いられ、それぞれのダイパッド上に半導体チップが設けられる場合も多い。こうした場合に、1枚の大きな放熱板を用いることが放熱効率の向上のためには好ましいことは明らかである。一方、ダイパッド同士の間の絶縁性(絶縁耐圧)を高く保つことも必要である。しかしながら、ダイパッドと同様に、放熱板は熱伝導率の高い銅等で構成されるため、その電気伝導率も高い。このため、ダイパッドと放熱板とが近接していた場合、放熱効果は高まるが、ダイパッド同士の絶縁性は低下する。
こうした場合、特許文献2等に記載の構造においては、この絶縁は接着剤によってなされる。しかしながら、接着剤の厚さは一般には不均一であるため、絶縁性を安定して確保することは困難である。
すなわち、高い放熱性と、ダイパッドと放熱板との間の高い絶縁性を両立させた半導体モジュールを得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、ダイパッドの上面にチップが搭載された構造がモールド層の中に封止された構成を具備する半導体モジュールであって、前記モールド層における前記ダイパッドの下面側には、前記ダイパッドの下面が露出し、かつ各々の頂部が構成する平面が前記ダイパッドの下面よりも下側となるように形成された複数の凸部が設けられた底面を具備する凹部が形成され、当該凹部には、絶縁層を介して放熱板が埋め込まれたことを特徴とする。
本発明の半導体モジュールは、複数のダイパッドが用いられ、前記モールド層は、前記凹部の底面において前記複数のダイパッドの下面が露出するように構成され、前記凸部は、隣接する前記ダイパッドの間に形成されたことを特徴とする。
本発明の半導体モジュールは、前記モールド層における前記ダイパッドの上面側に第2の凹部が形成され、当該第2の凹部に、第2の絶縁層を介して第2の放熱板が埋め込まれたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法であって、前記ダイパッドの上面に前記チップが搭載された構造を内部に封止した前記モールド層を形成するモールド層形成工程と、樹脂材料で構成され軟化状態にある前記絶縁層と、前記放熱板とを前記凹部に順次挿入した後に、前記絶縁層の硬化処理を行う放熱板接合工程と、を具備することを特徴とする。
本発明の半導体モジュールの製造方法は、前記放熱板接合工程において、平面視において前記絶縁層を前記凹部よりも大きく、かつ前記放熱板を前記凹部よりも小さくすることを特徴とする。
本発明は以上のように構成されているので、高い放熱性と、ダイパッドと放熱板との間の高い絶縁性を両立させた半導体モジュールを得ることができる。
本発明の実施の形態に係る半導体モジュールの上面図(a)、そのA−A方向の断面図(b)、下面図(c)である。 本発明の実施の形態に係る半導体モジュールのB−B方向における断面図である。 本発明の実施の形態に係る半導体モジュールの製造方法において用いられるリードフレームの形態を示す下面図(a)、そのC−C方向の断面図(b)、そのD−D方向の断面図(c)である。 本発明の実施の形態に係る半導体モジュールの製造方法におけるチップ搭載工程が行われた直後の形態を示す下面図(a)、その断面図(b)(c)である。 本発明の実施の形態に係る半導体モジュールの製造方法におけるモールド層形成工程が行われた直後の形態を示す下面図(a)、その断面図(b)(c)である。 本発明の実施の形態に係る半導体モジュールの製造方法における放熱板接合工程が行われた直後の形態を示す下面図(a)、その断面図(b)(c)である。 放熱板接合工程の詳細を示す断面図である。 本発明の実施の形態に係る半導体モジュールの変形例を製造する際のモールド層形成工程(a)と放熱板接合工程(b)における形態を示す断面図である。
以下、本発明の実施の形態となる半導体モジュール、及びその製造方法について説明する。この半導体モジュールにおいては、チップがダイパッド上に搭載された構造がモールド層中に複数設けられている。更に、このチップからの放熱効率を高めるために、この構造に対して放熱板が接合されている。ここで、放熱板とダイパッドとは共に熱伝導率及び電気伝導率の高い金属で構成されているが、放熱板と、ダイパッドあるいはダイパッド上のチップとの絶縁性が確保される。
図1は、この半導体モジュール100の構成を示す上面図(a)、そのA−A方向の断面図(b)、下面図(c)である。また、図2は、そのB−B方向の断面図である。この半導体モジュール100においては、5つのダイパッド10、20、30、40、50が用いられており、これらのダイパッドの上にはチップが搭載されている。ダイパッド10、20、30、40、50の下面(図1(c)における下側の面)は、同一平面を形成する。各ダイパッド上の構成は同様であるため、ダイパッド上の構成については、以下では中央のダイパッド30についてのみ説明する。
ダイパッド30は、第1ダイパッド30a、第2ダイパッド30bに分割されている。第1ダイパッド30aには、チップ31a、チップ31bが搭載されており、第2ダイパッド30bにはチップ31cが搭載されている。また、ダイパッド30の図1(a)(c)中の上下方向には2本ずつのリード32〜35が形成されている。リード32は第1ダイパッド30aと一体化されているが、リード33と隣接する第1ダイパッド30aとは電気的に分離されている。同様に、リード35は第2ダイパッド30bと一体化されているが、リード34と隣接する第2ダイパッド30bとは電気的に分離されている。なお、後述するように、全てのダイパッド、リードはこの半導体モジュール100の製造時には一体化された状態で金属板(例えば銅板)を加工することによって形成されており、後で切断されることによって図1の形態とされる。
チップ31a〜31cの間、あるいはチップ31bとリード33との間、チップ31cとリード34との間は、ボンディングワイヤ36で接続されている。これにより、チップ31a〜31cを用いた電気回路が構成され、この電気回路の入出力端子としてリード32〜35が用いられる。なお、この構成は他のダイパッド10、20、40、50においても同様であり、隣接するダイパッド間、あるいは隣接するダイパッド上のチップ間もボンディングワイヤ36で接続することも可能である。なお、図1においてはボンディングワイヤ36の記載は省略されている。
チップ31a、31b、31cとしては、電源回路を構成する半導体チップとして、IGBT(Insulated Gate Bipolar Transistor)、FRD(Fast Recovery Diode)、制御用ICがそれぞれ用いられる。これらのチップは、はんだによってダイパッド30(第1ダイパッド30a、第2ダイパッド30b)と接合されている。これらのチップにおける接合される側の面には電極が形成されており、この電極は、はんだによって第1ダイパッド30aや第2ダイパッド30bに電気的に接続される。
ここで、最も動作時の発熱量が大きいのはダイパッド30の中央部に配置されたチップ31a(IGBT)であり、次いでチップ31b(FRD)である。一方、チップ31c(制御用IC)の発熱量は小さく、かつ制御用ICは熱によって特性劣化を生ずることがある。このため、チップ31a、31bからの発熱を伝えにくくするために、第2ダイパッド30bと第1ダイパッド30aとを分離している。ダイパッド30(第1ダイパッド30a)を用いてチップ31a、31bからの放熱を効率的に行わせるために、図2に示されるように、このチップ31a等を搭載する箇所における第1ダイパッド30aは、下面側で厚くされている。一方、第1ダイパッド30a、第2ダイパッド30bの上面側は平面形状とされ、リード32〜35の上面側と同一平面を構成している。
接続に用いられるボンディングワイヤ36の材料としては、要求される配線長、抵抗、強度等に応じアルミニウムや金を適宜用いることができる。
上記の構造が、リード32〜35が図1(a)(c)中の上下方向に突出するようにモールド層60中に封止されている。モールド層60は、絶縁性であり透湿性が低く、かつ図1に示される形態に成形することが容易である熱硬化性樹脂(例えばエポキシ樹脂)で構成される。ただし、こうした樹脂材料の熱伝導率は、ダイパッド30等を構成する金属と比べて無視できる程度に小さい。
モールド層60は、上面側(図1(b)の上側、図2の左側)では、チップ31a〜31c、ボンディングワイヤ36等が封止されるように形成されている。一方、モールド層60の下面側では凹部が形成されている。この凹部の底面(図1(b)においては上側の面)においては、ダイパッド30等の下面が露出している。また、この底面において、隣接するダイパッド(ダイパッド10とダイパッド20、ダイパッド20とダイパッド30、ダイパッド30とダイパッド40、ダイパッド40とダイパッド50)間では、ダイパッドの下面を構成する平面よりも下側に突出した凸部61が構成される。4つの凸部61の頂部は、同一平面を構成するように構成される。すなわち、4つの凸部61の頂部が構成する平面は、ダイパッド10〜50の下面が構成する平面よりも下側に位置する。
モールド層60の下面側における上記の凹部中には、絶縁層70を介して放熱板80が接合されている。絶縁層70は、絶縁性があり透湿性が低い樹脂材料として、例えばエポキシ樹脂で構成される。放熱板は、熱伝導率の高い金属(例えば銅)で構成される。硬化前の軟化した状態にある絶縁層70と放熱板80とを図1(b)の下側から圧着することにより、図1の形態とすることができる。この場合、放熱板80の上面は、4つの凸部61の頂部で支持され、放熱板80とダイパッド10、20、30、40、50との間隔は凸部61によって定まる。この空隙は絶縁層70で充填される。
以下に、この半導体モジュール100の製造方法について説明する。この半導体モジュール100は、複数の半導体モジュール100に対応したダイパッドとリードとが配列して一体化された構成を具備するリードフレームを用いて製造される。図1の構造が配列して形成された後で、隣接する半導体モジュール100の間が切断されることによって、個々の半導体モジュール100が得られる。このリードフレームは、1枚の金属板を加工することによって製造することができる。
図3は、このリードフレームにおける半導体モジュール100の1個分に対応した箇所の下面図(a)、そのC−C方向に対応した断面図(b)、D−D方向に対応した断面図(c)である。この下面図(a)は、図1(c)に対応している。図3(a)においては、第1ダイパッド30aとリード32、第2ダイパッド30bとリード35とはそれぞれ一体化され、リード33、34はこれらと別体とされている。実際には図3(a)の構造が2次元配列され、図3(a)に示された範囲外でこの構造は接続されて一体化されている。
図3(c)に示されるように、ダイパッド30(第1ダイパッド30a)は、下面側ではリード32〜35と比べて厚くされており、上面側ではリード32〜35と同一平面を構成する。
図4〜6は、以降の工程をこのリードフレームを用いて行った際の形態を図3(a)(b)(c)に対応させて示す図である。まず、図4に示すように、このダイパッド30の上面側に、チップ31a〜31c等を搭載し、この半導体モジュール100における電気回路が構成されるように、ボンディングワイヤ36を接続する(チップ搭載工程)。なお、動作時の発熱量が最も大きなチップ31aは、ダイパッド30(第1ダイパッド30a)における下面側が厚くされた箇所に搭載する。チップ31a〜31cとダイパッド30との間の接合は、はんだ付けや接着剤を用いて行うことができる。なお、ここではダイパッド30周囲の箇所についてのみ説明したが、他のダイパッド周囲についても同様である。
次に、図5に示されるように、ダイパッド10、20、30、40、50周囲を取り囲み、チップ31a〜31c、ボンディングワイヤ36等を封止する形態でモールド層60を形成する(モールド層形成工程)。このためには、例えばトランスファーモールド法を用いることができる。この場合においては、図4の構造を金型にセットし、内部にモールド層60となる樹脂材料(例えばエポキシ樹脂)を加熱充填した後に、これを成形硬化させる。この際、モールド層60の下面側において、ダイパッド10、20、30、40、50を含む広い範囲で凹部90が形成される。この凹部90の底面ではダイパッド30等において厚くされた下面が露出する構成とされる。また、図5(b)に示されるように、凹部90の底面において隣接するダイパッド間には、凸部61が形成される。凸部61の頂部(図5(b)における最下部)は、同一平面を構成するような設定とされ、この平面は、露出したダイパッド30よりも図5(b)において下側に来るように設定される。
次に、モールド層60の下面側における凹部90の底面に、絶縁層70を挟んで放熱板80を接合する(放熱板接合工程)。ここで、樹脂材料で構成された凸部61(モールド層60)は既に硬化しているため、軟化状態にある絶縁層70と放熱板80をこの凹部90に嵌合させてから圧着することにより、図6の形態とすることができる。その後、絶縁層70を硬化させることにより、放熱板80は、凸部61の頂部に当接した状態で固定される。この硬化は、熱硬化等により行われる。
この放熱板接合工程における形態を詳細に示したのが図7である。図7(a)(b)は、図6(b)におけるモールド層60の凹部90における両端部と凸部61付近を拡大して示す断面図である。図7(a)は、絶縁層70、放熱板80を圧着する前の形態であり、図7(b)は、圧着した後の形態を示す。ここで、絶縁層70によってこの開口が塞がれていない箇所が存在すると、この半導体モジュール100を使用する際に、水分等が入り込む可能性があるため、好ましくない。このため、絶縁層70は、モールド層60の開口よりも平面視においてやや大きな形状とすることが好ましい。放熱板80を圧着する段階で絶縁層70が軟化状態にあれば、この状態で、絶縁層70、放熱板80を圧着することができ、かつ、この凹部90を絶縁層70で閉塞させることができる。なお、放熱板80を、このモールド層60の凹部90中に挿入するためには、図7に示されるように、平面視においてこの凹部90よりもやや小さな形状とすることが好ましい。なお、図7においては、接合後の放熱板80の下面が凹部90が形成されていないモールド層60の下面よりも下側になっている、すなわち、接合後において放熱板80がモールド層60から突出している形態としている。しかしながら、放熱板80の下面と凹部90が形成されていないモールド層60の下面との間の位置関係は任意であり、放熱板80がモールド層60から突出しない形態としてもよい。
その後、リードフレームにおける隣接する半導体モジュール100間を切断することにより、図1の形態の半導体モジュール100を複数個得ることができる。ただし、モールド層形成工程(図5)まではリードフレームを切断しないで行い、その後、この切断を行った後に放熱板接合工程を行うことも可能である。
この半導体モジュール100においては、放熱板80とダイパッド30等との間の絶縁性は、モールド層60と絶縁層70によって確保される。特にこの絶縁性に大きな影響があるのは、絶縁距離が近い(薄い)絶縁層70である。上記の構成においては、凸部61は、トランスファーモールドによって容易かつ高い精度で形成することが可能である。このため、放熱板80とダイパッド10、20、30、40、50との間隔を高い精度で維持することができる。また、この空隙部には絶縁層70が充填されるため、放熱板80とダイパッド10、20、30、40、50との間の絶縁性を保つことができる。これにより、ダイパッド間の絶縁性も維持することができる。また、モールド層60に形成された凹部90は絶縁層70によって閉塞されるため、ダイパッドやチップ等が外気に曝されることはなく、信頼性も確保される。
一方で、絶縁層70の熱伝導率は低いものの、上記の構造によれば、絶縁層70を、凸部61の高さで規定される厚さで薄く保つことができる。このため、放熱板80への熱伝導を効率的に行うことができる。すなわち、この半導体モジュール100の放熱効率を高くすることができる。
ただし、放熱板80が用いられた半導体モジュール100においては、下面側には大きな放熱板80が存在し、この上にモールド層60が形成されている。放熱板80は例えば銅で構成され、モールド層60は例えばエポキシ樹脂で構成される。前者の熱膨張係数は17ppm/K程度であり、後者は22ppm/K程度であり、大きく異なる。このため、この半導体モジュール100における熱膨張は上下方向で大きく異なり、放熱板接合工程後や、この半導体モジュール100の使用時において、この半導体モジュール100は反りを生じやすい。
この点を改善するために、前記の半導体モジュール100における上面側にも放熱板を接合することができる。図8(a)(b)は、この構成を用いた半導体モジュールの製造方法を示す断面図である。ここで、図8における(a)、(b)は、それぞれモールド層形成工程(図5(b))、放熱板接合工程(図6(b))に対応した断面図である。
この半導体モジュールにおいては、モールド層形成工程(図8(a))において、下面側だけでなく、モールド層60の上面側にも凹部(第2の凹部)91が設けられる。ただし、この凹部91の深さは、ボンディングワイヤ36やチップ31a〜31c等に達しない深さとする。この凹部91においては、下面側の凹部90とは異なり、底面に凸部は形成されておらず、その底面は平坦とされる。
その後、放熱板接合工程(図8(b))において、下面側と同様に、絶縁層(第2の絶縁層)71を介して放熱板(第2の放熱板)81が凹部91中で接合される。絶縁層71と絶縁層70の硬化処理は、同時に行うことが可能である。
この構成においては、上下面から放熱を行うことが可能となる。ただし、一般には、ダイパッド30等と近接する放熱板80が設けられた下側における放熱の効果の方が大きく、放熱板81による放熱の効果はこれよりも小さい。しかしながら、上面側に設けられた放熱板81の存在により、この半導体モジュールの上下方向の構造は上下対称に近づくため、反りを低減することができる。この場合、放熱板80と放熱板81の構成(平面形状、厚さ)は同一とすることが特に好ましい。
なお、図1等の構成においては、各ダイパッド上におけるチップの構成を同一としているが、この構成は任意である。また、前記の例ではダイパッドの下面側を局所的に厚くした構成としたが、搭載されるチップの放熱を効率的に行うことができ、隣接するダイパッド間におけるモールド層に凸部を形成できる構成であれば、ダイパッド(リードフレーム)の構成についても任意である。
凸部の形状も、複数の凸部の頂部が構成する面がダイパッドの下面よりも下側となり、放熱板とダイパッドとの間の位置関係が固定できる限りにおいて、任意である。例えば、矩形形状の凹部の底面の4隅に4つの凸部を形成することもできる。また、凸部は複数個必要であるが、各々の形状が同一である必要はない。また、放熱板とダイパッドとの間の位置関係を固定できる限りにおいて、凸部の頂部が厳密に同一平面を構成する必要もない。
また、上記の例では、電気的に独立とされたダイパッドが複数用いられた構成としたが、ダイパッドが単一の場合でも、例えばこの両側に凸部を形成できる場合であれば、同様の効果を奏することは明らかである。すなわち、ダイパッドは複数に限定されない。
逆に、上記の例では、下面側の放熱板を単一としたが、これを複数に分割した場合でも同様である。この場合には、放熱効果は上記の例よりも劣るものの、反りは小さくなる。上面側の放熱板についても同様である。
また、放熱板は単純な平板形状であるとしたが、少なくとも接合される側と反対側の形状は、平坦である必要はない。この面の形状を、放熱効果が高くなるような形状とすることも可能である。また、放熱のためにこの放熱板に更に別の放熱構造を接合することもできる。
また、放熱板80を構成する材料と絶縁層70を構成する材料とを積層した後に打ち抜き加工することによって、放熱板80と絶縁層70の積層構造を得ることができる。この場合においては、図7の例では絶縁層70を凹部90よりも大きくしたのに対し、圧着前の状態においては放熱板80と絶縁層70は同一形状となる。しかしながら、圧着によって絶縁層70が広がるため、凹部90を絶縁層70で閉塞させることが可能である。この場合、打ち抜き加工時における絶縁層70は、この広がりを考慮した分だけ厚くすることが好ましい。すなわち、絶縁層70の形状は、放熱板接合工程凹部90を閉塞することができる限りにおいて、任意である。
10、20、30、40、50 ダイパッド
30a 第1ダイパッド(ダイパッド)
30b 第2ダイパッド(ダイパッド)
31a〜31c チップ
32〜35 リード
36 ボンディングワイヤ
60 モールド層
61 凸部
70 絶縁層
71 第2の絶縁層(絶縁層)
80 放熱板
81 第2の放熱板(放熱板)
90 凹部
91 第2の凹部(凹部)
100 半導体モジュール

Claims (5)

  1. ダイパッドの上面にチップが搭載された構造がモールド層の中に封止された構成を具備する半導体モジュールであって、
    前記モールド層における前記ダイパッドの下面側には、前記ダイパッドの下面が露出し、かつ各々の頂部が構成する平面が前記ダイパッドの下面よりも下側となるように形成された複数の凸部が設けられた底面を具備する凹部が形成され、
    当該凹部には、絶縁層を介して放熱板が埋め込まれたことを特徴とする半導体モジュール。
  2. 複数のダイパッドが用いられ、
    前記モールド層は、前記凹部の底面において前記複数のダイパッドの下面が露出するように構成され、
    前記凸部は、隣接する前記ダイパッドの間に形成されたことを特徴とする請求項1に記載の半導体モジュール。
  3. 前記モールド層における前記ダイパッドの上面側に第2の凹部が形成され、当該第2の凹部に、第2の絶縁層を介して第2の放熱板が埋め込まれたことを特徴とする請求項1又は2に記載の半導体モジュール。
  4. 請求項1から請求項3までのいずれか1項に記載の半導体モジュールの製造方法であって、
    前記ダイパッドの上面に前記チップが搭載された構造を内部に封止した前記モールド層を形成するモールド層形成工程と、
    樹脂材料で構成され軟化状態にある前記絶縁層と、前記放熱板とを前記凹部に順次挿入した後に、前記絶縁層の硬化処理を行う放熱板接合工程と、
    を具備することを特徴とする半導体モジュールの製造方法。
  5. 前記放熱板接合工程において、
    平面視において前記絶縁層を前記凹部よりも大きく、かつ前記放熱板を前記凹部よりも小さくすることを特徴とする請求項4に記載の半導体モジュールの製造方法。
JP2011107097A 2011-05-12 2011-05-12 半導体モジュール及びその製造方法 Withdrawn JP2012238737A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011107097A JP2012238737A (ja) 2011-05-12 2011-05-12 半導体モジュール及びその製造方法
CN201220171840.0U CN202662587U (zh) 2011-05-12 2012-04-20 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107097A JP2012238737A (ja) 2011-05-12 2011-05-12 半導体モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012238737A true JP2012238737A (ja) 2012-12-06

Family

ID=47457473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107097A Withdrawn JP2012238737A (ja) 2011-05-12 2011-05-12 半導体モジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP2012238737A (ja)
CN (1) CN202662587U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7271381B2 (ja) * 2019-09-20 2023-05-11 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210022271A (ko) * 2019-08-20 2021-03-03 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
KR102231769B1 (ko) * 2019-08-20 2021-04-01 제엠제코(주) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US11127663B2 (en) 2019-08-20 2021-09-21 Jmj Korea Co., Ltd. Semiconductor package having exposed heat sink for high thermal conductivity

Also Published As

Publication number Publication date
CN202662587U (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
US8432030B2 (en) Power electronic package having two substrates with multiple semiconductor chips and electronic components
EP3107120B1 (en) Power semiconductor module
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US9171773B2 (en) Semiconductor device
EP3157053B1 (en) Power module
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP6149932B2 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
JP2010034350A (ja) 半導体装置
JP2012074543A (ja) 半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
US9666557B2 (en) Small footprint semiconductor package
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2017123360A (ja) 半導体モジュール
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP5904041B2 (ja) 半導体装置
JP5477157B2 (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
GB2444978A (en) Interconnections between two substrates in power electronic package for chips and components.
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP4810898B2 (ja) 半導体装置
JP2013051300A (ja) 半導体モジュール
JP2003347507A (ja) 半導体パワーデバイス
CN115206919A (zh) 半导体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805