JP2013051300A - 半導体モジュール - Google Patents

Abstract

【課題】低コストで信頼性の高いＩＰＭを得る。
【解決手段】リードフレーム５３が接合される回路パターン３３（第２の回路パターン）は、リードフレーム５３と比べて小さい。このため、リードフレーム５３は、小さな回路パターン３３が存在する箇所によってのみ局所的にはんだ層４０によって部分的に接合される。リードフレーム５３は回路パターン３３が存在する狭い領域においてのみ固定されており、この狭い領域における平坦度を高くすることができる。逆に、この狭い領域以外においてははんだ層４０は形成されていないため、リードフレーム５３は長く、その面積は必ずしも小さくないにも関わらず、はんだ層４０中のボイド等に起因する平坦性の劣化は少なくなる。
【選択図】図３

Description

本発明は、半導体チップをリードフレーム上に搭載した構成をモールド層中に封止した構成を具備するモジュールの構造に関する。

半導体チップが使用される際には、リードフレーム上に半導体チップが搭載された構造が、絶縁性の高い樹脂材料で構成されたモールド層中に封止された構成の半導体モジュールとされる場合が多い。こうした半導体モジュールにおいては、例えば単純なスイッチング動作だけでなく、安全性等が考慮されたより複雑な動作をするＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）とされる場合も多い。ＩＰＭにおいては、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が構成された半導体チップと、このスイッチング素子を制御するための制御用の半導体チップとが同時に用いられ、これらが同じモールド層中に設けられる。

この場合には、リードフレームとこれらの半導体チップを用いてＩＰＭ中の電気回路が構成され、リードフレームはこれらの半導体チップの支持基板となるだけでなく、この電気回路における配線も構成する。このため、この半導体モジュールの構成においては、パターニングされたリードフレームが絶縁性の基板上に形成され、このリードフレームの一部に各半導体チップが搭載される。また、リードフレームの一部はモールド層から突出るように構成され、この突出した部分は、この半導体モジュールにおける入出力端子（リード）とされる。リードフレームは配線の一部となるため、伝導度の高い銅や銅合金で構成される。また、特にスイッチング素子が構成された半導体チップには大電流が流され、その発熱量が大きいために、この放熱特性が高いことも要求される。こうした構成の半導体モジュールの構成については、例えば特許文献１、２に記載されている。

特許文献１に記載された半導体モジュールにおいては、放熱板の上に絶縁層が設けられた基板（絶縁基板）の上に、金属で構成された回路パターンが形成され、半導体チップが搭載されたリードフレームがこの回路パターンの上に接合される。この構造全体はモールド層中に設けられ、リードフレームの一部はモールド層から突出してリードとされる。また、放熱板の裏面がモールド層から露出する形態とされ、この裏面から半導体チップの放熱を高効率で行うことができる。また、リードフレームと半導体チップはそれぞれ複数設けられる。放熱板は導電性であるが、回路パターンは絶縁層によって放熱板と絶縁されるため、絶縁基板上で所望の配線パターンを構成することができる。

この構成においては、半導体チップの裏面（接合される側の面）に電極が形成され、この電極とリードフレームとの間の接合をはんだを用いて行うことにより、この電極とリードフレームとの間の電気的接続を容易にとることができる。また、半導体チップの表面に設けられた電極とその他の部分（他の半導体チップの表面に設けられた電極や他のリードフレーム等）との間の電気的接続は、ボンディングワイヤを接続することによって行うことができる。この半導体モジュールにおいては、回路パターン、リードフレーム、ボンディングワイヤが内部の配線として用いられる。これらのパターンを適宜設定することによって、複数の半導体チップを用いた電気回路を構成することができる。

特許文献２には、上記と同様の構成において、複数の半導体チップの一部（制御用半導体チップ）は直接リードフレーム上に搭載されず、この半導体チップを搭載するプリント基板がリードフレームに搭載された構造の半導体モジュールが記載されている。この構成においては、プリント基板を用いることにより、回路構成の自由度が高くなる。一方、プリント基板上に搭載された半導体チップからの放熱効率は低くなるものの、制御用半導体チップの発熱はスイッチング用半導体チップの発熱と比べて無視できるため、実質的な問題はない。

こうした技術を用いて、信頼性が高いＩＰＭを得ることができる。

特開平９−１２９８２２号公報 特開平１１−２３３７１２号公報

特許文献２に記載の技術においては、プリント基板を用いて複雑な配線パターンを実現することができるものの、リードフレームと別途にプリント基板を準備することが必要となるために、高コストとなる。このため、特許文献１に記載の構成において、同様の回路構成を絶縁基板上において実現することが、より好ましい。すなわち、絶縁基板上の回路パターンとこれに接合されたリードフレームを配線として用いる構成がより好ましい。

この場合、半導体モジュール内の複雑な配線を実現するためには、リードフレームとして、（１）半導体チップ（スイッチング用、制御用）を搭載するために用いられ、かつ配線としても機能するリードフレーム、（２）半導体チップが搭載されず、配線としてのみ用いられるリードフレーム、の２種類のリードフレームを絶縁基板（回路パターン）上に設けることが必要となる。

このうち、（２）配線としてのみ用いられるリードフレームに対する電気的接続は、一般にはボンディングワイヤを用いて行われる。このため、この半導体モジュールの信頼性を高くするためには、ボンディングワイヤとリードフレームとの間の接続の信頼性を高くすることが要求される。このためには、このリードフレーム表面の平坦性が高いことが要求される。

ところが、半導体チップを搭載するリードフレーム（１）においては、半導体チップが接合されることによってこの平坦性が確保されるのに対し、半導体チップが搭載されないリードフレーム（２）においては、この平坦性は必ずしも良好とはならない。この平坦性には、直下のはんだ層に発生したボイド等が大きく影響を与え、特にリードフレームの面積が広いほど、平坦性を良好とすることは困難である。一方、前記の通り、リードフレームの一部をモールド層から突出させてリードとして用いる場合には、必然的にリードフレームの面積は広くなる。この場合、このリードフレーム（２）に対する接合の信頼性を高くすることは困難であった。

このため、低コストで信頼性の高いＩＰＭを得ることは困難であった。

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、モールド層中において、少なくともその一部が半導体チップを搭載する複数のリードフレームが、絶縁基板上に形成された複数の回路パターンに、接合材によって接合された構成を具備する半導体モジュールであって、前記複数のリードフレームには、前記半導体チップを搭載する第１のリードフレームと、前記半導体チップを搭載せず、ボンディングワイヤが接続される第２のリードフレームと、が含まれ、前記複数の回路パターンには、前記第１のリードフレームと接合される第１の回路パターンと、前記第２のリードフレームと接合される第２の回路パターンと、が含まれ、前記第２のリードフレームにおける前記ボンディングワイヤが接続された領域の直下においては前記接合材及び前記第２の回路パターンが形成され、前記領域の周囲においては前記第２のリードフレームと前記絶縁基板との間に前記接合材及び前記第２の回路パターンが形成されていないように、前記第２のリードフレーム直下の前記絶縁基板上に局所的に前記第２の回路パターンが形成されたことを特徴とする。
本発明の半導体モジュールにおいて、前記半導体チップにはスイッチング素子が形成されたことを特徴とする。
本発明の半導体モジュールは、２つの前記第１のリードフレームを具備し、一方の前記第１のリードフレームには前記スイッチング素子が形成された半導体チップが搭載され、他方の前記第１のリードフレームには、前記スイッチング素子が形成された半導体チップを制御する制御用の半導体チップが搭載されたことを特徴とする。
本発明の半導体モジュールにおいて、前記第２のリードフレームは、前記２つの前記第１のリードフレームの間に設置されたことを特徴とする。
本発明の半導体モジュールにおいて、前記第１のリードフレーム、前記第２のリードフレームの一端は、それぞれ前記モールド層から突出するように延伸して形成されたことを特徴とする。

本発明は以上のように構成されているので、低コストで信頼性の高いＩＰＭを得ることができる。

本発明の実施の形態に係る半導体モジュールの上面図（上面からの透視図）である。 本発明の実施の形態に係る半導体モジュールのＡ−Ａ方向の断面図である。 本発明の実施の形態に係る半導体モジュールのＢ−Ｂ方向の断面図である。

以下、本発明の実施の形態となる半導体モジュールについて説明する。この半導体モジュールにおいては、スイッチング素子が形成された半導体チップ（スイッチング用半導体チップ）と、このスイッチング素子の制御を行う制御用の半導体チップ（制御用半導体チップ）とが、それぞれ別のリードフレーム上に搭載され、モールド層中に封止されている。リードフレームは、絶縁基板上にパターニングされて形成された金属層（回路パターン）上に接合される。リードフレームには、半導体チップ（スイッチング用、制御用）を搭載するために用いられ、かつ配線としても機能する第１のリードフレーム、半導体チップが搭載されず、配線としてのみ用いられる第２のリードフレーム、の２種類が存在する。また、リードフレームの一部はモールド層から突出し、この半導体モジュールにおける入出力端子であるリードとなっている。

図１は、この半導体モジュール１０の構成を示す上面図であり、図２はそのＡ−Ａ方向の断面図、図３はそのＢ−Ｂ方向の断面図である。

この半導体モジュール１０においては、絶縁基板２０が用いられる。絶縁基板２０は、放熱板２１とその上に形成された絶縁層２２の２層構造となっている。放熱板２１は、熱伝導率の高い銅や銅合金で厚く構成され、全体の支持基板ともなる。絶縁層２２は、この上の回路パターンと放熱板２１との間の絶縁性が確保されるような絶縁性の材料（例えばエポキシ樹脂等からなる無機フィラー）で構成される。

回路パターンは、配線として使用することができ、かつこの上において接合材を用いた接合（例えばはんだ付け）が可能な金属（例えば銅）で構成され、絶縁層２２の上で薄膜状でパターニングされて構成される。図１の構成においては、回路パターンは、回路パターン３１〜３３の３つに分割されている。回路パターン３１〜３３はいずれも矩形形状であり、後述する半導体チップが搭載されたリードフレームと接合される回路パターン３１と回路パターン３２（第１の回路パターン）は同等の大きさ、形状である。一方、後述する半導体チップが搭載されないリードフレームと接合される回路パターン３３（第２の回路パターン）は、回路パターン３１、３２と比べて小さい。また、回路パターン３１〜３３の厚さは、例えば２００μｍ程度とされる。回路パターン３１〜３３は、この厚さの金属層を絶縁基板２０（絶縁層２２）上に一様に形成した後に、リソグラフィ、エッチングを施すことにより、容易に形成することができる。

回路パターン３１〜３３の上には、はんだ層（接合材）４０を介して、リードフレーム５１〜５３がそれぞれ接合されている。リードフレーム５１、５２は、その表面には半導体チップが搭載される第１のリードフレームであり、リードフレーム５３は、その表面に半導体チップが搭載されず、ボンディングワイヤが接続される第２のリードフレームとなる。リードフレーム５１、５２は、図１中の下側において互いが平行に突出するように延伸する部分が、矩形形状の部分に接続されて一体化された形態とされる。リードフレーム５１、５２におけるこの矩形形状の部分は、それぞれ回路パターン３１、３２に対応するが、この矩形形状の部分は、回路パターン３１、３２の矩形形状よりもわずかに小さい。このため、リードフレーム５１、５２における矩形形状の部分は、その裏面側の全面にわたり、はんだ層４０によってそれぞれ回路パターン３１、３２と接合される。この構成により、リードフレーム５１、５２は、それぞれ回路パターン３１、３２と、はんだ層４０を介して強固に接合される。

このはんだ層（接合材）４０の材料としては、例えば１９０℃程度の温度で接合が可能なＰｂフリーはんだを用いることができる。この場合、はんだ層４０の接合後の厚さは、例えば４０μｍ程度とすることができる。

また、図１におけるリードフレーム５１、５２の下側には、これらと独立してそれぞれリード端子部５４、５５が設けられている。図１におけるリード端子部５４、５５の下端側は、リードフレーム５１、５２の下端部と同様に、図中下側に突出している。また、リード端子部５４、５５の上端部側は、この箇所におけるワイヤボンディングが容易なように、幅広形状とされている。

リードフレーム５１〜５３、リード端子部５４、５５は、配線として使用することができ、かつはんだ付けが可能な材料、例えば回路パターン３１〜３３と同様の銅板で構成することができる。また、実際にはリードフレーム５１〜５３、リード端子部５４、５５は、これら全てを取り囲む外枠部と一体化されて製造される。その後、この半導体モジュール１０の製造工程の途中で、この一体化された構造が適宜切断加工されることによって図１の形態とされる。この一体化された構造は、例えば銅板の板金加工によって製造することができる。この一体化された構造は、製造工程においては、絶縁基板２０等と別に独立して取り扱われる。また、後述するように、リードフレーム５１〜５３、リード端子部５４、５５の下端部は、この半導体モジュール１０における入出力端子（リード）として用いられる。このため、リードフレーム５１〜５３、リード端子部５４、５５には高い機械的強度が要求され、リードフレーム５１〜５３、リード端子部５４、５５は、絶縁基板２０上に直接形成される回路パターン３１〜３３よりも厚い。

リードフレーム５１の表面には、スイッチング用半導体チップ（半導体チップ）６１が、リードフレーム５２の表面には制御用半導体チップ６２が、それぞれはんだ層（接合材）４０によって接合されて搭載される。スイッチング用半導体チップ６１、制御用半導体チップ６２の裏面側（はんだ層４０によって接合される側）には、一つの電極が設けられており、この電極ははんだ層４０を介してそれぞれリードフレーム５１、５２に接合される。なお、スイッチング用半導体チップ６１、制御用半導体チップ６２とリードフレーム５１，５２と間の接合に用いられるはんだ層４０と、リードフレーム５１、５２と回路パターン３１、３２との間の接合に用いられるはんだ層４０とで、製造が容易となるように、異なる材料を用いることも可能である。

また、スイッチング用半導体チップ６１の表面にも電極が２つ設けられ、このうち一方の電極はリード端子部５４の幅広部に、他方の電極はリードフレーム５３に、それぞれボンディングワイヤ７０によって接続される。制御用半導体チップ６２の表面にも電極が２つ設けられ、そのうち一方の電極はリードフレーム５３に、他方の電極はリード端子部５５の幅広部に、それぞれボンディングワイヤ７０によって接続される。ボンディングワイヤ７０としては、Ａｌ、Ａｕ、Ｃｕ等、低抵抗でありかつ接合信頼性を高くできる材料を主成分とするものが用いられる。

また、上記の構成は、絶縁性の高い樹脂材料で構成されたモールド層１００中に設けられる。図１は、このモールド層１００を上面側から透視した透視図となっており、破線はモールド層１００の外形を示している。リードフレーム５１〜５３、リード端子部５４、５５の下端部は、このモールド層１００から突出し、この半導体モジュール１０における入出力端子（リード）として用いられる。すなわち、この半導体モジュール１０は、一つの側面にリードが配列されたＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型となっている。

なお、モールド層１００の下面側においては、モールド層１００から放熱板２１の下面が露出する設定とされる。一般にモールド層１００の熱伝導率は低いものの、この構成により、この半導体モジュール１０における放熱性を高めることができる。例えば熱硬化性樹脂でモールド層１００を構成することにより、こうした形状を容易に実現することができる。また、この半導体モジュール１０を使用するに際しては、放熱板２１が露出した側が例えば金属ブロック等に接合されて固定される。

上記の構成により、この半導体モジュール１０においては、２つの半導体チップ（スイッチング用半導体チップ６１、制御用半導体チップ６２）を中心とした電気回路が構成される。回路パターン３１〜３３、リードフレーム５１〜５３、リード端子部５４、５５、ボンディングワイヤ７０等は、この電気回路における配線として用いられる。

ここで、リードフレーム５１、５２（第１のリードフレーム）にはそれぞれスイッチング用半導体チップ６１、制御用半導体チップ６２が搭載される。一方、リードフレーム５３（第２のリードフレーム）には半導体チップは搭載されず、その表面にはボンディングワイヤ７０のみが接続される。図２はリードフレーム５１（第１のリードフレーム）付近における断面構造を、図３はリードフレーム５３（第２のリードフレーム）付近における断面構造を、それぞれ示している。

前記の通り、回路パターン３１（第１の回路パターン）は、リードフレーム５１における矩形形状の部分よりもわずかに大きい。このために、図２に示されるように、リードフレーム５１における矩形形状の部分は、その裏面側の全面にわたりはんだ層４０によって回路パターン３１に接合される。この構成により、リードフレーム５１から回路パターン３１にかけての熱伝導の効率を高くすることができる。また、スイッチング用半導体チップ６１は、リードフレーム５１における矩形形状の部分に接合・搭載されている。このため、リードフレーム５１の表面に搭載されたスイッチング用半導体チップ６１の放熱を、絶縁基板２０（放熱板２１）を介して高効率で行うことができる。なお、図２はリードフレーム５１付近における断面構造を示しているが、リードフレーム５２付近の断面構造も同様である。

一方、図１、３に示されるように、リードフレーム５３が接合される回路パターン３３（第２の回路パターン）は、リードフレーム５３と比べて小さい。このため、図３に示されるように、リードフレーム５３は、小さな回路パターン３３が存在する箇所によってのみ局所的にはんだ層４０によって部分的に接合される。なお、図２、３においてはモールド層１００の記載は省略されており、実際にはリードフレーム５３と絶縁基板２０（絶縁層２２）の間の空隙は実際にはモールド層１００を構成する樹脂材料で充填される。また、図１に示されるように、リードフレーム５３におけるボンディングワイヤ７０の接続は、直下に回路パターン３３が存在する狭い領域において行われる。

すなわち、リードフレーム５３におけるボンディングワイヤ７０が接続された領域の直下においては、はんだ層４０、回路パターン３３が存在している。一方、この領域の周囲のリードフレーム５３の直下においては、はんだ層４０、回路パターン３３が存在しない空隙が形成されている。こうした形態が実現されるように、回路パターン３３は、リードフレーム５３の直下に局所的に形成される。なお、この空隙にはモールド層１００を構成する樹脂材料が充填される。あるいは、リードフレーム５３においてボンディングワイヤ７０が接続される領域を、回路パターン３３が直下に存在する狭い領域とする。

この構成においては、リードフレーム５３から放熱板２１までの熱伝導効率は低下するものの、リードフレーム５３には発熱源となる半導体チップは搭載されておらず、かつ、リードフレーム５３自身は低抵抗であるためにその発熱量も小さい。このため、この部分の熱伝導効率が低下しても問題にはならない。

一方、図１に示されるように、ボンディングワイヤ７０は、リードフレーム５３における回路パターン３３（はんだ層４０）上に接続される。ボンディングワイヤ７０をリードフレーム５３に接続する際には、例えば、ボンディングワイヤ７０の端部をリードフレーム５３に押圧した状態で超音波が印加される。この際、この領域の直下には、はんだ層４０、回路パターン３３が存在しているために、この接合を強固に行うことができる。また、リードフレーム５３は回路パターン３３が存在する狭い領域においてのみ固定されており、この狭い領域における平坦度を高くすることができる。逆に、この狭い領域以外においてははんだ層４０は形成されていないため、リードフレーム５３は例えば図１における上下方向に長く、その面積は必ずしも小さくないにも関わらず、はんだ層４０中のボイド等に起因する平坦性の劣化は少なくなる。このため、ボンディングワイヤ７０とリードフレーム５３との間の接合の信頼性を高めることができる。

また、前記の通り、リードフレーム５３における発熱は無視できるものの、この半導体モジュール１０を使用する際には、リードフレーム５３を高電位とすることもある。この場合、リードフレーム５３と、使用する際にこの半導体モジュール１０が接合される金属ブロック等との間の耐圧が問題になる。これに対して、図３に示された構造によれば、金属ブロックと直接接合される放熱板２１とリードフレーム５３との間の沿面距離を大きくすることができる。このため、この半導体モジュール１０における耐圧を高めることができる。

また、前記の通り、この半導体モジュール１０を製造するに際しては、リードフレーム５１〜５３、リード端子部５４、５５は一体化して製造される。このため、この一体化された状態で、各リードフレームと各回路パターンとをはんだで接合することも容易である。すなわち、この半導体モジュールを容易に製造することができる。

すなわち、上記の半導体モジュール１０における信頼性を高くすることができ、かつこれを容易に製造することができる。

なお、上記の構成においては、第１のリードフレームを２つ設け、これらの間に第２のリードフレームを用いたが、この構成は任意である。ただし、半導体チップを２種類設け、各々を搭載する２つの第１のリードフレームを用いた構成においては、これらの間に第２のリードフレームを設けることにより、ボンディングワイヤの接続を容易に行うことができるため、図１の構成が有効である。

また、上記の例はＳＩＰ型の半導体モジュールであるが、同様にＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体モジュールを構成することができることも明らかである。

また、上記の例では、放熱板の表面に絶縁層が形成された絶縁基板が用いられたが、その表面に回路パターン（第１の回路パターン、第２の回路パターン）が形成できる限りにおいて、任意の構成の絶縁基板を用いることができる。

１０ 半導体モジュール
２０ 絶縁基板
２１ 放熱板
２２ 絶縁層
３１、３２ 回路パターン（第１の回路パターン）
３３ 回路パターン（第２の回路パターン）
４０ はんだ層（接合材）
５１、５２ リードフレーム（第１のリードフレーム）
５３ リードフレーム（第２のリードフレーム）
５４、５５ リード端子部
６１ スイッチング用半導体チップ（半導体チップ）
６２ 制御用半導体チップ（半導体チップ）
７０ ボンディングワイヤ
１００ モールド層

Claims (5)

1. モールド層中において、少なくともその一部が半導体チップを搭載する複数のリードフレームが、絶縁基板上に形成された複数の回路パターンに、接合材によって接合された構成を具備する半導体モジュールであって、
   前記複数のリードフレームには、
   前記半導体チップを搭載する第１のリードフレームと、
   前記半導体チップを搭載せず、ボンディングワイヤが接続される第２のリードフレームと、が含まれ、
   前記複数の回路パターンには、
   前記第１のリードフレームと接合される第１の回路パターンと、
   前記第２のリードフレームと接合される第２の回路パターンと、が含まれ、
   前記第２のリードフレームにおける前記ボンディングワイヤが接続された領域の直下においては前記接合材及び前記第２の回路パターンが形成され、前記領域の周囲においては前記第２のリードフレームと前記絶縁基板との間に前記接合材及び前記第２の回路パターンが形成されていないように、前記第２のリードフレーム直下の前記絶縁基板上に局所的に前記第２の回路パターンが形成されたことを特徴とする半導体モジュール。
2. 前記半導体チップにはスイッチング素子が形成されたことを特徴とする請求項１に記載の半導体モジュール。
3. ２つの前記第１のリードフレームを具備し、
   一方の前記第１のリードフレームには前記スイッチング素子が形成された半導体チップが搭載され、他方の前記第１のリードフレームには、前記スイッチング素子が形成された半導体チップを制御する制御用の半導体チップが搭載されたことを特徴とする請求項２に記載の半導体モジュール。
4. 前記第２のリードフレームは、前記２つの前記第１のリードフレームの間に設置されたことを特徴とする請求項３に記載の半導体モジュール。
5. 前記第１のリードフレーム、前記第２のリードフレームの一端は、それぞれ前記モールド層から突出するように延伸して形成されたことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体モジュール。

Images