JP5904041B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5904041B2 JP5904041B2 JP2012154798A JP2012154798A JP5904041B2 JP 5904041 B2 JP5904041 B2 JP 5904041B2 JP 2012154798 A JP2012154798 A JP 2012154798A JP 2012154798 A JP2012154798 A JP 2012154798A JP 5904041 B2 JP5904041 B2 JP 5904041B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- protruding
- chip
- electrode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
先ず、図1及び図2を用いて、半導体装置10の概略構成を説明する。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。
Claims (12)
- 素子が形成されたアクティブ領域(44)を有する半導体チップ(14)と、
前記半導体チップの一面(14a)上に前記アクティブ領域に対応して形成され、前記素子と電気的に接続された電極(46)と、
前記半導体チップの前記一面上において、前記電極と離間して形成されたパッド(48)と、
前記アクティブ領域に対応して前記半導体チップの前記一面に対向配置された対向部(22a,56a)を有し、該対向部が前記電極と電気的に接続された第1導電部材(22,56)と、
前記パッドと電気的に接続された第2導電部材(26)と、
前記半導体チップ、前記電極と前記第1導電部材との接続部、及び前記パッドと前記第2導電部材との接続部を一体的に封止するモールド樹脂(36)と、を備えた半導体装置であって、
前記半導体チップは、前記対向部との対向方向に直交する直交面に沿う平面形状が矩形とされた基部(40)と、該基部の四辺の少なくとも1つから前記直交面内で突出する突出部(42)と、を有し、
全ての前記パッドにおける少なくとも一部が、前記突出部内に形成されており、
前記アクティブ領域は、前記基部内にのみに位置して、前記直交面に沿う平面形状が矩形とされ、
前記第1導電部材における前記対向部の前記直交面に沿う平面形状が、前記アクティブ領域に対応して矩形とされ、
前記直交面内において、前記突出部(42)は、該突出部が突出する前記基部(40)の一辺(40a)に平行な平行辺(42a)と、該平行辺の両端にそれぞれ設けられ、前記平行辺と前記一辺とを連結する一対の連結辺(42b,42c)を有しており、
前記直交面に沿う方向のうち、前記基部の一辺から前記突出部が突出する方向を突出方向、該突出方向に直交する方向を幅方向とし、前記基部及び前記突出部における前記幅方向の長さを幅とすると、
前記突出部(42)における前記連結辺の一方(42b)と、前記一辺(40a)の隣の辺(40b)とが一直線とされて、前記半導体チップ(14)がL字状をなしており、
前記一辺(40a)の隣の辺(40b)に一直線とされた前記連結辺(42b)とは異なる前記連結辺(42c)は、前記突出方向に対して傾斜配置とされ、
前記突出部(42)の幅は、前記突出方向において前記基部(40)に近づくほど広くなっていることを特徴とする半導体装置。 - 素子が形成されたアクティブ領域(44)を有する半導体チップ(14)と、
前記半導体チップの一面(14a)上に前記アクティブ領域に対応して形成され、前記素子と電気的に接続された電極(46)と、
前記半導体チップの前記一面上において、前記電極と離間して形成されたパッド(48)と、
前記アクティブ領域に対応して前記半導体チップの前記一面に対向配置された対向部(22a,56a)を有し、該対向部が前記電極と電気的に接続された第1導電部材(22,56)と、
前記パッドと電気的に接続された第2導電部材(26)と、
前記半導体チップ、前記電極と前記第1導電部材との接続部、及び前記パッドと前記第2導電部材との接続部を一体的に封止するモールド樹脂(36)と、を備えた半導体装置であって、
前記半導体チップは、前記対向部との対向方向に直交する直交面に沿う平面形状が矩形とされた基部(40)と、該基部の四辺の少なくとも1つから前記直交面内で突出する突出部(42)と、を有し、
全ての前記パッドにおける少なくとも一部が、前記突出部内に形成されており、
前記アクティブ領域は、前記基部内にのみに位置して、前記直交面に沿う平面形状が矩形とされ、
前記第1導電部材における前記対向部の前記直交面に沿う平面形状が、前記アクティブ領域に対応して矩形とされ、
前記直交面内において、前記突出部(42)は、該突出部が突出する前記基部(40)の一辺(40a)に平行な平行辺(42a)と、該平行辺の両端にそれぞれ設けられ、前記平行辺と前記一辺とを連結する一対の連結辺(42b,42c)を有しており、
前記直交面に沿う方向のうち、前記基部の一辺から前記突出部が突出する方向を突出方向、該突出方向に直交する方向を幅方向とし、前記基部及び前記突出部における前記幅方向の長さを幅とすると、
前記突出部(42)の前記幅方向における中心と、該突出部が突出する前記基部(40)の一辺(40a)の中心とが一致し、前記半導体チップ(14)が凸字状をなしており、
一対の前記連結辺(42b,42c)それぞれが前記突出方向に対して傾斜配置とされ、
前記突出部(42)の幅は、突出先端側ほど狭くなっていることを特徴とする半導体装置。 - 素子が形成されたアクティブ領域(44)を有する半導体チップ(14)と、
前記半導体チップの一面(14a)上に前記アクティブ領域に対応して形成され、前記素子と電気的に接続された電極(46)と、
前記半導体チップの前記一面上において、前記電極と離間して形成されたパッド(48)と、
前記アクティブ領域に対応して前記半導体チップの前記一面に対向配置された対向部(22a,56a)を有し、該対向部が前記電極と電気的に接続された第1導電部材(22,56)と、
前記パッドと電気的に接続された第2導電部材(26)と、
前記半導体チップ、前記電極と前記第1導電部材との接続部、及び前記パッドと前記第2導電部材との接続部を一体的に封止するモールド樹脂(36)と、を備えた半導体装置であって、
前記半導体チップは、前記対向部との対向方向に直交する直交面に沿う平面形状が矩形とされた基部(40)と、該基部の四辺の少なくとも1つから前記直交面内で突出する突出部(42)と、を有し、
全ての前記パッドにおける少なくとも一部が、前記突出部内に形成されており、
前記アクティブ領域は、前記基部内にのみに位置して、前記直交面に沿う平面形状が矩形とされ、
前記第1導電部材における前記対向部の前記直交面に沿う平面形状が、前記アクティブ領域に対応して矩形とされ、
前記対向部(22a,56a)のうち、前記半導体チップ(14)と対向する下面に直交する側面が、前記モールド樹脂(36)に封止され、
前記対向方向において、前記対向部の厚さが前記半導体チップの厚さよりも厚くされていることを特徴とする半導体装置。 - 前記直交面内において、前記突出部(42)は、該突出部が突出する前記基部(40)の一辺(40a)に平行な平行辺(42a)と、該平行辺の両端にそれぞれ設けられ、前記平行辺と前記一辺とを連結する一対の連結辺(42b,42c)を有しており、
前記直交面に沿う方向のうち、前記基部の一辺から前記突出部が突出する方向を突出方向、該突出方向に直交する方向を幅方向とし、前記基部及び前記突出部における前記幅方向の長さを幅とすることを特徴とする請求項3に記載の半導体装置。 - 前記突出部(42)における前記連結辺の一方(42b)と、前記一辺(40a)の隣の辺(40b)とが一直線とされ、
前記半導体チップ(14)がL字状をなしていることを特徴とする請求項4に記載の半導体装置。 - 前記一辺(40a)の隣の辺(40b)に一直線とされた前記連結辺(42b)とは異なる前記連結辺(42c)は、前記突出方向に対して傾斜配置とされ、
前記突出部(42)の幅は、前記突出方向において前記基部(40)に近づくほど広くなっていることを特徴とする請求項5に記載の半導体装置。 - 前記突出部(42)の前記幅方向における中心と、該突出部が突出する前記基部(40)の一辺の中心とが一致し、
前記半導体チップ(14)が凸字状をなしていることを特徴とする請求項4に記載の半導体装置。 - 一対の前記連結辺(42b,42c)それぞれが前記突出方向に対して傾斜配置とされ、
前記突出部(42)の幅は、突出先端側ほど狭くなっていることを特徴とする請求項7に記載の半導体装置。 - 前記突出方向に対して傾斜配置された前記連結辺(42b,42c)が、前記平行辺(42a)及び前記基部(40)の一辺(40a)と丸みを帯びて連結されていることを特徴とする請求項1,2,6,8いずれか1項に記載の半導体装置。
- 前記突出部における高さ1/2での幅(W2)は、前記基部の幅(W1)の1/2の長さとされていることを特徴とする請求項1,2,4〜9いずれか1項に記載の半導体装置。
- 前記パッド(48)全体が、前記突出部(42)内に形成されていることを特徴とする請求項1〜10いずれか1項に記載の半導体装置。
- 前記半導体チップ(14)は、前記一面(14a)と反対の裏面に裏面電極を有し、
前記半導体チップの前記電極(46)には、前記第1導電部材としての中継部材(22)が、はんだ(18)を介して電気的且つ熱的に接続され、
前記中継部材における前記半導体チップと反対の面には、第1金属部材(30)が、はんだ(28)を介して電気的且つ熱的に接続され、
前記半導体チップの前記裏面電極には、第2金属部材(34)が、はんだ(32)を介して電気的且つ熱的に接続され、
前記モールド樹脂(36)は、前記半導体チップ、前記電極と前記中継部材との接続部、前接続部、及び前記裏面電極と前記第2金属部材との接続部を一体的に封止し、
前記第1金属部材における前記中継部材と反対の面(30a)、及び、前記第2金属部材における前記中継部材と反対の面(34a)が、前記モールド樹脂から露出されて放熱面とされていることを特徴とする請求項1〜11いずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154798A JP5904041B2 (ja) | 2012-07-10 | 2012-07-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154798A JP5904041B2 (ja) | 2012-07-10 | 2012-07-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014017413A JP2014017413A (ja) | 2014-01-30 |
JP5904041B2 true JP5904041B2 (ja) | 2016-04-13 |
Family
ID=50111843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154798A Expired - Fee Related JP5904041B2 (ja) | 2012-07-10 | 2012-07-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5904041B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191846A (ja) * | 2016-04-13 | 2017-10-19 | 三菱電機株式会社 | 半導体装置 |
JP7003490B2 (ja) * | 2016-08-30 | 2022-01-20 | 沖電気工業株式会社 | 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法 |
JP2020100063A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社沖データ | 複合半導体装置、プリントヘッド及び画像形成装置 |
JP7095632B2 (ja) * | 2019-03-11 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10031252A1 (de) * | 2000-06-27 | 2002-01-10 | Bosch Gmbh Robert | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips |
JP2005268496A (ja) * | 2004-03-18 | 2005-09-29 | Denso Corp | 半導体装置 |
KR100627006B1 (ko) * | 2004-04-01 | 2006-09-25 | 삼성전자주식회사 | 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지 |
-
2012
- 2012-07-10 JP JP2012154798A patent/JP5904041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014017413A (ja) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
JP3596388B2 (ja) | 半導体装置 | |
US9006784B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005302951A (ja) | 電力用半導体装置パッケージ | |
JP4478049B2 (ja) | 半導体装置 | |
JP2012074543A (ja) | 半導体装置 | |
JP5904041B2 (ja) | 半導体装置 | |
JP2014157927A (ja) | 半導体装置及びその製造方法 | |
KR20130069108A (ko) | 반도체 패키지 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP4910889B2 (ja) | 半導体装置 | |
US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5477157B2 (ja) | 半導体装置 | |
JP2021064707A (ja) | 半導体モジュール | |
JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP2012089563A (ja) | 半導体モジュール | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP3741002B2 (ja) | 半導体装置の実装構造 | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
JP5145966B2 (ja) | 半導体モジュール | |
JP4810898B2 (ja) | 半導体装置 | |
JP7118204B1 (ja) | 半導体装置 | |
KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
JP2013098343A (ja) | 半導体装置とその製造方法 | |
WO2023068096A1 (ja) | 半導体モジュール及び半導体モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5904041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |