JP5145966B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5145966B2
JP5145966B2 JP2008009195A JP2008009195A JP5145966B2 JP 5145966 B2 JP5145966 B2 JP 5145966B2 JP 2008009195 A JP2008009195 A JP 2008009195A JP 2008009195 A JP2008009195 A JP 2008009195A JP 5145966 B2 JP5145966 B2 JP 5145966B2
Authority
JP
Japan
Prior art keywords
heat radiating
radiating plate
semiconductor module
heat
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008009195A
Other languages
English (en)
Other versions
JP2009170774A (ja
Inventor
靖之 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008009195A priority Critical patent/JP5145966B2/ja
Publication of JP2009170774A publication Critical patent/JP2009170774A/ja
Application granted granted Critical
Publication of JP5145966B2 publication Critical patent/JP5145966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を内蔵すると共に一対の主面に放熱板を配設してなる半導体モジュールに関する。
半導体素子を内蔵すると共に一対の主面に放熱板を配設してなる半導体モジュールとして、例えば特許文献1に示すものがある。かかる半導体モジュール9においては、図16に示すごとく、両主面に放熱板92を配することにより、半導体素子91の熱を、半導体モジュール9の両主面から放熱することが可能となり、放熱効率を向上させることができる。
それ故、放熱板はできるだけ大きく、また、一対の放熱板92の大きさは同等とすることが理想である。
特開2001−308237号公報
しかしながら、実際に半導体モジュール9を製造する場合、図16(A)、(C)に示すごとく、半導体素子91のエミッタ側に配するエミッタ側放熱板922の大きさを、半導体素子92のコレクタ側に配するコレクタ側放熱板921よりも小さくせざるを得ない。この理由を以下に述べる。
すなわち、半導体モジュール9を製造する場合、まず、図17(A)に示すごとく、コレクタ側放熱板921にはんだ箔951、半導体素子91、はんだ箔952、スペーサ93、はんだ箔953を順次載せて、ファーストリフローを行うことにより、これらを接合する。その後、半導体素子91と信号端子94(図16)とをワイヤボンディングにて接続する(図示略)。
次いで、上記のごとく接合されたコレクタ側放熱板921と半導体素子91とスペーサ93との組立体90を、図17(B)に示すごとく上下反転する。そして、スペーサ93の表面を、はんだ950を介して、エミッタ側放熱板922に対向させるようにして、上記組立体90をエミッタ側放熱板922に載せる(図18)。この状態でセカンドリフローを行うことにより、上記組立体90にエミッタ側放熱板922を接合する。その後、全体を樹脂モールドすることにより、半導体モジュール9を得る。
ここで、上記セカンドリフロー時には、図18〜図21に示すごとく、上記組立体90とエミッタ側放熱板922との間の水平方向及び厚み方向の位置決めを行うための支承治具96を用いる。この支承治具96は、エミッタ側放熱板922を載置する底部961と、該底部961の両端から上方に立設した一対の立設部962とを有する。そして、図18に示すごとく、上記底部961にエミッタ側放熱板922を載置し、その上から、コレクタ側放熱板921と半導体素子91とスペーサ93との組立体90を載せる。このとき、コレクタ側放熱板921の端部が、上記立設部962の上面963に当接する。これにより、エミッタ側放熱板922と上記組立体90との位置あわせを行いつつ、セカンドリフローを行う。
そのため、エミッタ側放熱板922は、上記一対の立設部962の内側に入る寸法であり、コレクタ側放熱板921は、上記一対の立設板962に懸架することが可能な寸法である必要がある。それゆえ、コレクタ側放熱板921は、エミッタ側放熱板922よりも、大きな外形を有することとなる。
そうすると、半導体モジュール9において、両主面に配された一対の放熱板92から半導体素子91の放熱を均等に行うことができず、放熱性能を充分に向上させることが困難であった。
本発明は、かかる従来の問題点に鑑みてなされたもので、放熱性能に優れた半導体モジュールを提供しようとするものである。
本発明は、半導体素子を内蔵すると共に一対の主面に放熱板を配設してなる半導体モジュールであって、
上記一対の放熱板のうちの一方の放熱板である第一放熱板は長方形状を有し、
上記一対の放熱板のうちの他方の放熱板である第二放熱板は、上記第一放熱板と同形状の長方形における四つ角のうちの少なくとも対角の二つの角部に切欠部を設けた形状を有し、
上記第二放熱板は、その主面に垂直に投影したとき上記切欠部以外の部分において上記第一放熱板と重なっており、
上記切欠部は、上記長方形の角部のみに形成されていることを特徴とする半導体モジュールにある(請求項1)。
次に、本発明の作用効果につき説明する。
上記半導体モジュールにおいては、上記第二放熱板が、上記第一放熱板と同形状の長方形における四つ角のうちの少なくとも対角の二つの角部に切欠部を設けた形状を有する。そのため、上記半導体モジュールを組み立てる際、第二放熱板における切欠部に対応する位置に支承治具の立設部を配置した状態で支承治具の底部に第二放熱板を載置すると共に、第一放熱板の四つ角のうちの少なくとも対角の二つの角部を支承治具の立設部に支承させることができる(後述する実施例1、図4、図7参照)。これにより、第一放熱板と第二放熱板との位置合わせを行うことができ、半導体モジュールの製造が可能となる。
そして、上記切欠部は、長方形における四つ角のうちの少なくとも対角の二つの角部に配置すれば足るため、第二放熱板と第一放熱板との面積の差を小さくすることができる。すなわち、第二放熱板の面積を極力大きくして、半導体モジュールの両主面からの放熱を略均等とすることができると共に、放熱性能を向上させることができる。
以上のごとく、本発明によれば、放熱性能に優れた半導体モジュールを提供することができる。
本発明(請求項1)において、上記放熱板の形状は、主面に垂直な方向から見たときの形状である。また、上記半導体モジュールは、上記半導体素子を一つ内蔵していてもよいし、複数個内蔵していてもよい。
また、上記第二放熱板は、上記切欠部を、三つ以上の角部に形成してあることが好ましい(請求項2)。
この場合には、上記半導体モジュールを組み立てる際に、三つ以上の切欠部に対応して、立設部を三本以上有する支承治具を用いることができ、第一放熱板を安定して支承することができる。
また、上記第二放熱板は、上記切欠部を、四つの角部すべてに形成してあることが好ましい(請求項3)。
この場合には、上記半導体モジュールを組み立てる際に、四つの切欠部に対応して、立設部を四本有する支承治具を用いることができ、第一放熱板を一層安定して支承することができる(図5〜図7参照)。
また、上記半導体素子は、バイポーラトランジスタからなり、上記第二放熱板は、上記半導体素子のエミッタ側に配設されていることが好ましい(請求項4)。
この場合には、上記半導体素子におけるベースにワイヤーボンディングを施すことがあるが、かかる場合に、半導体モジュールの組立時に支承治具にて支承すべき第一放熱板は、ベースと反対側の面に設けられたコレクタの配設側の放熱板となる。それ故、コレクタと反対側のエミッタ側に上記第二放熱板を配設することが好ましい。これにより、製造容易な半導体モジュールを得ることができる。
また、上記半導体素子は、電界効果トランジスタからなり、上記第二放熱板は、上記半導体素子のドレイン側に配設されていることが好ましい(請求項5)。
この場合には、上記半導体素子におけるゲートにワイヤーボンディングを施すことがあるが、かかる場合に、半導体モジュールの組立時に支承治具にて支承すべき第一放熱板は、ゲートと反対側の面に設けられたソースの配設側の放熱板となる。それ故、ソースと反対側のドレイン側に上記第二放熱板を配設することが好ましい。これにより、製造容易な半導体モジュールを得ることができる。
(実施例1)
本発明の実施例に係る半導体モジュールにつき、図1〜図7を用いて説明する。
本例の半導体モジュール1は、図1に示すごとく、半導体素子2を内蔵すると共に一対の主面に放熱板3を配設してなる。図1(C)に示すごとく、一対の放熱板3のうちの一方の放熱板である第一放熱板31は長方形状を有する。また、図1(A)に示すごとく、一対の放熱板3のうちの他方の放熱板である第二放熱板32は、第一放熱板31と同形状の長方形における四つの角部に切欠部321を設けた形状を有する。
具体的には、図1(A)、(C)に示すごとく、第二放熱板32における長手方向の寸法Aと短手方向の寸法Bとは、それぞれ第一放熱板31における長手方向の寸法Aと短手方向の寸法Bと同等である。そして、第二放熱板32は、第一放熱板31における四つの角部に対応する位置に、切欠部321を形成している。これらの切欠部321は、それぞれ、3mm×3mmの正方形状を有する。
また、図1(B)、図2に示すごとく、第二放熱板32は、その主面に垂直に投影したとき切欠部32以外の部分において第一放熱板31と重なる状態で、半導体モジュール1に組み込まれている。
本例の半導体モジュール1は、図2に示すごとく、二個の半導体素子2を内蔵してなり、二個の半導体素子2のうちの一方は、バイポーラトランジスタの一種であるIGBT(Insulated Gate Bipolar Transistor)21である。そして、第二放熱板32は、IGBT21のエミッタ側に配設されている。
また、上記二個の半導体素子2のうちの他方は、ダイオード22である。そして、ダイオード22は、アノード側を第二放熱板32側に配置している。
また、第一放熱板31は、上記二個の半導体素子2における第二放熱板32とは反対側の面に配置されている。すなわち、第一放熱板31は、IGBT21のコレクタ側に配され、ダイオード22のカソード側に配されている。
半導体素子2は、第一放熱板31の内側面312に、はんだ5によって接合されている。そして、半導体素子2における第一放熱板31と反対側の面は、熱伝導性及び導電性に優れたスペーサ12を介してはんだ5によって第二放熱板32の内側面322に接合されている。このようにして、二個の半導体素子2は、一対の放熱板3に挟持された状態にある。
また、半導体素子2、放熱板3、スペーサ12等からなる接合体は、一対の放熱板3の表面を露出させる状態で、樹脂によってモールドされており、図1(A)、(C)に示すごとく、平面視略長方形状の本体部10を構成している。
また、第一放熱板31及び第二放熱板32は、それぞれ一対の電極端子33とそれぞれ一体化されている。これらの電極端子33は、図1に示すごとく、本体部10における一辺から突出している。また、本体部10における他方の辺からは、複数の信号端子34が突出している。信号端子34は、本体部10の内部において、二個の半導体素子2のうちのIGBT21のコレクタ端子にワイヤーボンディングによって接続されている。
半導体モジュール1は、例えば、インバータ等の電力変換装置におけるスイッチング用の部品として組み込まれる。そして、上記一対の電極端子33は、被制御電流を流す電力バスバーに接続され、上記信号端子34は、半導体素子2を制御する制御回路に接続される。
以下に、半導体モジュール1の製造方法につき説明する。
まず、図3に示すごとく、第一放熱板31にはんだ箔51、半導体素子2、はんだ箔52、スペーサ12、はんだ箔53を順次載せて、ファーストリフローを行うことにより、これらを接合する。その後、半導体素子2と信号端子34とをワイヤボンディングにて接続する(図示略)。
次いで、上記のごとく接合された第一放熱板31と半導体素子2とスペーサ12との組立体100を、図3(B)に示すごとく上下反転する。そして、スペーサ12の表面を、はんだ5を介して、第二放熱板32に対向させるようにして、上記組立体90を第二放熱板32に載せる(図4)。この状態でセカンドリフローを行うことにより、上記組立体100に第二放熱板32を接合する。その後、全体を樹脂モールドすることにより、半導体モジュール1を得る。
ここで、上記セカンドリフロー時には、図4〜図7に示すごとく、上記組立体100と第二放熱板32との間の水平方向及び厚み方向の位置決めを行うための支承治具6を用いる。この支承治具6は、図5、図6に示すごとく、第二放熱板32を載置する長方形状の底部61と、該底部61の四隅から上方に立設した一対の立設部62とを有する。そして、図4、図7に示すごとく、上記底部61に第二放熱板32を載置し、その上から、第一放熱板31と半導体素子2とスペーサ93との組立体100を載せる。このとき、第一放熱板31の端部が、上記立設部62の上面63に当接する。これにより、第二放熱板32と上記組立体100との位置あわせを行いつつ、セカンドリフローを行う。
第二放熱板32は、上記のごとく、四つ角に切欠部321を形成してなるため、この切欠部321に支承治具6の立設部62が配置されるような状態で、第二放熱板32を支承治具6の底部61に載置することができる。一方、第一放熱板31は、上記のごとく、切欠部321を設けておらず、その四つ角を、支承治具6の立設部62の上面63に載置することができる。
このようにして、第一放熱板31と第二放熱板32との間の間隔を一定の間隔に保った状態で、セカンドリフローを行うことができる。
次に、本例の作用効果につき説明する。
上記半導体モジュール1においては、第二放熱板32が、第一放熱板31と同形状の長方形における四つ角のうちの少なくとも対角の二つの角部に切欠部321を設けた形状を有する。そのため、半導体モジュール1を組み立てる際、図4、図7に示すごとく、第二放熱板32における切欠部321に対応する位置に支承治具6の立設部62を配置した状態で支承治具の底部61に第二放熱板32を載置すると共に、第一放熱板31の四つ角を支承治具6の立設部62に支承させることができる。これにより、第一放熱板31と第二放熱板32との位置合わせを行うことができ、半導体モジュール1の製造が可能となる。
そして、切欠部321は、長方形における四つ角にのみ配置すれば足るため、第二放熱板32と第一放熱板31との面積の差を小さくすることができる。すなわち、第二放熱板32の面積を極力大きくして、半導体モジュール1の両主面からの放熱を略均等とすることができると共に、放熱性能を向上させることができる。
また、第二放熱板32は、切欠部321を、四つの角部すべてに形成してあるため、半導体モジュール1を組み立てる際に、四つの切欠部321に対応して、立設部62を四本有する支承治具6を用いることができ、第一放熱板31を一層安定して支承することができる。
また、半導体素子2のうちの一方では、バイポーラトランジスタ(IGBT21)からなり、第二放熱板32は、IGBT21のエミッタ側に配設されている。これは、IGBT21におけるベースには、上記のごとくワイヤーボンディングを施すため、半導体モジュール1の組立時に支承治具6にて支承すべき第一放熱板31は、必然的に、ベースと反対側の面に設けられたコレクタの配設側に配されることとなる。それ故、コレクタと反対側のエミッタ側に第二放熱板32を配設することにより、製造容易な半導体モジュールを得ることができる。
以上のごとく、本例によれば、放熱性能に優れた半導体モジュールを提供することができる。
(実施例2)
本例は、半導体素子2のうちの一方であるIGBT21の代わりに、、電界効果トランジスタの一種であるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いた例である。
この場合には、第二放熱板32は、MOSFETのドレイン側に配設し、第一放熱板31をソース側に配設する。
すなわち、この場合には、MOSFETにおけるゲートにワイヤーボンディングを施して信号端子と接続する。そのため、半導体モジュール1の組立時に支承治具61にて支承すべき第一放熱板31は、ゲートと反対側の面に設けられたソースの配設側に配されることとなる。それ故、ソースと反対側のドレイン側に第二放熱板32を配設することにより、製造容易な半導体モジュール1を得ることができる。
その他は、実施例1と同様の構成を有し、同様の作用効果を奏する。
(実施例3)
本例は、図8〜図10に示すごとく、第二放熱板32の四つ角に設けた切欠部321の形状を種々変更した半導体モジュール1の例である。
図8に示す半導体モジュール1における切欠部321は、テーパ状に面取りした形状を有する。
図9に示す半導体モジュール1における切欠部321は、内側に凸の円弧形状を有する。
図10に示す半導体モジュール1における切欠部321は、外側に凸の円弧形状を有する。
その他は、実施例1と同様である。
これらの場合にも、実施例1と同様の作用効果を有する。
なお、切欠部321の形状は、上記以外にも種々の形状が考えられる。
(実施例4)
本例は、図11〜図14に示すごとく、第二放熱板32に設けた切欠部321の数を3個あるいは2個とした半導体モジュール1の例である。
図11に示す半導体モジュール1は、第二放熱板32における三つの角部に切欠部321を設け、他の一つの角部には切欠部321を設けていない。また、この半導体モジュール1における切欠部321は、実施例1と同様に正方形状を有する。
図12に示す半導体モジュール1も、第二放熱板32における三つの角部に切欠部321を設け、他の一つの角部には切欠部321を設けていない。また、この半導体モジュール1における切欠部321は、テーパ状に面取りした形状を有する。
図13に示す半導体モジュール1は、第二放熱板32における対角の二つの角部に切欠部321を設け、他の二つの角部には切欠部321を設けていない。また、この半導体モジュール1における切欠部321は、実施例1と同様に正方形状を有する。
図14に示す半導体モジュール1も、第二放熱板32における対角の二つの角部に切欠部321を設け、他の二つの角部には切欠部321を設けていない。また、この半導体モジュール1における切欠部321は、テーパ状に面取りした形状を有する。
その他は、実施例1と同様である。
本例の場合には、第二放熱板32の面積を第一放熱板31の面積に、より近付けて大きくすることができるため、半導体モジュール1の両主面からの放熱を一層均等に行うことができると共に、放熱性能を向上させることができる。
また、第二放熱板32の少なくとも対角の二つの角部に切欠部321を設ければ、半導体モジュール1を組み立てる際に、第一放熱板31と第二放熱板32とを、立設部を2本あるいは3本とした支承治具6(例えば、図5、図6に示す支承治具6の立設部62を2本あるいは3本としたもの)に適切にセットすることが可能である。それゆえ、半導体モジュール1の製造が充分に可能となる。
その他、実施例1と同様の作用効果を有する。
(実施例5)
本例は、図15に示すごとく、逆方向導通性を有する2個の半導体素子20を、半導体モジュール1に内蔵した例である。
逆方向導通性を有する半導体素子20としては、例えば、MOSFET、あるいは、上述したIGBTにダイオードの機能を取り込んだ複合素子を用いることができる。そして、二個の半導体素子20は、第一放熱板31(電極端子33)と第二放熱板32(電極端子33)とにおいて、互いに電気的に並列接続されている。
したがって、本例の半導体モジュール1は、上述した実施例1〜4における半導体モジュールを2個並列接続したものを、大きさを変えずに一体化したものと考えることができる。そして、信号端子34については、各半導体素子20ごとに制御回路に接続する必要があるため、実施例1〜4の半導体モジュールの二倍の本数が形成されている。
その他は、実施例1と同様である。
本例の場合には、実施例1〜4に示した半導体モジュールに対して二倍の電流が全体として流れることとなり、発熱量が二倍となる。それゆえ、本例の半導体モジュール1においては特に放熱性能の向上が求められるが、本発明を適用することにより、効果的に、両主面からの放熱を略均等にして、放熱性能を向上させることができる。
その他、実施例1と同様の作用効果を有する。
実施例1における、(A)第二放熱板側から見た半導体モジュールの正面図、(B)(A)のA−A線矢視断面図、(C)第一放熱板側から見た半導体モジュールの正面図。 図1(A)のB−B線矢視断面図。 実施例1における、半導体モジュールの製造方法の説明図。 実施例1における、支承治具を用いた半導体モジュールの製造方法の説明図。 実施例1における、支承治具の平面図。 実施例1における、支承治具の斜視図。 実施例1における、支承治具とこれにセットする第二放熱板及び第一放熱板の斜視図。 実施例3における、半導体モジュールの正面図。 実施例3における、他の半導体モジュールの正面図。 実施例3における、更に他の半導体モジュールの正面図。 実施例4における、切欠部を3個設けた半導体モジュールの正面図。 実施例4における、切欠部を3個設けた他の半導体モジュールの正面図。 実施例4における、切欠部を2個設けた半導体モジュールの正面図。 実施例4における、切欠部を2個設けた他の半導体モジュールの正面図。 実施例5における、半導体モジュールの正面図。 従来例における、(A)第二放熱板側から見た半導体モジュールの正面図、(B)(A)のC−C線矢視断面図、(C)第一放熱板側から見た半導体モジュールの正面図。 従来例における、半導体モジュールの製造方法の説明図。 従来例における、支承治具を用いた半導体モジュールの製造方法の説明図。 従来例における、支承治具の平面図。 従来例における、支承治具の斜視図。 従来例における、支承治具とこれにセットするエミッタ側放熱板及びコレクタ側放熱板の斜視図。
符号の説明
1 半導体モジュール
2 半導体素子
3 放熱板
31 第一放熱板
32 第二放熱板
321 切欠部

Claims (5)

  1. 半導体素子を内蔵すると共に一対の主面に放熱板を配設してなる半導体モジュールであって、
    上記一対の放熱板のうちの一方の放熱板である第一放熱板は長方形状を有し、
    上記一対の放熱板のうちの他方の放熱板である第二放熱板は、上記第一放熱板と同形状の長方形における四つ角のうちの少なくとも対角の二つの角部に切欠部を設けた形状を有し、
    上記第二放熱板は、その主面に垂直に投影したとき上記切欠部以外の部分において上記第一放熱板と重なっており、
    上記切欠部は、上記長方形の角部のみに形成されていることを特徴とする半導体モジュール。
  2. 請求項1において、上記第二放熱板は、上記切欠部を、三つ以上の角部に形成してあることを特徴とする半導体モジュール。
  3. 請求項2において、上記第二放熱板は、上記切欠部を、四つの角部すべてに形成してあることを特徴とする半導体モジュール。
  4. 請求項1〜3のいずれか一項において、上記半導体素子は、バイポーラトランジスタからなり、上記第二放熱板は、上記半導体素子のエミッタ側に配設されていることを特徴とする半導体モジュール。
  5. 請求項1〜3のいずれか一項において、上記半導体素子は、電界効果トランジスタからなり、上記第二放熱板は、上記半導体素子のドレイン側に配設されていることを特徴とする半導体モジュール。
JP2008009195A 2008-01-18 2008-01-18 半導体モジュール Active JP5145966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008009195A JP5145966B2 (ja) 2008-01-18 2008-01-18 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008009195A JP5145966B2 (ja) 2008-01-18 2008-01-18 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2009170774A JP2009170774A (ja) 2009-07-30
JP5145966B2 true JP5145966B2 (ja) 2013-02-20

Family

ID=40971608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008009195A Active JP5145966B2 (ja) 2008-01-18 2008-01-18 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5145966B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605559B2 (en) 2015-02-02 2017-03-28 General Electric Company Wash timing based on turbine operating parameters

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620399B2 (ja) * 2000-03-30 2005-02-16 株式会社デンソー 電気機器の製造方法
JP2002319654A (ja) * 2001-04-23 2002-10-31 Denso Corp 半導体装置
JP4356494B2 (ja) * 2004-03-30 2009-11-04 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605559B2 (en) 2015-02-02 2017-03-28 General Electric Company Wash timing based on turbine operating parameters

Also Published As

Publication number Publication date
JP2009170774A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
US9917031B2 (en) Semiconductor device, and method for assembling semiconductor device
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP5895933B2 (ja) パワーモジュール
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP6634778B2 (ja) 半導体装置及びその製造方法
JP2013191788A (ja) 半導体モジュール及び半導体装置
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5668707B2 (ja) 半導体モジュール
JP2013171870A (ja) 半導体モジュールとその製造方法
JP6480856B2 (ja) 半導体モジュール
JP6058353B2 (ja) 半導体装置
JP2011018933A (ja) 半導体装置およびその製造方法
JP4910889B2 (ja) 半導体装置
JP5904041B2 (ja) 半導体装置
JP5145966B2 (ja) 半導体モジュール
JP2013125889A (ja) 半導体装置
JP2016036047A (ja) パワーモジュール
JP2007095875A (ja) 半導体装置の取付構造
JP4449724B2 (ja) 半導体モジュール
JP2015035437A (ja) 半導体装置及びその製造方法
JP3741002B2 (ja) 半導体装置の実装構造
US20160351469A1 (en) Semiconductor device
JP2006303375A (ja) 電力変換装置及びその製造方法
JP2011211018A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R151 Written notification of patent or utility model registration

Ref document number: 5145966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250