JP2012004543A - 半導体ユニットおよびそれを用いた半導体装置 - Google Patents

半導体ユニットおよびそれを用いた半導体装置 Download PDF

Info

Publication number
JP2012004543A
JP2012004543A JP2011097015A JP2011097015A JP2012004543A JP 2012004543 A JP2012004543 A JP 2012004543A JP 2011097015 A JP2011097015 A JP 2011097015A JP 2011097015 A JP2011097015 A JP 2011097015A JP 2012004543 A JP2012004543 A JP 2012004543A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
terminal
external lead
semiconductor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011097015A
Other languages
English (en)
Other versions
JP5659938B2 (ja
Inventor
Kenichiro Sato
憲一郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011097015A priority Critical patent/JP5659938B2/ja
Publication of JP2012004543A publication Critical patent/JP2012004543A/ja
Application granted granted Critical
Publication of JP5659938B2 publication Critical patent/JP5659938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【目的】良好な放熱性能を有する小型の半導体ユニットおよびこの半導体ユニットを用いた半導体装置を提供する。
【解決手段】半導体ユニット１００はＬ字型の導電板１，２を有し、各導電板は、この半導体ユニットの下部に固着した放熱板１５に対して平行に配置された脚部１ｂ、２ｂと、垂直方向に配置された平板状の胴体部１ａ，２ａとから成る。２枚のＬ字型の導電板１，２の胴体部１ａ，２ａで半導体チップ６を挟み込む構造とすることで、半導体チップ６から発生する熱をチップの両面から放熱できて放熱性能を向上することができる。また、Ｌ字型の導電板１，２の脚部１ｂ，２ｂから放熱板１５に熱を逃がすため、半導体ユニット１００の冷却のために放熱板１５が占める平面積が小さくなり、半導体装置３００の小型化を図ることができる。
【選択図】 図６

Description

この発明は、半導体チップが収納された半導体ユニットおよびこの半導体ユニットを用いた半導体装置に関する。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｒａｒ Ｔｒａｎｓｉｓｔｏｒ）やＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）などのパワー半導体素子を絶縁基板に搭載し、１つのパッケージに格納して半導体モジュールとして構成することが知られている（特許文献１）。
図１７は、第１の従来例である半導体モジュールの要部断面図である。図１７は特許文献１に開示されている半導体モジュールを示す図である。
図１７において、絶縁基板５５は半田等により放熱板５４上に接合され、ＩＧＢＴチップ５６は絶縁基板５５を介して放熱板５４上に搭載される。ＩＧＢＴチップ５６のコレクタ電極５８は半田等の導電性材料で、絶縁基板５５上の金属薄板５５ａに電気的に接続されている。
コレクタ用の外部電極端子６２は、半田等により放熱板５４上に接合された中継基板６３ｂの金属薄板６４ｂに、コレクタ用ブスバー６０を介して電気的に接続される。ＩＧＢＴチップ５６のコレクタ電極５８と中継基板６３ｂの金属薄板６４ｂはアルミニウムワイヤ６５により電気的に接続される。
一方、エミッタ用の外部電極端子６１は、半田等により放熱板５４上に接合された絶縁基板５５の金属薄板５５ｂに、エミッタ用ブスバー５９を介して電気的に接続される。金属から成る放熱部材６７は導電性接合部材６６を介してＩＧＢＴチップ５６のエミッタ電極５７に接合され、さらに半田等により中継基板６３ａの金属薄板６４ａに接合される。
このため、エミッタ電極５７は放熱部材６７を介して中継基板６３ａの金属薄板６４ａに電気的に接続され、さらにエミッタ用ブスバー５９を介してエミッタ用の外部電極端子６１に電気的に接続される。また、６８はＩＧＢＴチップ５６を収納する筐体、６９はシリコンゲルであり、筐体６８の内部はシリコンゲル６９で封止されている。
この半導体モジュールでは、ＩＧＢＴチップ５６の上面のエミッタ電極５７と放熱板５４上に設けた絶縁性中継基板６３ａとを平板状の金属で構成された放熱部材６７で接合している。このため、ＩＧＢＴチップ５６の上面と下面の双方から放熱板５４への放熱を可能にする。
また、第２の従来例として特許文献２に開示されている電力変換装置に用いられている半導体モジュールがある。この電力変換装置は、半導体素子を内蔵してなると共に主電極端子と制御電極端子とを有する半導体モジュールと、半導体モジュールの制御電極端子が接続された制御回路基板と、半導体モジュールの主電極端子が接続された複数のバスバーにより構成されるバスバアッセンブリと、半導体モジュールをその両面から冷却するための複数の冷却チューブとを備えている。この電力変換装置に用いられる半導体モジュールは両面が冷却体で挟まれ両面から冷却される構造となっている。
特開２０００−１５６４３９号公報（図１） 特開２００５−７３３７３号公報（図１）
第１の従来例においては、ＩＧＢＴチップ５６の上面のエミッタ電極５７と放熱板５４上に設けた絶縁性中継基板６３ａとを平板状の金属で構成された放熱部材６７で接合している。そして、ＩＧＢＴチップ５６が発する熱を、放熱部材６７を経由し、絶縁性中継基板６３ａを介して放熱板５４へ伝達している。このため、図１８に矢印Ａで示すように、放熱部材６７を絶縁性中継基板６３ａに接合するための面積が必要になる。このように、伝熱面積を確保する必要があるため、モジュールが大型化してしまうという問題がある。
また、コレクタ電極と外部導出端子を接続するために、アルミワイヤを使用している。アルミワイヤによって接続される２箇所の間は、アルミワイヤ及びアルミワイヤの接合部にストレスが生じないように、図１８に矢印Ｂで示す距離が必要になる。この距離を確保するためモジュールが大型化してしまうという問題がある。
また、主電流をアルミワイヤに流すことになるため、主電流の電流密度を増大させることが困難になる。電流容量を確保するためには、アルミワイヤの本数を増加させる必要があるが、アルミワイヤの配線箇所が多くなって製造工数がかかってしまう。また、多くのアルミワイヤを接続するための領域を確保する必要があるため、モジュールが大型化してしまうという問題がある。
さらに、ＩＧＢＴチップ５６を制御するためには制御信号の入力が必要である。このため、図示しない制御ピンブロックが筐体の側壁に設けているため、ブロックを配置するための面積が必要になり、モジュールの小型化が困難になる。
また、特許文献２では、半導体モジュールの内部構成については記載されていない。また、この半導体素子はこれ自体では使用することが出来ず、使用する場合には冷却体を半導体素子の両面に設置する必要があり電力変換装置（例えば、３相のインバータなど）としては大型化する。
前記の特許文献１および特許文献２では、半導体素子を両面から導電板で挟み、樹脂成型して、Ｌ字型に曲げた導電板の脚部を冷却体に取り付けて半導体素子を冷却する構成については記載されていない。
この発明の目的は、前記の課題を解決して、良好な放熱性能を有する小型の半導体ユニットおよびこの半導体ユニットを用いた半導体装置を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、平板状の胴体部とこれに直交する脚部を有するＬ字型の導電板と、前記胴体部を対向して配置した２個の前記導電板の前記胴体部間にそれぞれが積層して固着する半導体チップおよびスペーサと、前記半導体チップの制御電極と一端が接続する制御端子と、前記導電板の胴体部、前記スペーサ、前記半導体チップおよび制御端子の前記制御電極との接続側を封止する樹脂とを具備し、前記導電板の前記脚部と前記制御端子の他端が前記樹脂から突出する構成の半導体ユニットとする。
また、特許請求の範囲の請求項２記載の発明によれば、前記請求項１の半導体ユニットと、前記半導体ユニットの前記脚部に接続する外部導出端子と、該半導体ユニットの前記脚部の下面または前記外部導出端子の下面を絶縁層を挟んで固着する放熱板と、前記放熱板に固着し、前記半導体ユニット、および前記外部導出端子とを収納し前記外部導出端子の先端および前記制御端子の先端が突出する筐体と、該筐体内に充填される絶縁材と、を具備する構成の半導体装置とする。
また、特許請求の範囲の請求項３記載の発明によれば、請求項２に記載の発明において、前記外部導出端子は、内部接続導体を介して前記半導体ユニットの脚部に接続される構成とすると良い。
また、特許請求の範囲の請求項４記載の発明によれば、複数の前記請求項１の半導体ユニットと、該複数の半導体ユニットの前記脚部間を接続する配線導体と、前記複数の半導体ユニット前記脚部に接続する外部導出端子と、前記脚部の下面，前記配線導体の下面，前記外部導出端子の下面の少なくとも１つを、絶縁層を挟んで固着する放熱板と、該放熱板に固着し、前記半導体ユニット、前記配線導体、前記外部導出端子と、を収納し前記外部導出端子の先端および前記制御端子の先端が突出する筐体と、該筐体内に充填される絶縁材と、を具備する構成の半導体装置とする。
また、特許請求の範囲の請求項５記載の発明によれば、請求項４に記載の発明において、前記外部導出端子は、内部接続導体を介して前記半導体ユニットの脚部または前記配線導体に接続される構成とするとよい。
また、特許請求の範囲の請求項６記載の発明によれば、請求項４に記載の発明において、前記配線導体の一部を延長して、前記筐体より突出させて外部に導出する構成とするとよい。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項２または４に記載の発明において、前記筐体上に配置され前記半導体ユニットの制御端子と接続するドライブ基板を有する構成とするとよい。
また、特許請求の範囲の請求項８に記載の発明によれば、請求項４に記載の発明において、前記筐体上部を覆う蓋と、前記筐体内に配置され前記絶縁材に浸漬し前記半導体ユニットの制御端子と接続するドライブ基板と、該ドライブ基板に固着し前記蓋から突出する制御導体とを有するとよい。
また、特許請求の範囲の請求項９に記載の発明によれば、請求項２〜８のいずれか一項に記載の発明において、前記絶縁材がゲルであるとよい。
また、特許請求の範囲の請求項１０に記載の発明によれば、請求項１に記載の発明において、前記半導体チップがＩＧＢＴチップと該ＩＧＢＴチップと逆並列に接続するＦＷＤチップであるとよい。
また、特許請求の範囲の請求項１１に記載の発明によれば、請求項４に記載の発明において、前記外部導出端子がインバータを構成するＰ端子、Ｎ端子もしくはＭ端子となる。
また、特許請求の範囲の請求項１２に記載の発明によれば、請求項４に記載の発明において、前記外部導出端子は、前記筐体内において、互いに離して上下に配置されるが互いに離して上下に配置されるとよい。
また、特許請求の範囲の請求項１３に記載の発明によれば、請求項２に記載の発明において、前記半導体ユニットの脚部と前記外部導出端子をレーザー溶接によって固着するとよい。
また、特許請求の範囲の請求項１４に記載の発明によれば、請求項４に記載の発明において、前記半導体ユニットの脚部と、前記外部導出端子並びに前記配線導体をレーザー溶接で固着するとよい。
この発明によれば、半導体ユニットにおいて、２枚の導電板で半導体チップを挟み込む構造とすることで、半導体チップから発生する熱をチップの両面から放熱できてこの半導体ユニットを用いた半導体装置の放熱性能を向上することができる。
また、導電板を平板状の胴体部とこれに直交する脚部を有するＬ字型に構成し、この胴体部にて半導体チップを挟み込み、導電板の脚部から放熱板に熱を逃がすため、半導体ユニットの放熱板に占める面積が小さくなり、半導体装置の小型化を図ることができる。
放熱板を冷却体に代えることで、さらに放熱効率を高めることができる。
半導体チップに流れる主電流を導電板で流すために、大電流を通電できる半導体装置に
することができる。
また、本発明の半導体ユニットを複数個用いて電力変換装置に相当する半導体装置（パワー半導体モジュール）を製造することで、電力変換装置を容易に小型化できる。
この発明の第１実施例の半導体ユニット１００の外形図であり（ａ）は正面図、（ｂ）は左側面図、（ｃ）は右側面図、（ｄ）は上面図、（ｅ）は下面図である。 図１の半導体ユニット１００の要部断面図である。 図１の半導体ユニット１００の製造方法であり、（ａ）〜（ｃ）は工程順に示した要部製造工程断面図である。 この発明の第２実施例の半導体装置２００の要部断面図である。 絶縁層１４を介して半導体ユニット１００の脚部１ｂ、２ｂと放熱板１５を固着する方法を説明する図である。 この発明の第３実施例の半導体装置３００の要部断面図である。 この発明の第４実施例の半導体装置４００の要部断面図である。 この発明の第５実施例の半導体装置５００の要部断面図である。 この発明の第６実施例の半導体装置６００の要部断面図である。 この発明の第７実施例の半導体装置７００の要部断面図である。 この発明の第８実施例の半導体装置８００の要部断面図である。 この発明の第９実施例の半導体装置９００の要部断面図である。 この発明の第１０実施例の半導体装置１０００の要部平面図である。 この発明を適用する半導体装置の回路図であり、（ａ）は半導体ユニット１００を直列に接続した回路図であり、（ｂ）は半導体ユニット１００を並列に接続した回路図である。 この発明の第１１実施例の半導体装置１１００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。 この発明の第１２実施例の半導体装置１２００の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）をＸ−Ｘ線で切断した要部断面図である。 第１の従来例である半導体モジュールの要部断面図である 図１７の半導体モジュールでの不都合点を説明する図である。 半導体ユニット１００における、脚部の外部への導出例を示す図であり、（ａ）は脚部を外側へ導出した図であり、（ｂ）は脚部を同一側へ導出した図である。
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例の半導体ユニット１００の外形図であり同図（ａ）は正面図、同図（ｂ）は左側面図、同図（ｃ）は右側面図、同図（ｄ）は上面図、同図（ｅ）は下面図である。
図２は、図１の半導体ユニット１００の断面図である。図２（ａ）は図１（ｂ）のＸ−Ｘ線で切断した断面を矢印の方向に見た矢視断面図である。同じく図２（ｂ）は、図１（ａ）のＹ−Ｙ線で切断した断面を矢印の方向にみた矢視断面図である。
この半導体ユニット１００には、一対のＬ字型の導体板を用いている。この導体板は、平板状の胴体部と胴体部に連続してかつ直交する脚部を有したＬ字形状をしている。
Ｌ字型の導体板であるコレクタ導電板１には、ＩＧＢＴチップ６の図示しないコレクタ電極が半田８によって半田付けされる。また、同じくＬ字型の導体板であるエミッタ導体板２には、ＩＧＢＴチップ６の図示しないエミッタ電極に一方の面が半田８によって接合されたスペーサ７の他面が半田８によって半田付けされる
さらにコレクタ導電板１には、ＩＧＢＴチップ６に隣接して、ＦＷＤチップ９の図示しないカソード電極も半田８によってはんだ付け付けされる。
また、同じく導体板２には、ＦＷＤチップ９の図示しないアノード電極に一方の面が半田８によって接合されたスペーサ１０の他面が半田８によってはんだ付けされる。
そして、ＩＧＢＴチップ６の制御電極にはワイヤ４で制御端子３が接続され、これらを樹脂５にて封止して、半導体ユニット１００を構成する。
Ｌ字型のコレクタ導電板１およびＬ字型のエミッタ導電板２は、ＩＧＢＴチップ６，ＦＷＤチップ９を挟みこむ平板状の胴体部（以下、胴体部という）１ａ，２ａと、外部に導出される脚部１ｂ，２ｂから構成される。脚部１ｂ，２ｂは胴体部１ａ，２ａの端部に連続してこれに直交している。脚部１ｂ，２ｂは、樹脂５から露出（突出）している。
ここで、脚部１ｂ，２ｂは平板状の導電板の一端を直角に折り曲げて形成してもよい。
導体ユニット１００の脚部１ｂ，２ｂを図示しない回路基板へ実装する。したがって、脚部１ｂ，２ｂによって、図示しない回路基板へ電気的に接続されるとともに、脚部１ｂ，２ｂを介して、ＩＧＢＴチップ６，ＦＷＤチップ９で発生した熱を図示しない放熱板や冷却フィンに伝導させる。
また、制御端子３はゲート端子、補助エミッタ端子、温度センサー端子および電流検知端子などで構成され、ＩＧＢＴチップ６の制御電極（図示せず）とワイヤ４で接続し、樹脂５により固定される。また、この制御端子３は樹脂５の上面からそれぞれ突出している。
前記のＬ字型のコレクタ導電板１およびＬ字型のエミッタ導電板２の厚さＴはそれぞれ１ｍｍ〜５ｍｍ程度であり、また脚部の長さＤはそれぞれ１ｃｍ〜２ｃｍ程度である。
前記の半田８付けはＡｇペーストなどの導電接着剤を用いてもよい。
また、Ｌ字型のコレクタ導電板１、Ｌ字型のエミッタ導電板２および制御端子３はリードフレームを用いて形成されることが多い。
ＩＧＢＴチップ６，ＦＷＤチップ９は扁平な形状をしており、半導体ユニット１００の回路基板等への実装面に対して、扁平な面が垂直となる方向に配置される。また、制御端子３を樹脂５の上部から引き出している。このため、半導体ユニット１００の脚部１ｂ，２ｂの両端部の幅Ｗを小さくできる。パワー半導体素子を、絶縁基板上に並べて配置していた図１７の構成に比べると、実装面積を大幅に縮小することができる。
また、半導体ユニット１００は、脚部１ｂ，２ｂを図示しない回路基板へ実装することにより、回路基板に対し電気的・熱的に接続されている。したがって、ＩＧＢＴチップ６，ＦＷＤチップ９が発する熱を、脚部１ｂ，２ｂから図示しない放熱板や冷却フィンに伝導させる。このため、第２の従来例のごとく、冷却体を半導体ユニット１００の両面に介挿する必要がなく、高い信頼性を確保しながら各種電力変換装置に使用可能である。
また、この半導体ユニット１００では、ＩＧＢＴチップ６とＦＷＤチップ９の２個のチップで構成される例を示したが、例えば、ＩＧＢＴチップ６とＦＷＤチップ９をそれぞれ別体の半導体ユニットとして構成してもよい。
なお、半導体ユニット１００にＩＧＢＴチップ６とＦＷＤチップ９を配置する際、図１に示すように、半導体ユニット１００の実装面に対して水平な方向に並べて配置されている。このように配置することにより、ＩＧＢＴチップ６，ＦＷＤチップ９から、放熱面（脚部１ｂ，２ｂの実装面）までの距離がほぼ等しくなり、均等な放熱を図ることができる。
また、図示は省略するが、ＩＧＢＴチップ６とＦＷＤチップ９を半導体ユニット１００の実装面に対して垂直な方向に並べて（扁平な面も実装面に垂直に）配置してもよい。この場合は、半導体ユニットを実装する際の面積をより縮小することができる。
図３は、図１の半導体ユニット１００の製造方法であり、同図（ａ）〜同図（ｃ）は工程順に示した要部製造工程断面図である。
同図（ａ）において、Ｌ字型のコレクタ導電板１の胴体部１ａが水平になるように治具１１に設置し、この胴体部１ａ上に板半田を載置し、その上にＩＧＢＴチップ６のコレクタ電極とＦＷＤチップ９のカソード電極が接するように、ＩＧＢＴチップ６とＦＷＤチップ９を載置する。続いて、リフロー炉を通して板半田を溶融し、冷却してそれぞれを半田８で固着する。
同図（ｂ）において、Ｌ字型のコレクタ導電板１を治具１２に載置したまま、制御端子３も治具１２に載置する。ＩＧＢＴチップ６の図示しない制御電極と制御端子３とをワイヤ４で接続する。続いて、ＩＧＢＴチップ６のエミッタ電極上とＦＷＤチップ９のアノード電極上に板半田を載置し、その上にヒートスプレッダであるスペーサ７，１０をそれぞれ載置する。続いて、それぞれのスペーサ７，１０の上に板半田を載置し、Ｌ字型のエミッタ導電板２の胴体部２ａを載置する。このとき、Ｌ字型のコレクタ導電板１の脚部１ｂの下面とＬ字型のエミッタ導電板２の脚部２ｂの下面が面一になるようにする。これらをリフロー炉に入れて、板半田を溶融させ、リフロー炉から取り出して、溶融したい板半田を冷却して、Ｌ字型のコレクタ導電板１、ＩＧＢＴチップ６、ＦＷＤチップ９、それぞれのスペーサ７，１０およびＬ字型のエミッタ導電板２をそれぞれ半田８で固着する。
同図（ｃ）において、半田８付けした後、全体を型１３に入れ、トランスファモールドにより、両導電板１，２の脚部１ｂ，２ｂと制御端子３を突出させて樹脂５で封止する。このとき、両導電板１，２に挟まれた樹脂５の下面が両導電板１，２の下面と面一になるようにする。続いて、前記の制御端子３とＬ字型のコレクタ導電板１を切り離して半導体ユニット１００は完成する。
尚、図３（ｂ）の工程で、Ｌ字型のコレクタ導電板１の脚部１ｂの下面とＬ字型のエミッタ導電板２の脚部２ｂの下面を概ね揃えた場合には、図３（ｃ）の工程で、樹脂封止終了後、Ｌ字型のコレクタ導電板１の脚部１ｂの下面とＬ字型のエミッタ導電板２の脚部２ｂの下面および両導電板１，２に挟まれた箇所の樹脂５面を面一になるように研削するとよい。
また、ＩＧＢＴチップ６には、ゲート電極、補助エミッタ電極、温度センサー電極、電流検知電極などの制御電極が設けられており、各電極と制御端子３をワイヤボンディングで接続する。制御端子３には、樹脂５から露出する側（アウターリード）がタイバーで連接されたリードフレームを用いる。複数の制御端子３がタイバーで連接されているので、ＩＧＢＴチップ６の制御電極と制御端子３とのワイヤボンディングの際に、複数の制御端子の位置あわせが容易となる。樹脂５による封止後、アウターリードを連接するタイバーを切断することで、独立した制御端子３とすることができる。
＜実施例２＞
図４は、この発明の第２実施例の半導体装置の要部断面図である。これは図１の半導体ユニットを１個収容した例である。
この半導体装置２００は、前記の半導体ユニット１００と、この半導体ユニット１００の脚部１ｂ、２ｂ（Ｌ字型のコレクタ導電板１の脚部１ｂ，Ｌ字型のエミッタ導電板２の脚部２ｂのこと）の下面に絶縁層１４を介して固着する放熱板１５と、脚部１ｂ、２ｂに接続するコレクタ外部導出端子１７およびエミッタ外部導出端子１８と、半導体ユニット１００と外部導出端子１７，１８を収容し放熱板１５に接続する筐体２０と、この筐体２０内に充填される絶縁材としてのゲル２１（例えば、シリコンゲルなど）とで構成される。前記の制御端子３と外部導出端子１７，１８は筐体から突出している。なお、この例では、脚部１ｂとコレクタ外部導出端子１７とは、双方にレーザー溶接１９によって接合される内部接続導体１６によって接続される。脚部２ｂとエミッタ外部導出端子１８についても同様である。
前記の絶縁層１４は、高熱伝導の樹脂絶縁シートであるが、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板のような導電パターン付絶縁基板を用いてもよい。
この半導体装置２００では、チップ６，９（図４ではＩＧＢＴチップ６のみ示されている）で発生した熱はＩＧＢＴチップ６，ＦＷＤチップ９の両面からＬ字型のコレクタ導電板１およびＬ字型のエミッタ導電板２に放熱され、さらにそれぞれの脚部１ｂ、２ｂを通して放熱板１５に放熱される。このようにＩＧＢＴチップ６，ＦＷＤチップ９で発生した熱がチップの両面から放熱されるので放熱性能は向上する。
また、ＩＧＢＴチップ６，ＦＷＤチップ９を垂直方向に配置することで、半導体ユニット１００の冷却のために放熱板１５が占める面積を小さくできるので、半導体装置２００を小型化できる。
また、ＩＧＢＴチップ６，ＦＷＤチップ９に流れる主電流はワイヤを介さずにＬ字型のコレクタ導電板１、Ｌ字型のエミッタ導電板２および内部接続導体１６を通して流れるので大電流を流すことができる。
また、ＩＧＢＴチップ６，ＦＷＤチップ９は樹脂５で被覆され、さらにこの樹脂５はゲル２１で被覆されているので、半田８接合面の信頼性は半導体ユニット１００の場合に比べて一層高くなる。
また、絶縁体としてゲル２１を充填することにより、外部導出端子１７，１８と放熱板１５の間隔が狭いＡ部（図４）で放電するのが防止される。そのため、ゲル２１の充填はＡ部が隠れる程度でよいが、それ以上でも構わない。勿論、筐体２０全域に充填してもよい。
また、半導体ユニット１００で各種試験（サージ試験や短絡試験など）が可能であるので、各種試験をパスした良品の半導体ユニット１００のみを組み込んで半導体装置２００を構成すれば、半導体装置２００の組立良品率を向上させることができる。
図５は、絶縁層１４を介して半導体ユニット１００の脚部１ｂ、２ｂと放熱板１５を固着する方法を説明する図である。絶縁層１４は高熱伝導の絶縁樹脂シートである。半導体ユニット１００の脚部１ｂ、２ｂの下面と放熱板１５の間に絶縁層１４である高熱伝導の絶縁樹脂シートを挿入し、脚部１ｂ、２ｂの上面を加熱しながら、図中の矢印Ｐで示すように、規定の力で加圧することで、半導体ユニット１００と放熱板１５を高熱伝導の絶縁樹脂シート（絶縁層１４）を介して熱圧着する。この高熱伝導の絶縁樹脂シートは１個の半導体ユニット１００に対して１枚使用した例を示したが、複数個の半導体ユニット１００に対して１枚使用することもある。
＜実施例３＞
図６は、この発明の第３実施例の半導体装置の要部断面図である。この半導体装置３００と図４の半導体装置２００との違いは、筐体２０上にドライブ基板２２を配置した点である。このドライブ基板２２には、ＩＧＢＴチップ６を制御・保護する各種回路部品が搭載されている。そして、半導体ユニット１００から導出されている制御端子３が、ドライブ基板２２の回路パターン（図示せず）に接合される。
＜実施例４＞
図７は、この発明の第４実施例の半導体装置の要部断面図である。この半導体装置４００と図４の半導体装置２００との違いは、脚部１ｂ、２ｂに外部導出端子１７，１８をレーザー溶接１９した点である。こうすることで、半導体装置３００をさらに小型化できる。この場合も図６のようにドライブ基板を配置する場合もある。
＜実施例５＞
図８は、この発明の第５実施例の半導体装置の要部断面図である。この半導体装置５００と図４の半導体装置２００との違いは、放熱板１５の代わりに冷却体２３を用いた点で
ある。冷却体２３は水冷フィンもしくは風冷フィンなどを備えている。放熱板１５を冷却体２３に代えることで、半導体装置５００の放熱効率を高めることができる。
＜実施例６＞
図９は、この発明の第６実施例の半導体装置の要部断面図である。この半導体装置６００は２個の半導体ユニット１００が直列接続された例である。
この半導体装置６００は、２個の半導体ユニット１００と、半導体ユニット１００の脚部に接続される外部導出端子２５，２６と、半導体ユニット１００の脚部１ｂ、２ｂの下面に絶縁層１４を介して固着する放熱板１５と、この放熱板１５と接続する筐体２０と、筐体２０内を充填する絶縁体としてのゲル２１と、筐体２０上で制御端子３と接続するドライブ基板２２で構成される。この例では、外部導出端子２５，２６は、筐体２０の側壁を貫通するように配置されている。
また、半導体ユニット１００の脚部と外部導出端子２５との間は、双方にレーザー溶接１９によって接合される内部接続導体１６によって接続される。半導体ユニット１００の脚部と外部導出端子２６との間も同様である。さらに、直列接続される半導体ユニットの脚部間は、配線導体２８によって接続される。配線導体２８についても、半導体ユニット１００の脚部にレーザー溶接１９によって接合される。
なお、図９に示す例においては、半導体ユニット１００の脚部と外部導出端子との間を内部接続導体１６で接続している。この接続導体１６を省略し、半導体ユニット１００の脚部に外部導出端子２５，２６を直接レーザー溶接して接合してもよい。直接レーザー溶接することで、内部接続導体を省略することができる。また、内部接続導体１６と外部導出端子と２５，２６を接続するためのレーザー溶接工程を省略することができる。
さらに、配線導体の一部を延長して筐体２０より外部に導出させてもよい。このようにすると、直列接続された半導体ユニット１００の接続点の電位を外部に導出することができる。
このように、半導体ユニット１００を直列に接続した回路の一例を図１４（ａ）に示す。図１４（ａ）は、半導体ユニット１００を直列に接続した回路図である。図９に示す例においては、半導体ユニット１００を直列に接続したが、図１４（ｂ）に示すように、半導体ユニット１００を並列に接続することもできる。
なお、図１４（ａ）のごとく、半導体ユニット１００を直列接続して用いる例については、後述する。
前記したように、絶縁層１４は高熱伝導の絶縁樹脂シートで脚部１ｂ，２ｂと放熱板１５を熱圧着で固着する働きがある。この絶縁層１４の代わりにＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板を用い、表側の導電パターンに脚部１ｂ，２ｂを半田付けし、裏面の銅箔に放熱板１５を固着しても構わない。
また、ゲル２１の働きは、脚部１ｂ，２ｂと放熱板１５および外部導出端子２５，２６と放熱板１５の距離が短いＢ部で放電が起こらないようにすることである。
また、前記したように、外部導出端子２５，２６と半導体ユニット１００の脚部１ｂ，２ｂの上面をそれぞれ内部接続導体１６で接続する。半導体ユニット間は配線導体２８で接続する。これらの接続はレーザー溶接１９で行われる。勿論、超音波接合で行っても構わない。また、これらの接続を半田で行う場合は半導体ユニット１００で使われる半田８より融点の低いものを用いる。
また、前記のドライブ基板２２を取り付けない場合もある。その場合は図示しない外部制御回路と制御端子３を電気配線で接続する。
また、この半導体装置６００は放熱板１５の下に冷却体を取り付けて使用する場合が多い。
＜実施例７＞
図１０は、この発明の第７実施例の半導体装置の要部断面図である。この半導体装置７００と図９の半導体装置６００との違いは、筐体２０上に蓋２４を被せて、筐体２０内をゲル２１で充満させた点である。制御端子３は蓋２４から突出している。このように蓋２４を設けることでドライブ基板２２がしっかり固定される。
＜実施例８＞
図１１は、この発明の第８実施例の半導体装置の要部断面図である。この半導体装置８００と図１０の半導体装置７００との違いは、筐体２０内にドライブ基板２２を収納した点である。ドライブ基板２２には外部接続ピン２７が設けられている。半導体ユニット１００の制御端子３は、筐体２０の内部でドライブ基板２２に接続される。そしてドライブ基板２２に設けられた外部接続ピン２７を蓋２４から突出させ、図示しない外部配線と接続する。
ドライブ基板２２はゲル２１で被覆されているので、異物がドライブ基板２２に付着することが防止され、信頼性が高まる。
また、筐体２０の内部でドライブ基板２２を筐体２０に固定（図示せず）することにより、外部配線と接続された外部接続ピン２７に応力が印加されても、半導体ユニット１００の制御端子３へ伝達されるのを防ぐことができる。
＜実施例９＞
図１２は、この発明の第９実施例の半導体装置の要部断面図である。この半導体装置９００と図１１の半導体装置８００との違いは、前記の放熱板１５の代わりに冷却体２３を用いた点である。この冷却体２３はここでは水冷フィンを示したが、風冷フィンなどの場合もある。こうすることで放熱効率を高めることができる。
＜実施例１０＞
図１３は、この発明の第１０実施例の半導体装置の要部平面図である。この半導体装置１０００は、６個の半導体ユニット１００（ＩＧＢＴチップ６とＦＷＤチップ９）が組み込まれた３相のインバータ（電力変換装置）を構成した半導体モジュールである。また、図１４（ａ）は図１３の３相インバータの１相分（１アーム分）の回路図である。
この半導体装置１０００は、６個の半導体ユニット１００と、半導体ユニット１００の脚部１ｂに接続する外部導出端子としての配線バー３１，３３，３５と、半導体ユニット１００の脚部１ｂと他の半導体ユニット１００の脚部２ｂとを直列接続する配線導体としての配線バー３７，３８，３９と、半導体ユニット１００の脚部２ｂに接続する外部導出端子としての配線バー３２，３４，３６と、各半導体ユニット１００の脚部１ｂ、２ｂを絶縁層１４を介して熱圧着する放熱板１５と、絶縁層１４と半導体ユニット１００を収納し放熱板１５に固着される図示しない筐体（例えば、図１１の筐体２０を参照のこと）と、筐体２０内を充填する図示されないゲル（例えば、図１１のゲル２１を参照のこと）とで構成される。
前記の配線バー３１，３３，３５は３相インバータのＰ端子（＋端子に相当する）として外部に導出される外部導出端子である。同様に、配線バー３２，３４，３６は３相インバータのＮ端子（−端子に相当する）として外部に導出される外部導出端子である。また、配線バー３７，３８，３９は、半導体ユニット間を接続する配線導体であるがその一部が延長されて外部に導出されて、３相インバータのＭ端子（Ｕ相、Ｖ相、Ｗ相に相当する）となる。
通常、この半導体装置１０００は、放熱板１５の下に図示しない冷却体を取り付けて使用する場合が多い。
なお、図１３に示す例においては、配線バー３１〜３８を、図示しない筐体から直接外部に導出するように構成している。すなわち、配線バー３１〜３８を半導体ユニットの脚部に直接レーザー溶接している。このため、図９に示す例のような、内部接続導体を省略することができる。
また、放熱板１５の代わりに冷却体（例えば、図１２の冷却体２３を参照のこと）を用いてもよい。その場合は放熱板１５がないため、放熱能力が高まる。
また、図示しないドライブ基板（例えば、図１１のドライブ基板２２を参照のこと）を半導体ユニット１００上に配置する場合もある。その場合は制御端子３と外部制御回路を電気配線で接続する。
また、この半導体装置１０００は、冷却体を半導体ユニット１００の両面に設けずに、下方に１個設けるために、特許文献２に相当する電力変換装置を小型化することができる。
＜実施例１１＞
図１５は、この発明の第１１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。
この半導体装置１１００と図１３の半導体装置１０００との違いは、半導体ユニットに接続する配線バーが上下に離して立体配線されている点である。こうすることで配線バーが占める平面面積を小さくできて半導体装置を小型化できる。この場合は配線バーの高さが異なるので、表面高さが低い配線バーをレーザー溶接した後、高い方の配線バーをレーザー溶接するのでレーザー溶接が２回になる。
＜実施例１２＞
図１６は、この発明の第１２実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）をＸ−Ｘ線で切断した要部断面図である。
この半導体装置１２００と図１５の半導体装置１１００との違いは、半導体ユニット１００と接続する配線バー３１〜３６を垂直方向に折り曲げて配置した点である。この場合も配線バー３１〜３６が占める平面面積を小さくできて半導体装置１２００を小型化でき
る。
この場合は、配線バー３１〜３６の溶接面は同一高さになるのでレーザー溶接１９は一回で済むことになる。
ここで、図１９は、半導体ユニット１００における、脚部の外部への導出例を示す図であり、導電板以外の構成の図示を省略している。
上記の各実施においては、図１９（ａ）に示すようにＬ字型のコレクタ導電板１の脚部１ｂとＬ字型のエミッタ導電板２の脚部２ｂが、互いに反対方向へ導出されている。図１９（ａ）のような形状の導電板は、形状がシンプルであるため安価に製造でき、半導体ユニットを形成した後の実装も安定して行なうことができる。
図１９（ｂ）は、本発明の応用例であり、導電板の脚部を同一側へ導出した例である。この例においても、導電板はその断面形状がＬ字形状である。導電板１の胴体部１ａには、導電板２の脚部２ｂを導出するための切りかきが設けられていて、導電板２の脚部２ｂは、導電板１の脚部１ｂと同じ側へ導出されている。このように、脚部１ｂ，２ｂを同一側から導出することで、半導体ユニットを実装する際の面積を大幅に減らすことができる。ただし、図１９（ａ）に示すものに比べ、脚部１ｂ，２ｂの下面の面積が小さくなるため、図１９（ｂ）に示す構成は、図示しない絶縁層を介して放熱板に接触する面積が小さくなる。このため、導電板１，２間に接合する半導体チップの発熱量が小さい場合や、半導体ユニットの実装面積を抑制したい場合に向いている。
１ Ｌ字型のコレクタ導電板
１ａ Ｌ字型のコレクタ導電板の胴体部
１ｂ Ｌ字型のコレクタ導電板の脚部（半導体ユニット１００の脚部１ｂでもある）
２ Ｌ字型のエミッタ導電板
２ａ Ｌ字型のエミッタ導電板の胴体部
２ｂ Ｌ字型のエミッタ導電板の脚部（半導体ユニット１００の脚部２ｂでもある）
３ 制御端子
４ ワイヤ
５ 樹脂
６ ＩＧＢＴチップ
７，１０ スペーサ
８ 半田
９ ＦＷＤチップ
１1，１２ 治具
１３ 型
１４ 絶縁層
１５ 放熱板
１６ 内部接続導体
１７，１８，２５，２６ 外部導出端子
１９ レーザー溶接
２０ 筐体
２１ ゲル
２２ ドライブ基板
２３ 冷却体
２４ 蓋
３１〜３９ 配線バー
１００ 半導体ユニット
２００〜１２００ 半導体装置
Ｄ 脚部の長さ
Ｗ 脚部の端部間の距離
Ｔ Ｌ字型の導電板１，２の厚さ

Claims (14)

  1. 平板状の胴体部とこれに直交する脚部を有するＬ字型の導電板と、前記胴体部を対向して配置した２個の前記導電板の前記胴体部間それぞれが積層して固着する半導体チップおよびスペーサと、前記半導体チップの制御電極と一端が接続する制御端子と、前記導電板の胴体部、前記スペーサ、前記半導体チップおよび制御端子の前記制御電極との接続側を封止する樹脂とを具備し、前記導電板の前記脚部と前記制御端子の他端が前記樹脂から突出することを特徴とする半導体ユニット。
  2. 前記請求項１の半導体ユニットと、該半導体ユニットの前記脚部の下面と絶縁層を挟んで固着する放熱板と、前記半導体ユニットの前記脚部に接続する外部導出端子と、少なくとも前記半導体ユニットの前記脚部の下面を絶縁層を挟んで固着する放熱板と、前記放熱板に固着し、前記半導体ユニット、および前記外部導出端子とを収納し前記外部導出端子の先端および前記制御端子の先端が突出する筐体と、該筐体内に充填される絶縁材と、を具備することを特徴とする半導体装置。
  3. 前記外部導出端子は、内部接続導体を介して前記半導体ユニットの脚部に接続されることを特徴とする請求項２に記載の半導体装置。
  4. 複数の前記請求項１の半導体ユニットと、該複数の半導体ユニットの前記脚部間を接続する配線導体と、前記複数の半導体ユニット前記脚部に接続する外部導出端子と、前記脚部の下面，前記配線導体の下面，前記外部導出端子の下面の少なくとも１つを、絶縁層を挟んで固着する放熱板と、該放熱板に固着し、前記半導体ユニット、前記配線導体、前記外部導出端子と、を収納し前記外部導出端子の先端および前記制御端子の先端が突出する筐体と、該筐体内に充填される絶縁材と、を具備することを特徴とする半導体装置。
  5. 前記外部導出端子は、内部接続導体を介して前記半導体ユニットの脚部または前記配線導体に接続されることを特徴とする請求項４に記載の半導体装置。
  6. 前記配線導体の一部を延長して、前記筐体より突出させて外部に導出することを特徴とする請求項４に記載の半導体装置。
  7. 前記筐体上に配置され前記半導体ユニットの制御端子と接続するドライブ基板を有することを特徴とする請求項２または４に記載の半導体装置。
  8. 前記筐体上部を覆う蓋と、前記筐体内に配置され前記絶縁材に浸漬し前記半導体ユニットの制御端子と接続するドライブ基板と、該ドライブ基板に固着し前記蓋から突出する制御導体とを有することを特徴とする請求項４に記載の半導体装置。
  9. 前記絶縁材がゲルであることを特徴とする請求項２〜８のいずれか一項に記載の半導体装置。
  10. 前記半導体チップがＩＧＢＴチップと該ＩＧＢＴチップと逆並列に接続するＦＷＤチップであることを特徴とする請求項１に記載の半導体ユニット。
  11. 前記外部導出端子が、インバータを構成するＰ端子、Ｎ端子もしくはＭ端子であることを特徴とする請求項４に記載の半導体装置。
  12. 前記外部導出端子は、前記筐体内において、互いに離して上下に配置されることを特徴とする請求項４に記載の半導体装置。
  13. 前記半導体ユニットの脚部と前記外部導出端子をレーザー溶接によって固着することを特徴とする請求項２に記載の半導体装置。
  14. 前記半導体ユニットの脚部と、前記外部導出端子並びに前記配線導体をレーザー溶接で固着することを特徴とする請求項４に記載の半導体装置。
JP2011097015A 2010-05-17 2011-04-25 半導体ユニットおよびそれを用いた半導体装置 Expired - Fee Related JP5659938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011097015A JP5659938B2 (ja) 2010-05-17 2011-04-25 半導体ユニットおよびそれを用いた半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010113183 2010-05-17
JP2010113183 2010-05-17
JP2011097015A JP5659938B2 (ja) 2010-05-17 2011-04-25 半導体ユニットおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2012004543A true JP2012004543A (ja) 2012-01-05
JP5659938B2 JP5659938B2 (ja) 2015-01-28

Family

ID=44911001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011097015A Expired - Fee Related JP5659938B2 (ja) 2010-05-17 2011-04-25 半導体ユニットおよびそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US8710644B2 (ja)
JP (1) JP5659938B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222886A (ja) * 2012-04-18 2013-10-28 Toshiba Corp 半導体モジュール
CN112086413A (zh) * 2019-06-14 2020-12-15 Jmj韩国株式会社 半导体封装
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20210117525A (ko) * 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
CN112086413B (zh) * 2019-06-14 2024-04-23 Jmj韩国株式会社 半导体封装

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183023A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 電力変換装置
JP6058353B2 (ja) * 2012-11-02 2017-01-11 株式会社東芝 半導体装置
WO2016028451A1 (en) * 2014-08-20 2016-02-25 Halliburton Energy Services, Inc. Printed circuit board assemblies
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715452A (en) * 1980-06-30 1982-01-26 Mitsubishi Electric Corp Transistor module
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2003197858A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp 電力半導体装置及びその製造方法
JP2005237141A (ja) * 2004-02-20 2005-09-02 Toyota Motor Corp インバータおよびインバータの製造方法
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009099339A (ja) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp 電子機器の配線接続構造及び方法
WO2010004609A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 電力用半導体装置
JP2010103343A (ja) * 2008-10-24 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156439A (ja) 1998-11-20 2000-06-06 Mitsubishi Electric Corp パワー半導体モジュール
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP4052205B2 (ja) 2003-08-22 2008-02-27 株式会社デンソー 電力変換装置
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
US7494389B1 (en) * 2008-03-10 2009-02-24 Infineon Technologies Ag Press-fit-connection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715452A (en) * 1980-06-30 1982-01-26 Mitsubishi Electric Corp Transistor module
JP2001156225A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2003197858A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp 電力半導体装置及びその製造方法
JP2005237141A (ja) * 2004-02-20 2005-09-02 Toyota Motor Corp インバータおよびインバータの製造方法
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009099339A (ja) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp 電子機器の配線接続構造及び方法
WO2010004609A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 電力用半導体装置
JP2010103343A (ja) * 2008-10-24 2010-05-06 Fuji Electric Systems Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222886A (ja) * 2012-04-18 2013-10-28 Toshiba Corp 半導体モジュール
CN112086413A (zh) * 2019-06-14 2020-12-15 Jmj韩国株式会社 半导体封装
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102244279B1 (ko) * 2019-06-14 2021-04-26 제엠제코(주) 반도체 패키지
KR102264132B1 (ko) * 2019-06-14 2021-06-11 제엠제코(주) 반도체 패키지
US11482463B2 (en) 2019-06-14 2022-10-25 Jmj Korea Co., Ltd. Vertically attaching a chip to a substrate
CN112086413B (zh) * 2019-06-14 2024-04-23 Jmj韩国株式会社 半导体封装
KR20210117525A (ko) * 2020-03-19 2021-09-29 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법
KR102355687B1 (ko) * 2020-03-19 2022-01-27 제엠제코(주) 반도체 패키지 및 반도체 패키지 제조방법

Also Published As

Publication number Publication date
US20110278643A1 (en) 2011-11-17
US8710644B2 (en) 2014-04-29
JP5659938B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP6234630B2 (ja) パワーモジュール
JP6979864B2 (ja) パワー半導体装置及びその製造方法
JP4438489B2 (ja) 半導体装置
JP5260246B2 (ja) 電力用半導体装置
JP5213884B2 (ja) 半導体装置モジュール
JP2000164800A (ja) 半導体モジュール
JP2010129867A (ja) 電力用半導体装置
WO2005119896A1 (ja) インバータ装置
JP4984730B2 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP4403665B2 (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2009164647A (ja) 半導体装置
CN111587528B (zh) 功率半导体装置
JP2013183022A (ja) 半導体装置および半導体装置の製造方法
US11694948B2 (en) Semiconductor device and semiconductor module using same
JP2022053401A (ja) 半導体モジュール
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
JP2018133448A (ja) 半導体装置
JP2003347507A (ja) 半導体パワーデバイス
JP5465313B2 (ja) 半導体装置モジュール
CN115206919A (zh) 半导体装置
JP2009135515A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5659938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees