JP2009135515A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009135515A JP2009135515A JP2009018542A JP2009018542A JP2009135515A JP 2009135515 A JP2009135515 A JP 2009135515A JP 2009018542 A JP2009018542 A JP 2009018542A JP 2009018542 A JP2009018542 A JP 2009018542A JP 2009135515 A JP2009135515 A JP 2009135515A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal block
- bottom electrode
- semiconductor device
- protruding portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】底面電極と上面電極を有する半導体素子21と、半導体素子の底面側に位置する金属ブロック26と、底面電極と金属ブロックとの間に接して配置された導電性を有する素子固着層23と、底面電極と導通する底面電極側リード30と、上面電極と導通する上面電極側リード29と、封止樹脂24とを備える。金属ブロック26には突出部27が形成され、底面電極側リード30には、突出部27が嵌め入れられる孔が形成されている。
【選択図】図10
Description
熱は、一般的に、発熱源からの距離が大きくなるにしたがって広がり、伝熱面積が大きくなる。図17に示す従来の構造のように、熱伝導率の低い絶縁層125がパワー半導体素子121の近くにある場合、伝熱面積が小さい箇所に熱伝導率の低い部材があることになり、絶縁層の熱抵抗が高くなり、放熱性向上を大きく阻害していた。
上記本発明の半導体装置では、たとえば、底面電極側リードが、素子固着層に接して固着されることにより、半導体素子の底面電極と導通することができる。
上記本発明の半導体装置では、たとえば、間隙部が、突出部の突出し方向に沿って設けられた溝であることとできる。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置を示す断面図である。図1において、パワー半導体素子21は、導電性の素子固着層23を介して金属ブロック26によって支えられている。素子固着層23を構成する材料としては、はんだ等のろう材や、銀ペースト等の導電性接着剤が挙げられるが、とくにこれらに限定されるものではなく、導電性がよく、熱伝導率が高く、固着強度が強いものであればどのような材料でもよい。薄金属板からなる底面電極側リード30は、導電性のリード固着部31によって金属ブロック26に固着されている。このため、パワー半導体素子21の底面電極を形成する底面と、底面電極側リード30との導通が確保されている。金属ブロック26も、とうぜん、導電性の素子固着層23に接するので底面の電極と導通する。しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置されるので、他の部分と金属ブロックとが短絡することはない。これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように封止樹脂によって構成されている。パワー半導体素子21の上面電極と上面電極側リード29との間は、金属細線22によって配線される。
図2は、本発明の実施の形態2における半導体装置を示す断面図である。本実施の形態では、実施の形態1(図1)の半導体装置の金属ブロック26に溝32を設けた点に特徴がある。溝32は、平面的に見て、底面電極側リード30と、パワー半導体素子21との間に、両者を分けるように配置される。その他の構造は、実施の形態1の半導体装置の構造と同じである。
図3は、本発明の実施の形態3における半導体装置を示す断面図である。図3において、パワー半導体素子21は、素子固着層23を形成しているろう材や導電性接着剤などを介して金属ブロック26に固着されている。薄金属板からなる底面電極側リード30は、素子固着層23と一体化しているリード固着部31に挿入され固着されている。このため、金属ブロックを介さずにパワー半導体素子21の底面電極と、底面側リード30との導通が確保されている。金属ブロック26も、素子固着層23およびリード固着部31と接するので底面電極と導通する。しかし、金属ブロック26は、封止樹脂24によって周りを取り囲まれ、上面電極側リード29との間には絶縁層28が、また金属ブロックの底部には絶縁層25が配置される。このため、他の部分と金属ブロックとが短絡することはない。これらの絶縁層25,28は、十分な絶縁耐圧が得られる厚さを保ちながら、なるべく薄い絶縁層となるように構成する。パワー半導体素子21の上面の電極の間、およびその電極と内部リード36との間は、金属細線22によって配線される。
図5(a)は、本発明の実施の形態4における半導体装置の平面図であり、図5(b)は、図5(a)におけるA-A断面図である。本実施の形態における半導体装置では、2つのパワー半導体素子が配置されている。パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。本実施の形態におけるパワー半導体素子は、実施の形態1と同じような独立した内部構成が複数あり、それらが一体的に封止されている。
図6は、本発明の実施の形態5における半導体装置の断面図である。本実施の形態における半導体装置では、2つのパワー半導体素子が多段に接続され、パワー半導体素子のそれぞれの下方に配置された金属ブロック26が互いに分れて、その間に絶縁材である封止樹脂が充填されている。2つのパワー半導体素子の前段のパワー半導体素子の上面電極側リードに相当する箇所に、接続リード40が配置され、その接続リード40が、後段のパワー半導体素子の底面電極側リードとしてリード固着部31に接続されている。多段接続されるパワー半導体素子の数は2個に限られず、より多くの数のパワー半導体素子を用い、より大きな増幅を行なうことができる。
図7は、本発明の実施の形態6における半導体装置の断面図である。本実施の形態の半導体装置では、底面電極側リード30が下方に突出部34を有し、その突出部34が金属ブロック36に固相接合または超音波圧接されている。したがって、底面電極側リードの突出部34と金属ブロック36との接合部33は、超音波圧接部または溶接部によって構成される。この結果、短時間の処理工程によって、導通を確保でき、高い強度を有する接合部を確実に得ることが可能になる。
図8は、本発明の実施の形態7における半導体装置の断面図である。本実施の形態における半導体装置11では、金属ブロックの下側に位置する絶縁層25が、封止樹脂とは異なる材料で形成されている。実施の形態3の半導体装置(図3)では、上述のように、従来と同じ熱伝導率を有する封止樹脂を使用し、従来と同じ厚さを設けても、絶縁層25における熱抵抗は、従来の配置における絶縁層よりも低減され放熱特性が向上する。
図9は、本発明の実施の形態8における半導体装置を示す断面図である。本実施の形態では、金属ブロック26は直方体または立方体である。底面電極側リード30が沈め加工されることにより、沈め加工によって下方に突き出した突出部34が形成されている。底面電極側リード30はこの突出部34において、リード固着部が一体化された素子固着層31に接して固着されている。この突出部34を設けることにより、金属ブロックが接触してはならない底面電極側リード30との間の間隔を大きくとり、絶縁層28の厚さを大きくすることができる。また、上面電極側リード29も、底面電極側リードとは独立に、金属ブロックとの間の間隔を大きくとることができる。
図10は、本発明の実施の形態9における半導体装置の断面図であり、図11は、その半導体装置の組み立て中の斜視図を示す。本実施の形態では、金属ブロック26の上端部に設けられた突出部27が、底面電極側リード30に設けられた嵌入部の孔36に嵌め入れられている。このため、パワー半導体素子21は、底面電極側リード30と金属ブロック26とに、ろう材23によって固着される。この構造により、パワー半導体素子の底面電極と、底面電極側リードと、金属ブロックの接合部とは、互いに電気的に導通され、かつ固定される。
図12は、本発明の実施の形態10における半導体装置の断面図であり、図13はその半導体装置の製造途中の主要部を示す斜視図である。本実施の形態では、突出部27の側面に、凹部である突出方向に延びる溝43を設ける。突出部27と嵌入部の孔36とを嵌め合わせたときに、溝43が隙間となり、この隙間にろう材が充填され、さらにろう材は接合部31の底面に回り込み、底面電極側リード30と金属ブロック26との間の充填層37が形成される。
図14は、本発明の実施の形態11における半導体装置の断面図であり、図15は、製造途中の半導体装置の主要部の斜視図である。本実施の形態の半導体装置11では、突出部27の断面形状を略四角形とし、コーナー部に面取り35を設けたことに特徴がある。突出部27と孔36とを嵌め合わせたとき、面取り部が隙間が生じる。ろう材を用いたとき、この隙間にろう材が流入し、さらに底面側に回り込み、底面電極側リード30と金属ブロック26との間の充填層37を形成する。
図16は、本発明の実施の形態13における半導体装置を示す断面図である。本実施の形態における半導体装置では、突出部27を孔36よりもわずかに小さくすることにより、嵌合部に隙間ができるように構成する。この隙間にパワー半導体素子21を接合するためのろう材が流入し、さらに接合部31の底面側に流出し、底面電極側リード30と金属ブロック26との間の充填層37を形成する。
Claims (8)
- 底面および上面のそれぞれに電極を有する半導体素子と、
前記半導体素子の底面側に位置する金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する素子固着層と、
前記半導体素子の底面電極と導通する底面電極側リードと、
前記半導体素子の上面電極と導通する上面電極側リードと、
前記金属ブロックと、前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備え、
前記金属ブロックに突出部を、前記底面電極側リードに貫通孔からなる、前記突出部を嵌め入れる嵌入部をそれぞれ備え、前記突出部が前記嵌入部に嵌め入れられており、
前記突出部を前記嵌入部に嵌め入れる前において、前記嵌入部の断面の内側の大きさが、前記突出部の断面外形の大きさよりも小さく、前記突出部を前記嵌入部に嵌め入れた後において、前記突出部と前記嵌入部との間に圧力を及ぼし合う圧入構造を形成している、半導体装置。 - 底面および上面のそれぞれに電極を有する複数の半導体素子と、
前記半導体素子の底面側に位置する複数の金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、
前記半導体素子の底面電極と導通する複数の底面電極側リードと、
前記半導体素子の上面電極と導通する複数の上面電極側リードと、
前記金属ブロックと前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置であって、
前記複数の底面電極側リードは、それぞれ少なくとも1つの半導体素子の底面電極と導通し、
前記複数の上面電極側リードは、それぞれ少なくとも1つの半導体素子の上面電極と導通し、
前記複数の金属ブロックは、それぞれ少なくとも1つの半導体素子の底面電極に前記素子固着層によって固着され、
前記複数の金属ブロックが互いに、前記封止樹脂を間に挟んで離れており、
前記金属ブロックに突出部を、前記底面電極側リードに前記突出部を嵌め入れる嵌入部をそれぞれ備え、前記突出部が前記嵌入部に嵌め入れられており、
前記突出部を前記嵌入部に嵌め入れる前において、前記嵌入部の断面の内側の大きさが、前記突出部の断面外形の大きさよりも小さく、前記突出部を前記嵌入部に嵌め入れた後において、前記突出部と前記嵌入部との間に圧力を及ぼし合う圧入構造を形成している、半導体装置。 - 前記突出部および前記嵌入部の少なくとも一方において、平面的に見て前記突出部と前記嵌入部との境界に、部分的に間隙を形成する間隙部を備え、前記間隙部に前記導電性固着部が配置されている、請求項1または2に記載の半導体装置。
- 前記間隙部が、前記突出部の突出し方向に沿って設けられた溝である、請求項3に記載の半導体装置。
- 前記突出部が平面的に見て多角形であり、前記間隙部が前記突出部のコーナー部を取り除いたことにより形成されている、請求項3に記載の半導体装置。
- 底面および上面のそれぞれに電極を有する半導体素子と、
前記半導体素子の底面側に位置する金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する素子固着層と、
前記半導体素子の底面電極と導通する底面電極側リードと、
前記半導体素子の上面電極と導通する上面電極側リードと、
前記金属ブロックと、前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備え、
前記金属ブロックに突出部を、前記底面電極側リードに貫通孔からなる、前記突出部を嵌め入れる嵌入部をそれぞれ備え、前記突出部が前記嵌入部に嵌め入れられており、
前記嵌入部の断面の内側の大きさが、前記突出部の断面外形の大きさよりも大きく、前記突出部と前記嵌入部との間隙に導電性固着部が配置されている、半導体装置。 - 底面および上面のそれぞれに電極を有する複数の半導体素子と、
前記半導体素子の底面側に位置する複数の金属ブロックと、
前記半導体素子の底面電極と前記金属ブロックとの間に接して配置された、導電性を有する複数の素子固着層と、
前記半導体素子の底面電極と導通する複数の底面電極側リードと、
前記半導体素子の上面電極と導通する複数の上面電極側リードと、
前記金属ブロックと前記半導体素子とを覆い、さらに前記底面電極側リードおよび前記上面電極側リードを突き出させて封止する封止樹脂とを備える半導体装置であって、
前記複数の底面電極側リードは、それぞれ少なくとも1つの半導体素子の底面電極と導通し、
前記複数の上面電極側リードは、それぞれ少なくとも1つの半導体素子の上面電極と導通し、
前記複数の金属ブロックは、それぞれ少なくとも1つの半導体素子の底面電極に前記素子固着層によって固着され、
前記複数の金属ブロックが互いに、前記封止樹脂を間に挟んで離れており、
前記金属ブロックに突出部を、前記底面電極側リードに前記突出部を嵌め入れる嵌入部をそれぞれ備え、前記突出部が前記嵌入部に嵌め入れられており、
前記嵌入部の断面の内側の大きさが、前記突出部の断面外形の大きさよりも大きく、前記突出部と前記嵌入部との間隙に導電性固着部が配置されている、半導体装置。 - 前記嵌入部の前記金属ブロック側の面と、前記金属ブロックとの間に、ろう材が充填されている、請求項1〜7のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018542A JP4864990B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018542A JP4864990B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001072414A Division JP4403665B2 (ja) | 2001-03-14 | 2001-03-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135515A true JP2009135515A (ja) | 2009-06-18 |
JP4864990B2 JP4864990B2 (ja) | 2012-02-01 |
Family
ID=40867026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009018542A Expired - Lifetime JP4864990B2 (ja) | 2009-01-29 | 2009-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864990B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9312211B2 (en) | 2012-03-07 | 2016-04-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58173248A (ja) * | 1982-03-31 | 1983-10-12 | 鐘淵化学工業株式会社 | 屋上外断熱工法 |
JPH04284656A (ja) * | 1991-03-14 | 1992-10-09 | Fuji Electric Co Ltd | 樹脂封止形半導体装置およびリードフレーム |
JPH09186285A (ja) * | 1996-01-04 | 1997-07-15 | Toppan Printing Co Ltd | 二層リードフレーム |
JPH1012788A (ja) * | 1996-06-26 | 1998-01-16 | Matsushita Electron Corp | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム |
-
2009
- 2009-01-29 JP JP2009018542A patent/JP4864990B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58173248A (ja) * | 1982-03-31 | 1983-10-12 | 鐘淵化学工業株式会社 | 屋上外断熱工法 |
JPH04284656A (ja) * | 1991-03-14 | 1992-10-09 | Fuji Electric Co Ltd | 樹脂封止形半導体装置およびリードフレーム |
JPH09186285A (ja) * | 1996-01-04 | 1997-07-15 | Toppan Printing Co Ltd | 二層リードフレーム |
JPH1012788A (ja) * | 1996-06-26 | 1998-01-16 | Matsushita Electron Corp | 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9312211B2 (en) | 2012-03-07 | 2016-04-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4864990B2 (ja) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4581885B2 (ja) | 半導体装置 | |
JP6234630B2 (ja) | パワーモジュール | |
JP5206822B2 (ja) | 半導体装置 | |
JP5382049B2 (ja) | 半導体装置 | |
JP4403665B2 (ja) | 半導体装置 | |
JP5213884B2 (ja) | 半導体装置モジュール | |
JP5279632B2 (ja) | 半導体モジュール | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
JP2010129867A (ja) | 電力用半導体装置 | |
JP5863602B2 (ja) | 電力用半導体装置 | |
EP2717310A1 (en) | Semiconductor device and wiring substrate | |
JP5821949B2 (ja) | 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機 | |
JP2007184525A (ja) | 電子機器装置 | |
JP6261642B2 (ja) | 電力半導体装置 | |
JP4478049B2 (ja) | 半導体装置 | |
JP2009164647A (ja) | 半導体装置 | |
CN110771027A (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JP2015220398A (ja) | パワー半導体モジュール | |
JP4864990B2 (ja) | 半導体装置 | |
JP2011023748A (ja) | 電子機器装置 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP5145168B2 (ja) | 半導体装置 | |
JP6521754B2 (ja) | 半導体装置 | |
WO2024024372A1 (ja) | 半導体装置、電力変換ユニットおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4864990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |