JP5821949B2 - 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機 - Google Patents

半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機 Download PDF

Info

Publication number
JP5821949B2
JP5821949B2 JP2013510731A JP2013510731A JP5821949B2 JP 5821949 B2 JP5821949 B2 JP 5821949B2 JP 2013510731 A JP2013510731 A JP 2013510731A JP 2013510731 A JP2013510731 A JP 2013510731A JP 5821949 B2 JP5821949 B2 JP 5821949B2
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
semiconductor
lead
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013510731A
Other languages
English (en)
Other versions
JPWO2012143964A1 (ja
Inventor
大賀 琢也
琢也 大賀
政紀 加藤
政紀 加藤
杉原 剛
剛 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2012143964A1 publication Critical patent/JPWO2012143964A1/ja
Application granted granted Critical
Publication of JP5821949B2 publication Critical patent/JP5821949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60LPROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L15/00Methods, circuits, or devices for controlling the traction-motor speed of electrically-propelled vehicles
    • B60L15/007Physical arrangements or structures of drive train converters specially adapted for the propulsion motors of electric vehicles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60LPROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L50/00Electric propulsion with power supplied within the vehicle
    • B60L50/50Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells
    • B60L50/51Electric propulsion with power supplied within the vehicle using propulsion power supplied by batteries or fuel cells characterised by AC-motors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02KDYNAMO-ELECTRIC MACHINES
    • H02K11/00Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30Structural association with control circuits or drive circuits
    • H02K11/33Drive circuits, e.g. power electronics
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • H01L2224/40249Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/64Electric machine technologies in electromobility
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Description

この発明は、封止材により封止された半導体装置およびこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機に関する。
近年半導体装置の高性能化に伴って、特に車載機器や車両用回転電機で半導体装置の需要が増大している。車載機器においては各部品の小型化が進められており、車両用回転電機においては回転電機本体と制御装置との一体化による配線の簡略化や装着性向上が進められている中で、それらに用いられている半導体装置についても小型化、軽量化が要求されているが、特に車載機器等では使用環境が過酷なため、上記に加えて高信頼性、高寿命化等がさらに要求されている。
従来から、半導体装置に搭載されているMOS−FETには、それぞれが上アームと下アームを構成するように2個直列に接続されて用いられているものがあり、その構成として、それぞれのMOS−FETのソース電極またはゲート電極と各外部端子との接合が半田を介して内部リードにてなされ、かつ上アームと下アームが電気的に導通するように、上アームを構成するMOS−FETのソース電極に接合された内部リードに連結リード部を設け、この連結リード部が下アームを構成するMOS−FETがマウントされるとともにドレイン電極が当接するベース板の一部に半田接合されている半導体装置が提案されている。
特許4102012号(図7) 特許4349364号(図1)
ここで、特許文献1、2に開示された構成では、上アームと下アームを構成する各MOS−FETが、間隙部を有するように隣接して対向し、上述の連結リード部は、上下アームを構成する各MOS−FETの間隙部を交差するように設けられており、特許文献2に開示された構成では、これら上下アームを構成する各MOS−FETと上述の連結リード部とを封止樹脂によりパッケージ化している。
このような構成を有する半導体装置の動作時において温度上昇が生じた場合、各MOS−FETがマウントされている例えば銅からなるベース板と、封止樹脂として用いられている例えばエポキシ樹脂の熱膨張係数に差があることから、半導体装置を横から見たときに全体としてV字状に変形しやすい。この変形は、上述のMOS−FETの発熱の影響が大きいため各MOS−FETが隣接する間隙部を屈曲の境界線とする変形が最も大きくなり、この境界線上に連結リード部が配置されると、この連結リード部にも外力が加わり変形しやすい。このため連結リード部が変形することにより、連結リード部に接合された半田にも繰り返し応力が加わる結果、半田クラックが生じる恐れがあり、半導体装置の破損といった不具合に至ることが考えられる。
ここで、例えば上述の連結リードの板厚を上げたり、あるいは別部材を追加する等により剛性を上げることで、変形は小さくなり半田クラックを抑制できるが、連結リードのコストや重量が増加したり、また板厚の増加によって封止樹脂の使用量が増加したり、半導体装置が高さ方向に大きくなることで、半導体装置の大型化、重量増加にもつながることが懸念される。また、連結リードに屈曲部を設け当該部分で応力を吸収することで、半田に加わる応力を緩和することも考えられるが、これにも限界があり、加えて加工費の増加を招くこととなる。
本発明は、上記の問題を解決するためになされたもので、半導体装置の動作時における変形に起因した接合材のクラックの発生を抑制でき、信頼性および寿命を向上させることができる半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機を提供することを目的とする。
この発明に係る半導体装置は、導電体からなる第1ベース板と、前記第1ベース板上に第1電極面が接合材を介して電気的に接合される第1の半導体素子と、前記第1ベース板と離間し導電体からなる第2ベース板と、前記第1の半導体素子と隣接するとともに、前記第2ベース板上に第1電極面が接合材を介して電気的に接合される第2の半導体素子と、前記第1の半導体素子の第2電極面と前記第2ベース板とを接合材を介して電気的に接合する板状金属からなる第1のリードと、前記第1および第2ベース板のいずれとも離間し、前記両半導体素子の導通電流を外部に授受するための電流経路部材と、前記第2の半導体素子の第2電極面と前記電流経路部材とを接合材を介して電気的に接合する板状部材からなる第2のリードと、少なくとも前記各構成部材を封止する封止材と、を備え、前記第2ベース板は前記第1および第2のリードよりも剛性が高く、かつ前記第1および第2の半導体素子が対向する方向に間隙部を含むとともに、前記両半導体素子が対向していない方向へ延びる境界線が、前記第1および第2の半導体素子が点対称に配置され、前記第1のリードが前記第1の半導体素子との接合部から延在する方向が、前記境界線が延びる一方向であり、かつ、前記第2のリードが前記第2の半導体素子との接合部から延在する方向が、前記境界線の延びる他方向で、しかも前記互いの延在する方向が平行に配置され、前記第2ベース板における前記境界線と交差する部分の剛性を、他の部分よりも低くしたものである。
本発明によれば、変形の最も大きい半導体素子間の境界線上には板状金属からなる各リードよりも剛性の高い第2ベース板を交差させる構成としている。この境界線上での変形は各リードよりも第2ベース板の方が小さいため、第2ベース板に接合された接合材への応力を緩和することができる。一方、各リードはより変形の小さい箇所に配置することができるため、各リードに接合された接合材への応力を緩和することができる。その結果、接合材のクラックの発生を抑制でき、信頼性および寿命の向上が図れる半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機を提供することができる。
また、間隙部を中心として、第1および第2の半導体素子が点対称に配置され、第1のリードが第1の半導体素子との接合部から延在する方向が、前記境界線が延びる一方向であり、かつ、第2のリードが第2の半導体素子との接合部から延在する方向が、境界線の延びる他方向で、しかも前記互いの延在する方向が平行に配置されている。このように配置することによって、第1、第2の半導体素子および第1、第2のリードを平行かつ同方向に配置した場合と比較して、境界線と平行する方向の半導体素子の長さを短くすることができるので、効率よくスペースを活用でき全体として小型化することができ、加えて封止材の使用量を減らすことができるので重量低減・コスト低減にもなる。さらに、小型化することで半導体装置の変形を抑制できるので、結果として接合材の半田クラックの発生をより抑制でき、半導体装置の信頼性をさらに向上させ、高寿命化することができる。
さらに、第2ベース板における境界線と交差する部分の剛性を、他の部分よりも低くしているので、封止樹脂と第2ベース板との熱膨張係数の差に伴い生じる半導体装置の変形時に、第2ベース板における境界線と交差する部分の剛性の低い部分が応力吸収するため、各リード及び第2ベース板における各接合部の接合材のクラック発生をより抑制でき、半導体装置の信頼性をさらに向上させ、高寿命することができる。

この発明の実施の形態1による半導体装置を示す平面図である。 図1のA−A矢視における半導体装置の断面図である。 図1のB−B矢視における半導体装置の断面図である。 図1のC−C矢視における半導体装置の変形時の断面図である。 この発明の実施の形態2による半導体装置を示す平面図である。 図5のG−G矢視における半導体装置の断面図である。 図5のG−G矢視における半導体装置の変形時の断面図である。 この発明の実施の形態1および2による半導体装置の電気回路図である。 この発明の実施の形態3によるインバータ装置を示す平面図である。 この発明の実施の形態3によるインバータ装置を含む回転電機の電気回路図である。 この発明の実施の形態4による半導体装置を示す平面図である。 この発明の実施の形態4による半導体装置の電気回路図である。
実施の形態1.
図1は、この発明の実施の形態1による半導体装置を示す平面図、図2は、図1のA−A矢視における半導体装置の断面図、図3は、図1のB−B矢視における半導体装置の断面図、図4は、図1のC−C矢視における半導体装置の変形時の断面図、図8は図1の半導体装置の電気回路図である。以下、各図において同一または相当部分には同一符号を付して説明する。なお、各平面図においては便宜上封止樹脂を簡略化している。
図1において、半導体装置1は、第1、第2ベース板11、12および電流経路部材13と、半導体素子である第1および第2のMOS−FET21、22と、第1および第2のリード31、32と、アルミワイヤ41、42及びゲート電極用リード14、15とを備えており、上記各部品が封止材である封止樹脂51によりパッケージ化されている。
図1および図2に示すように、第1ベース板11の上面には、第1のMOS−FET21が配置され、第1のMOS−FET21の下面に構成されるドレイン電極211が接合材61である半田を介して第1ベース板11の上面と電気的に接合されている。第1ベース板11は、第1のMOS−FET21が配置される部位と、正極端子71(図示しない)に電気的に接合される正極端子接合部111とから構成されている。第1のMOS−FET21は、その上面にソース電極212とゲート電極213を有している。この第1のMOS−FET21の上面におけるソース電極212とゲート電極213が構成されている箇所以外は、前工程でつけられた保護膜214によりその表面が保護されている。
第1のMOS−FET21の上面に配置されるソース電極212には、接合材62である半田を介して、板状金属からなる第1のリード31の一端が電気的に接合されており、第1のリード31の他端は接合材63である半田を介して第2ベース板12と電気的に接合されている。ここで、第2ベース板12はその一部において、第1のリード31に近接するように突起部121が設けられており、この箇所において第1のリード31と電気的に接合されている。また、第2ベース板12は、その一端に配置される制御端子接合部122と、他端に配置される出力端子72(図示しない)へ電気的に接合される出力端子接合部123と、これらの間に位置する第2のMOS−FET22が配置される部位と、から構成されている。制御端子接合部122には、ソース信号を入力する制御端子73(図示しない)が接続されている。
さらに、第1のMOS−FET21のゲート電極213は、アルミワイヤ41を介してゲート電極用リード14に電気的に接合されている。ゲート電極用リード14は、ゲート信号を入力する制御端子74(図示しない)に接続されている。
次に、図3に示すように、第2のMOS−FET22は第2ベース板12の上面に配置され、第2のMOS−FET22の下面に構成されるドレイン電極221が接合材64である半田を介して第2ベース板12の上面と電気的に接合されている。第1のMOS−FET21と同様に、第2のMOS−FET22は、その上面にソース電極222とゲート電極223を有しており、この第2のMOS−FET22の上面におけるソース電極222とゲート電極223が構成されている箇所以外は、前工程でつけられた保護膜224によりその表面が保護されている。第2のMOS−FET22の上面に配置されるソース電極222には、接合材65である半田を介して板状金属からなる第2のリード32の一端が電気的に接合されており、第2のリード32の他端は接合材66である半田を介して電流経路部材13と電気的に接合されている。ここで、第2ベース板12と同様に、電流経路部材13はその一部において、第2のリード32に近接するように突起部131が設けられており、この箇所において第2のリード32と電気的に接合されている。電流経路部材13は負極端子75(図示しない)に電気的に接合される負極端子接合部132(図示しない)を備えている。
また、第2のMOS−FET22のゲート電極223も第1のMOS−FET21の場合と同様に、アルミワイヤ42を介してゲート電極用リード15に電気的に接合されている。ゲート電極用リード15は、ゲート信号を入力する制御端子76(図示しない)に接続されている。
第1および第2ベース板11、12は、それぞれの上面に各MOS−FET21、22が配置されるので反りを抑制する必要があり、ある程度の剛性を有している(例えば、板厚0.8mmの銅板または銅合金板)。一方の第1および第2のリード31、32は、各MOS−FET21、22の導通電流によって必要な板幅、板厚が決まる。一般的に、第1および第2のリード31、32は、第1および第2ベース板11、12と比べて剛性が低いもので足りる(例えば、板厚0.4mmの銅板または銅合金板)。
ここで、第1、第2のMOS−FET21、22は、図1に示すように各MOS−FET21、22をそれぞれ構成する四辺のうち、長手方向の辺が相対向するように間隙部52を有して隣接して配置されている。各MOS−FET21、22は、この間隙部を中心として点対称となるように配置され、この間隙部52を含みながら各MOS−FET21、22の長手方向の辺と平行に延びた線を境界線D−Dと定義すると、第1、第2のMOS−FET21、22のソース電極212、222にそれぞれ半田接合されている第1および第2のリード31、32が延在する方向は、逆方向でかつ境界線D−Dと平行に設けられている。
さらに、第2ベース板12には、第1のリード31と半田接合される部位と第2のMOS−FET22と半田接合される部位の間に応力吸収部124が設けられており、この部分において、第2ベース板12と境界線D−Dとが交差する構成をとっている。この応力吸収部124は、第2ベース板12における他の部分と比較して境界線D−Dと平行する方向の幅を短くすることで、境界線D−Dを屈曲線とする変形方向に対し剛性を小さくしている。
また、図1、図2および図3に示すように、外部環境から保護するための封止樹脂51がトランスファーモールド等により、第1ベース板11の正極端子接合部111と、第2ベース板12の制御端子接合部122、出力端子接合部123と、電流経路部材13の負極端子接合部132と、ゲート電極用リード14、15の一部が露出するように、第1および第2のMOS−FET21、22と、半田61〜66と、第1および第2のリード31、32と、アルミワイヤ41、42と、ゲート電極用リード14、15とを封着し、図1に示すように上方から見て四辺形のパッケージを構成している。さらに、第1ベース板11における第1のMOS−FET21が接合される箇所の下面側および第2ベース板12における第2のMOS−FET22が接合される箇所の下面側等は放熱面を形成するために封止樹脂51から露出した構造としている。
上記の構成の半導体装置1の電気回路図を図8に示す。第1のMOS−FET21は半導体装置1における上アーム81を構成し、第2のMOS−FET22は下アーム82を構成している。
ここで、半導体装置1の動作時に各MOS−FET21,22や第1、第2ベース板11、12を含む半導体装置1全体が温度上昇した場合には、材料が例えば銅または銅合金からなる第1、第2ベース板11、12と、材料が例えばエポキシ樹脂からなる封止樹脂51との熱膨張係数に差があることから、半導体装置1の全体形状は図4に示すように、熱膨張係数が小さい封止樹脂51に向かってV字状に変形しやすく、特に各MOS−FET21、22が隣接して対向する境界線D−Dを屈曲線とした変形が最も大きい。
本実施の形態1では、この境界線D−Dと第1および第2のリード31、32が交差しないように配置し、かつ第2ベース板12で交差するように構成している。このため、第1および第2のリード31、32は、変形の屈曲線となる境界線D−Dから離すことができ、加わる外力が小さくなり変形が抑制される。したがって、第1のリード31に接合されている半田62、63へ加わる応力を緩和できる。一方で境界線D−Dとは第2ベース板12が交差することになるが、第2ベース板12は、第1および第2のリード31、32よりも剛性が高く、従って加わる外力に対して第1および第2のリード31、32よりも変形が抑制できる。このため、第2ベース板12に接合されている半田63、64へ加わる応力も、第1および第2のリード31、32の各半田接合部と比較し緩和できる。この結果、いずれの半田接合箇所においても半田クラックの発生を抑制でき、半導体装置1の信頼性および寿命を向上させることができる。
加えて、本実施の形態1では、第2ベース板12と境界線D−Dが交差する位置を、各MOS−FET21、22が隣接して対向する間隙部52以外となるように構成している。この間隙部52を第2ベース板12と境界線D−Dが交差する位置としても、上述の通り第2ベース板12は第1および第2のリード31、32よりも剛性が高いため、半田クラックの発生を抑制し半導体装置1の信頼性および寿命を向上させる効果は奏するが、前述の間隙部52は発熱の大きい各MOS−FET21、22に最も近傍している位置で変形も大きい箇所のため、この間隙部以外で交差するように構成した場合の方が、より半導体装置1の変形を抑制できるため、効果が大きくなる。
さらに、本実施の形態1では、第2ベース板12における境界線D−Dと交差する位置に応力吸収部124を設けてある。これにより、半導体装置1の変形時に、この応力吸収部124が吸収するため、第2ベース板12における第1リード31との半田接合部や第2のMOS−FET22のドレイン電極221との半田接合部に加わる応力を緩和することができるので、これらの箇所で半田クラックの発生をより抑制でき、半導体装置1の信頼性をさらに向上させ、高寿命化することができる。
本実施の形態1では、応力吸収部124は境界線D−Dと平行する方向の幅を短くすることで、第2ベース板12の他の部分と比べて剛性を下げた構成としているが、これに限られるものではなく、例えばプレス加工等により板厚を薄くしたり、あるいは貫通穴や凹部、切り欠き形状等により幅狭小部を設けることにより、応力吸収部124の剛性を第2ベース板12における他の部分よりも小さくしたり、あるいは境界線D−Dと交差する方向に屈曲する屈曲部を設けることでも同様の効果が得られる。
加えて、従来は上下アーム81、82を構成する各MOS−FET21、22を電気的に接合するための第1のリード31は、境界線D−D上でかつ第1、第2のMOS−FET21、22が隣接する間隙部52を交差して、第2ベース板12に接合されていたため、この接合箇所を確保するために、この間隙部52に所定のクリアランスが必要であったが、本実施の形態1では、この間隙部52に接合箇所が不要となるため、間隙部52を小さくすることができ、全体として半導体装置1を小型化できる可能性がある。
また、本実施の形態1では、同型の第1、第2のMOS−FET21、22を、この間隙部52を中心として点対称に配置しており、さらに第1のリード31が第1のMOS−FET21との接合部から延在する方向と第2のリード32が第2のMOS−FET22との接合部から延在する方向を平行且つ逆向きに配置している。このように配置することによって、第1、第2のMOS−FET21、22および第1、第2のリード31、32を平行かつ同方向に配置した場合と比較して、境界線D−Dと平行する方向の半導体装置1の長さを短くすることができるので、効率よくスペースを活用でき全体として小型化することができ、加えて封止樹脂51の使用量を減らすことができるので重量低減・コスト低減にもなる。さらに、小型化することで半導体装置1の変形を抑制できるので、結果として半田クラックの発生をより抑制でき、半導体装置1の信頼性をさらに向上させ、高寿命化することができる。
なお、本実施の形態1では、第1、第2のリード31、32を平行かつ逆向きに配置した場合を記載したが、これに限定されるものではなく、仮に第1、第2のリード31、32が境界線D−Dから離れるような方向に配置されていても、境界線D−Dと直交する方向の半導体装置1の寸法が大きくならなければ、全体として小型化することができる。
さらに、第2ベース板12はその一部に突起部121を有し、この箇所において第1のリード31と半田63を介して接合されており、電流経路部材13も同様に突起部131を有し、当該箇所と第2のリード32とが半田66を介して接合されている。これにより、半田63、66の塗布高さを確保することができるので、半田塗布作業性が向上するとともに、半田塗布量も増やせ、半田接合の信頼性が向上する。これにより、半田接合部での発熱を抑制できるので変形も抑制でき、半導体装置1全体の信頼性も向上し、高寿命化となる。なお、前述の接合を例えば溶接等により行う場合においても、突起部121、131を有していれば溶接面の面圧を上げることができるので、結果として半導体装置1の信頼性を向上させることができる。
本実施の形態1では、突起部121、131を第2ベース板12と電流経路部材13にそれぞれ設けたことで説明したが、これに限定されるものではなく、突起部は第2ベース板12または電流経路部材13のいずれか一方に設けてもよく、また突起部を第1または第2のリード31、32に設けても同様の効果を奏する。
実施の形態2.
図5はこの発明の実施の形態2による半導体装置を示す平面図、図6は図5のG−G矢視における半導体装置の断面図、図7は図5のG−G矢視における半導体装置の変形時の断面図、図8は図5の半導体装置の電気回路図である。実施の形態2における半導体装置2の構造は、第1および第2のリード31、32を除いては実施の形態1と同じ構造であるため、詳細説明は省略する。
図5および図6に示すように、第1のリード31は第1のMOS−FET21の上方から第2ベース板12の突起部121に向かって延在しているが、第1のMOS−FET21と第2ベース板12の突起部121の間の部分において応力吸収部として屈曲部311を設けてある。屈曲部311は第1、第2ベース板11、12から離れるように、半導体装置2の上方に向かって屈曲している。ここで、図6に示すように、第1のリード31における半田接合されている部位の間であって、第1のリード31と交差する方向に延びた線を境界線E−Eと定義する。
半導体装置2の動作時に発熱する第2のMOS−FET22から離れている境界線E−Eにおいては、境界線D−Dを屈曲線とする変形と比べて小さいとはいえ、当該箇所を屈曲線として半導体装置2がV字状に変形することも考えられる。
ここで、図7に示すように、本実施の形態2のような構成とすることで、半導体装置2に境界線E−Eを屈曲線とする変形が生じても、この屈曲部311が応力を吸収するため、第1のリード31と第1のMOS−FET21とを接合している半田部、あるいは第2ベース板12とを接合している半田部に加わる応力を緩和することができる。したがって第2ベース板12の剛性を上げることなく、当該箇所においても半田クラックの発生を抑制することができるので、半導体装置2の信頼性および寿命をさらに向上させることができる。
なお、第1のリード31に設けられた屈曲部311は、第1ベース板11および第2ベース板12に近接するような方向に屈曲させても同様の効果が得られ、あるいは屈曲部311に限定されず、例えばプレス加工等により板厚を薄くしたり、あるいは貫通穴や凹部、切り欠き形状等により狭小部を設けることにより第1のリード31における他の部分よりも剛性を小さくすることでも同様の効果が得られる。
また、上記に加えて、第2のリード32の同箇所に屈曲部321等を設けた場合は、第2のリード32と交差する境界線F−Fを屈曲線とする変形に対して、同様の効果を奏する。
本実施の形態2では、2つの半導体素子をMOS−FETとして説明したが、これに限られるものではなく、例えばIGBTやその他の半導体素子であってもよいが、MOS−FETは動作時に発熱が大きいため半導体装置全体の変形も大きく、本発明を適用すると半導体装置の信頼性および寿命向上の効果が大きいものとなる。
実施の形態3.
図9は、本発明に係る半導体装置を用いたインバータ装置を示す平面図、図10はこのインバータ装置を含む回転電機の電気回路図である。
図9において、6個の半導体装置1は同心円上に配置されることによりインバータ装置3を構成しており、半導体装置1の正極端子71と負極端子75は封止樹脂51によって形成された四辺形のパッケージにおける相対向側面にそれぞれ配置されている。
また、半導体装置1はその半数が、同心円を構成している平面に垂直な面を対称面として面対称構造を有するように構成され、それぞれが半径方向に交互に配置されている。
ここで、半導体装置1の正極端子71は、半導体装置1よりも内側(同心円の中心側)に正六角形状に配置され、電力を供給するための正電圧供給部材91に電気的に接合されており、この正電圧供給部品91は図示しない配線で蓄電手段401の正極(図示しない)に電気的に接合されている。同様に、半導体装置1の負極端子75は、半導体装置1よりも外側(同心円の反中心側)に配置され、電力を供給するための負電圧供給部材92に電気的に接合されており、この負電圧供給部品92は図示しない配線で蓄電手段401の負極(図示しない)に電気的に接合されている。これらの箇所での電気的接合は、例えば溶接や半田付けなどで行われる。また、それぞれの半導体装置1からなる各相の出力端子72は図示しない配線で後述する回転電機4のコイルに接続されている。
次に、このインバータ装置3を用いた回転電機4について説明する。図10に示すように、回転電機4は制御手段402とインバータ装置3と固定コイル403と可動コイル404とから構成されており、モータと発電機とを兼用するものである。即ち、回転電機4は、制御手段402とインバータ装置3とを一体に装着している。2つの固定コイル403の各相は、半導体装置1の各出力端子72を介して蓄電手段401と電気的に接合されており、それぞれの半導体装置1の各MOS−FET21、22に対して制御手段402からゲート信号を送ることによって、各MOS−FET21、22をON/OFFさせ固定コイル403の各相に流れる電流を切り替える。この回転電機4は、制御手段402からの信号により可動コイル404を駆動することも、可動コイル404の回転から発電することもできる。
半導体装置1は前述の通り、半田クラックの発生を抑制でき信頼性の向上および高寿命化となるため、これをインバータ装置3に適用すればインバータ装置3のみならず、これを用いた回転電機4の信頼性の向上および高寿命化となり、特に車両用等であってこれらの要求が厳しい場合には効果的である。加えて、上述のように半導体装置1が従来の構成に比べて第1、第2のMOS−FET21、22が対向して隣接する間隙部を小さくすることができる場合に、インバータ装置3に半導体装置1を図9のように配置すれば、同心円の半径方向の長さを小さくすることができ、これにより半導体装置1よりも内側および外側の空いたスペースに、正および負電圧供給部品91、92をそれぞれ配置することができる。従来、半導体装置1の同心円の内側または外側の一方のスペースしか確保することができない場合には、半導体装置1と正および負電圧供給部品91、92とを、半導体装置1が配置される同心円を構成している平面に対し平行な層を上方に配置し、これを積層して構成していたためインバータ装置3が大型化していたが、この構成とすることで半導体装置1、正電圧供給部品91、負電圧供給部品92とが同一平面上に配置できる可能性があり、インバータ装置3を薄肉化することで、インバータ装置3を小型化できる可能性がある。
また、本実施の形態3では半導体装置1の複数の正極端子71と単一の正電圧供給部品91が電気的に接合され、この正電圧供給部品91は配線により蓄電手段401の正極に電気的に接合されている。このため、それぞれの正極端子71と蓄電手段401の正極とを個別の配線で接合する必要がなく、各正極端子71と電気的に接合された正電圧供給部品91と蓄電手段401の正極とを単一の配線で接続するだけでよいので、配線をコンパクト化できるので結線部の信頼性および寿命が向上し、その結果インバータ装置3を小型化できるとともに、コスト低減することができる。
さらに、インバータ装置3を構成する半導体装置1は、その半数が同心円を構成する平面に垂直な面を対称面として、一部の半導体装置1が他の半導体装置1と面対称構造を有しており、それぞれが同心円の半径方向に交互に配置されている。半導体装置1の負極端子75が、同心円の中心と半導体装置1の中心を結んだ線上に存在せず、ずれた位置に配置されている場合には、上述のように交互に配置することで、隣接する半導体装置1のそれぞれの負極端子75の相対距離が近くなり、これらの負極端子75を負電圧供給部品92に接続する配線をコンパクト化できるので結線部の信頼性および寿命が向上し、その結果インバータ装置3を小型化、コスト低減することができる。
また、本発明に係る半導体装置やインバータ装置が上述のような小型化、コスト低減といった作用効果を奏するため、これらを一体に装着するモータ兼発電機である回転電機4についても同様効果が得られる。特に車両用回転電機は小型化等の要求が厳しいため、より効果的である。
加えて、本実施の形態3では半導体装置1の数を6個(6相)としたが、これに限定されず、正電圧供給部品91も6角形に限られず、多角形や円形であってもよい。
さらに、この実施の形態3では正電圧供給部品91を半導体装置1の内側に配置したが、負電圧供給部品92を内側に配置してもよい。この場合、半導体装置1の負極端子75が内側に位置するように、半導体装置1における正極端子71と負極端子75の位置を入れ替えて回路構成を変更することで対応することができる。
実施の形態4.
図11は、この発明の実施の形態4による半導体装置を示す平面図、図12は図11の半導体装置の電気回路図である。実施の形態1で説明した半導体装置1は、1対の上下アーム81、82を有し、MOS−FET21、22を各アームにそれぞれ1個ずつ有していたが、本発明による半導体装置はこれに限られず2対以上の上下アームを1つの半導体装置に内蔵してもよい。本実施の形態4では、図11および図12に示すように、2対の上下アーム81〜84を1つの半導体装置5が備えている場合について概略構成を説明する。
具体的には、第1ベース板11には第1のMOS−FET21に加えて第3のMOS−FET23のドレイン電極(図示しない)が電気的に接合されており、第3のMOS−FET23のソース電極(図示しない)は第3のリード33を介して第3ベース板16と電気的に接合されている。第3ベース板16には第4のMOS−FET24のドレイン電極(図示しない)が電気的に接合されるとともに、この第4のMOS−FET24のソース電極(図示しない)は第2のリード32を介して電流経路部材13と電気的に接合されている。また、第3、第4のMOS−FET23、24のゲート電極233、243は、アルミワイヤ43、44を介して、それぞれゲート電極用リード17、18と電気的に接合されていることで、ゲート信号を入力する制御端子741、761(図示しない)に接続されている。第3ベース板16には、第4のMOS−FET24のソース電極からの信号を出力する制御端子接合部162と、出力端子721(図示しない)に電気的に接合される出力端子接合部163とを含むように構成されており、制御端子接合部162は制御端子731(図示しない)に電気的に接合されている。封止樹脂51は、これらの第1〜第4のMOS−FET21〜24と、第1〜第3ベース板11〜12、16と、電流経路部材13と、第1〜第3のリード31〜33と、アルミワイヤ41〜44と、ゲート電極用リード14、15、17、18とを封着し、図11に示すように上方から見て四辺形のパッケージを構成している。
このように構成した場合には、図11に示すように正極端子71(図示しない)および負極端子75(図示しない)が電気的に接合される第1ベース板11の正極端子接合部111と第3ベース板13の負極端子接合部132を、図11に向かって左右に配置された上下アーム81〜84で共用化することができるので、部品点数削減によるコスト低減、重量低減となるとともにスペース効率が向上し、さらに高集積された半導体装置が実現可能である。
また、これら実施の形態1〜4では、図2〜5に示すように第1ベース板11における第1のMOS−FET21が接合される箇所の下面側や、第2ベース板12における第2のMOS−FET22が接合される箇所の下面側等は放熱面を形成するために封止樹脂51から露出した構造としているが、これに限られず、例えば封止樹脂51で覆われていても、あるいは図示しない伝熱性絶縁部材で覆ってもよい。さらには、接合材61〜66は導電性接着剤であってもよいが、機械的強度の高い材料を用いることが望ましい。
また、封止樹脂51はエポキシ樹脂の他にセラミック、ガラス等で気密封止するものであってもよい。
1、2 半導体装置
3 インバータ装置
4 回転電機
11 第1ベース板
12 第2ベース板
121 突起部
13 電流経路部材
131 突起部
21 第1のMOS−FET
211 ドレイン電極
212 ソース電極
22 第2のMOS−FET
221 ドレイン電極
222 ソース電極
31 第1のリード
311 屈曲部
32 第2のリード
321 屈曲部
51 封止樹脂
52 間隙部
61〜66 半田
91 正電圧供給部材
92 負電圧供給部材

Claims (11)

  1. 導電体からなる第1ベース板と、
    前記第1ベース板上に第1電極面が接合材を介して電気的に接合される第1の半導体素子と、
    前記第1ベース板と離間し導電体からなる第2ベース板と、
    前記第1の半導体素子と隣接するとともに、前記第2ベース板上に第1電極面が接合材を介して電気的に接合される第2の半導体素子と、
    前記第1の半導体素子の第2電極面と前記第2ベース板とを接合材を介して電気的に接合する板状金属からなる第1のリードと、
    前記第1および第2ベース板のいずれとも離間し、前記両半導体素子の導通電流を外部に授受するための電流経路部材と、
    前記第2の半導体素子の第2電極面と前記電流経路部材とを接合材を介して電気的に接合する板状部材からなる第2のリードと、
    少なくとも前記各構成部材を封止する封止材と、を備え、
    前記第2ベース板は前記第1および第2のリードよりも剛性が高く、かつ前記第1および第2の半導体素子が対向する方向に間隙部を含むとともに、前記両半導体素子が対向していない方向へ延びる境界線が、前記第1および第2の半導体素子が点対称に配置され、
    前記第1のリードが前記第1の半導体素子との接合部から延在する方向が、前記境界線が延びる一方向であり、かつ、
    前記第2のリードが前記第2の半導体素子との接合部から延在する方向が、前記境界線の延びる他方向で、しかも前記互いの縁在する方向が平行に配置され、前記第2ベース板に
    おける前記境界線と交差する部分の剛性を、他の部分よりも低くしたことを特徴とする半導体装置。
  2. 前記第2ベース板は、前記境界線における間隙部以外の部分と交差することを特徴とする請求項1に記載の半導体装置。
  3. 前記第2ベース板における前記境界線と交差する部分に、応力を吸収する屈曲部を設けたことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記第2ベース板における前記第1のリードとの接合部、または前記電流経路部材における前記第2のリードとの接合部の少なくともいずれか一方に突起部を設けたことを特徴とする請求項1から3のいずれかに記載の半導体装置。
  5. 前記第1または第2のリードにおいて、各々形成された前記両接合部の間の部分を、他の部分よりも剛性を低くしたことを特徴とする請求項に記載の半導体装置。
  6. 前記第1または第2のリードにおいて、各々形成された前記接合部の間の部分に応力を吸収する屈曲部を設けたことを特徴とする請求項4または5に記載の半導体装置。
  7. 前記半導体素子は、MOS−FETであることを特徴とする請求項1から6のいずれかに記載の半導体装置。
  8. 請求項1から7のいずれかに記載の半導体装置を備えたインバータ装置
  9. 同一平面上かつ同心円状に複数配置された前記半導体装置と、
    前記半導体装置よりも同心円の内側に向かって前記封止材から露出した前記第1ベース板または前記電流経路部材の一部と、
    前記露出した一方の一部と対向するように前記平面上に設けられ、直流電源の一極に接続されるとともに、2以上の前記半導体装置における前記露出した一方の一部とも電気的に接合する一方の電力供給部材と、
    を備えたことを特徴とする請求項に記載のインバータ装置。
  10. 前記平面に垂直な面を対称面として面対称構造を有し、隣接配置した一対の前記半導体装置と、
    前記平面上の前記半導体装置よりも同心円の外側に設けられ、前記直流電源の他極に接続されるとともに、前記露出した他方の一部とも電気的に接合する他方の電力供給部材と、
    を備え、
    前記露出した他方の一部が前記他方の電力供給部材と電気的に接合される接合部が、前記同心円の中心と前記半導体装置の中心とを結んだ線上からずれた位置で構成されていることを特徴とする請求項9に記載のインバータ装置。
  11. 請求項8から10のいずれかに記載のインバータ装置を備えた車両用回転電機
JP2013510731A 2011-04-18 2011-04-18 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機 Active JP5821949B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002253 WO2012143964A1 (ja) 2011-04-18 2011-04-18 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機

Publications (2)

Publication Number Publication Date
JPWO2012143964A1 JPWO2012143964A1 (ja) 2014-07-28
JP5821949B2 true JP5821949B2 (ja) 2015-11-24

Family

ID=47041123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013510731A Active JP5821949B2 (ja) 2011-04-18 2011-04-18 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機

Country Status (5)

Country Link
US (1) US9117688B2 (ja)
EP (1) EP2701192B1 (ja)
JP (1) JP5821949B2 (ja)
CN (1) CN103493200B (ja)
WO (1) WO2012143964A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024407B2 (en) * 2011-12-07 2015-05-05 United Microelectronics Corporation Monitoring testkey used in semiconductor fabrication
JP6582568B2 (ja) * 2014-07-31 2019-10-02 株式会社デンソー 駆動装置、および、これを用いた電動パワーステアリング装置
JP2017199827A (ja) * 2016-04-28 2017-11-02 三菱電機株式会社 パワー半導体装置
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6366806B1 (ja) * 2017-10-25 2018-08-01 三菱電機株式会社 電力用半導体装置
WO2020230894A1 (ja) * 2019-05-16 2020-11-19 三菱電機株式会社 電力変換装置
DE112020003807T5 (de) * 2019-08-09 2022-06-09 Rohm Co., Ltd. Halbleitervorrichtung
JP2022021719A (ja) * 2020-07-22 2022-02-03 株式会社デンソー 半導体装置
JP2022146340A (ja) * 2021-03-22 2022-10-05 株式会社東芝 半導体装置
WO2023209793A1 (ja) * 2022-04-26 2023-11-02 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148623A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JP2002217364A (ja) * 2001-01-15 2002-08-02 Nissan Motor Co Ltd 半導体実装構造
JP2004297847A (ja) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd 電力変換装置
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793407B2 (ja) * 2000-09-19 2006-07-05 株式会社日立製作所 電力変換装置
JP4102012B2 (ja) 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4349364B2 (ja) 2005-12-26 2009-10-21 三菱電機株式会社 半導体装置
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8008805B2 (en) * 2006-12-07 2011-08-30 Nissan Motor Co., Ltd. Power conversion apparatus and motor drive system
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP5294913B2 (ja) * 2009-02-16 2013-09-18 京セラ株式会社 素子搭載用基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148623A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JP2002217364A (ja) * 2001-01-15 2002-08-02 Nissan Motor Co Ltd 半導体実装構造
JP2004297847A (ja) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd 電力変換装置
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置
JP2010267789A (ja) * 2009-05-14 2010-11-25 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN103493200A (zh) 2014-01-01
JPWO2012143964A1 (ja) 2014-07-28
WO2012143964A1 (ja) 2012-10-26
US20130320818A1 (en) 2013-12-05
EP2701192A4 (en) 2015-11-18
EP2701192B1 (en) 2017-11-01
CN103493200B (zh) 2016-06-22
US9117688B2 (en) 2015-08-25
EP2701192A1 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP5821949B2 (ja) 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機
JP5206822B2 (ja) 半導体装置
JP4581885B2 (ja) 半導体装置
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2012096066A1 (ja) パワー半導体モジュール
US9806009B2 (en) Semiconductor device and power converter using the same
JP6257478B2 (ja) 電力用半導体装置
JP5729314B2 (ja) 半導体装置及びその製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP6261642B2 (ja) 電力半導体装置
JP2011155088A (ja) 半導体装置モジュール
JP5213919B2 (ja) 半導体装置
JP2005197435A (ja) 電力半導体装置
JP2004095769A (ja) 電力用半導体装置
JP2013089784A (ja) 半導体装置
JP2009164647A (ja) 半導体装置
JP6870249B2 (ja) 半導体装置および半導体装置の製造方法
JP2011018933A (ja) 半導体装置およびその製造方法
JP5164793B2 (ja) 電力用半導体装置
JP5100674B2 (ja) インバータ装置
JP2008047615A (ja) 半導体装置及び電力変換装置
JP4864990B2 (ja) 半導体装置
JP2018037452A (ja) パワー半導体モジュール
JP6698879B2 (ja) 半導体装置、および半導体装置の製造方法
WO2021229859A1 (ja) 半導体装置、バスバー及び電力変換装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R151 Written notification of patent or utility model registration

Ref document number: 5821949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250