JP5294913B2 - 素子搭載用基板 - Google Patents

素子搭載用基板 Download PDF

Info

Publication number
JP5294913B2
JP5294913B2 JP2009032249A JP2009032249A JP5294913B2 JP 5294913 B2 JP5294913 B2 JP 5294913B2 JP 2009032249 A JP2009032249 A JP 2009032249A JP 2009032249 A JP2009032249 A JP 2009032249A JP 5294913 B2 JP5294913 B2 JP 5294913B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
thermal expansion
substrate
expansion coefficient
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009032249A
Other languages
English (en)
Other versions
JP2010192496A (ja
Inventor
義明 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009032249A priority Critical patent/JP5294913B2/ja
Publication of JP2010192496A publication Critical patent/JP2010192496A/ja
Application granted granted Critical
Publication of JP5294913B2 publication Critical patent/JP5294913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体素子を装着するための素子搭載用基板に関する。
近年、半導体レーザダイオード、フォトダイオード、パワートランジスタ素子、発光ダイオード、太陽電池素子等の比較的高電力を扱う半導体素子の搭載用基板として、セラミック基板上に銅板等の金属板を接合した素子搭載用基板が用いられている(例えば、特許文献1参照)。ここで、金属板は、素子搭載用基板に装着された半導体素子に対して電力を供給する役割を担うものである。すなわち、金属板は、大電流を流せるように、その厚さが例えば0.1〜0.5mm程度に厚く形成されている。
特開平10−84059号公報
しかしながら、上記従来の素子搭載用基板においては、熱履歴に対して信頼性が乏しいという問題があった。具体的に言えば、熱膨張係数が異なるセラミック基板と金属板とを接合すると、接合後の冷熱サイクルの付加によって、熱膨張差に起因する熱応力が素子搭載用基板に発生する。素子搭載用基板に熱応力が発生すると、セラミック基板にクラックが生じ、あるいはセラミック基板から金属板が剥離する可能性があった。また、セラミック基板にクラックが生じないまでも、セラミック基板の強度が低下する可能性があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、熱履歴に対して信頼性を向上することができる素子搭載用基板に関する。
上記目的を達成するために本発明における素子搭載用基板は、半導体素子を装着するための装着面が設けられ、第1熱膨張係数を有する第1セラミック基板と、第2熱膨張係数を有する第2セラミック基板と、前記第1セラミック基板の上面および前記第2セラミック基板の上面に直接的または間接的に接合され、前記第1熱膨張係数および前記第2熱膨張係数とは異なる第3熱膨張係数を有し、前記半導体素子に対して電力を供給するための金属板とを備え、前記第1セラミック基板と前記第2セラミック基板との間において、前記金属板には、前記第1セラミック基板の上面の一部および前記第2セラミック基板の上面の一部の少なくとも1つを跨ぐように屈曲部が形成されている。前記第2セラミック基板には、開口部が形成されており、前記開口部における前記第2セラミック基板の周囲に、前記第1セラミック基板が接触されており、前記第2セラミック基板が有する第2熱膨張係数は、前記第1セラミック基板が有する第1熱膨張係数より大きく、前記金属板が有する第3熱膨張係数は、前記第2セラミック基板が有する第2熱膨張係数より大きく、前記第1セラミック基板と前記第2セラミック基板との接触箇所における、前記第1セラミック基板の上面および前記第2セラミック基板の上面の少なくとも1つに、切欠部が形成されている。
本発明の素子搭載用基板によれば、第1セラミック基板と第2セラミック基板との間において、金属板には、第1セラミック基板の上面の一部および第2セラミック基板の上面
の一部の少なくとも1つを跨ぐように屈曲部が形成されている。すなわち、熱膨張係数が異なる第1セラミック基板と金属板、および熱膨張係数が異なる第2セラミック基板と金属板に起因する熱応力が素子搭載用基板に発生した場合であっても、屈曲部において、この熱応力を緩和することができる。この結果、熱履歴に対して信頼性を向上することができる素子搭載用基板を実現できる。なお、第2熱膨張係数は、第1熱膨張係数よりも大きい

以上のように、本発明の素子搭載用基板は、熱履歴に対して信頼性を向上することができるという効果を奏する。
図1は、本発明の参考例に係る素子搭載用基板の一例を示す斜視図である。 図2は、図1中に示した切断線A−A´に沿って切断した断面図である。 図3は、本発明の実施例に係る素子搭載用基板の一例を示す断面図である。 図4(a)は、変更例に係る素子搭載用基板の一例を示す断面図である。図4(b)は、図4(a)中のLの部分を拡大した図である。 図5は、参考例2に係る素子搭載用基板の一例を示す断面図である。
以下、本発明の参考例について、図面を参照しながら説明する。

但し、以下で参照する各図は、説明の便宜上、本発明の参考例の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子搭載用基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

図1は、本発明の参考例に係る素子搭載用基板1の一例を示す斜視図である。図2は、
図1中に示した切断線A−A´に沿って切断した断面図である。図1および図2に示すように、参考例に係る素子搭載用基板1は、第1セラミック基板2、第2セラミック基板3、および金属板4を備えている。

第1セラミック基板2には、半導体素子5を装着するための装着面2aが設けられている。すなわち、第1セラミック基板2の装着面2a上に、メタライズ層6が形成されており、このメタライズ層6の上面に、金属板4が接合されている。そして、金属板4の上面に、半導体素子5が装着されている。なお、半導体素子5は、例えば、半導体レーザダイオード、フォトダイオード、パワートランジスタ素子、発光ダイオード、太陽電池素子等である。また、メタライズ層6は、例えば、ペースト状のモリブデン-マンガンあるいはタングステンを焼結して形成されたもの、またはチタン薄膜上に銅薄膜を成膜したもの等である。ここで、第1セラミック基板2は、例えば、窒化アルミニウム基板からなり、第1熱膨張係数を有している。
第2セラミック基板3には、開口部3aが形成されている。参考例においては、第2セラミック基板3に形成された開口部3aに、第1セラミック基板2が設けられている。具体的には、開口部3aにおける第2セラミック基板3の周囲に、第1セラミック基板2が接触されている。なお、この接触には、単なる接触のみならず、接合の意味も含む。また、第2セラミック基板3の上面にも、メタライズ層6が形成されている。また、このメタライズ層6の上面に、金属板4が接合されている。さらに、第2セラミック基板3の上面に形成されたメタライズ層6と半導体素子5とは、ワイヤ(ボンディングワイヤ)Wによって電気的に接続される。ここで、第2セラミック基板3は、例えば、アルミナ基板からなり、第1熱膨張係数とは異なる第2熱膨張係数を有している。参考例においては、第2セラミック基板3が有する第2熱膨張係数は、第1セラミック基板2が有する第1熱膨張係数より大きい。

上記の第1セラミック基板2および第2セラミック基板3は、例えば、次のようにして製造される。すなわち、約2000℃で焼結された窒化アルミニウム基板(第1セラミック基板2)を囲むようにして接触したアルミナグリーンシート(第2セラミック基板3)を、約1600℃で焼結することにより第1セラミック基板2および第2セラミック基板3を製造する。なお、第1セラミック基板2および第2セラミック基板3の製造方法は、これに限定されない。例えば、約1600℃で焼結された第2セラミック基板3の開口部3aに、約2000℃で焼結された第1セラミック基板2を嵌め込み、それらの焼結温度以下である約1200℃でガラス成分を溶融させて接合することにより第1セラミック基板2および第2セラミック基板3を製造してもよい。
なお、参考例においては、第2セラミック基板3が有する第2熱膨張係数は、第1セラミック基板2が有する第1熱膨張係数より大きい。このため、第1セラミック基板2および第2セラミック基板3の製造時において、第2セラミック基板3が、第1セラミック基板2に対して、圧縮応力をかけた状態で接合される。そのため、第1セラミック基板2と第2セラミック基板3とは、良好な状態で互いに接合される。

また、第1セラミック基板2が有する熱伝導率は、第2セラミック基板3が有する熱伝導率より高いことが好ましい。これにより、半導体素子5から発せられる熱を、第1セラミック基板2を介して、外部へ良好に逃がすことが可能となる。
金属板4は、半導体素子5に対して電力を供給する役割を担う部材である。また、金属板4は、メタライズ層6を介して、第1セラミック基板2の上面および第2セラミック基板3の上面に接合されている。なお、金属板4は、メタライズ層6を介することなく、第1セラミック基板2の上面および第2セラミック基板3の上面に直接的に接合されていてもよい。例えば、メタライズ層6の代わりに、活性金属ろう材を用いて、金属板4とセラミック基板2,3の上面とを直接的に接合してもよい。ここで、金属板4は、例えば、銅、銀等の熱伝導率の高い材料からなり、第1熱膨張係数および第2熱膨張係数とは異なる
第3熱膨張係数を有している。参考例においては、金属板4が有する第3熱膨張係数は、第2セラミック基板3が有する第2熱膨張係数より大きい。

ここで、参考例においては、第1セラミック基板2と第2セラミック基板3との間において、金属板4には、第1セラミック基板2の上面の一部および第2セラミック基板3の上面の一部を跨ぐように屈曲部4aが形成されている。すなわち、第1セラミック基板2が有する第1熱膨張係数、第2セラミック基板3が有する第2熱膨張係数、および金属板4が有する第3熱膨張係数は、それぞれ異なる係数である。このため、素子搭載用基板1に対する冷熱サイクルの付加によって、第1セラミック基板2と金属板4との間、第2セラミック基板3と金属板4との間、および第1セラミック基板2と第2セラミック基板3との間で、熱膨張係数が異なることに起因する熱応力が発生する。ここで、素子搭載用基板1に熱応力が発生した場合であっても、屈曲部4aにおいて、この熱応力を緩和することができる。つまり、金属板4に屈曲部4aが設けられていることにより、金属板4に伝わる熱応力の沿面距離が長くなるので、この熱応力を緩和することができる。

また、参考例においては、第2セラミック基板3が有する第2熱膨張係数は、第1セラミック基板2が有する第1熱膨張係数より大きく、金属板4が有する第3熱膨張係数は、第2セラミック基板3が有する第2熱膨張係数より大きい。すなわち、金属板4が有する第3熱膨張係数は、第1熱膨張係数よりも第2熱膨張係数の方が(値が)近い。そのため、熱応力に起因する第1セラミック基板2および第2セラミック基板3の反りを抑制することができる。この結果、第1セラミック基板2および第2セラミック基板3にクラックが生じるのを抑制することができる。

なお、参考例においては、第1セラミック基板2と第2セラミック基板3との間において、金属板4には、第1セラミック基板2の上面の一部および第2セラミック基板3の上面の一部を跨ぐように屈曲部4aが形成されている例について説明したが、これに限定されない。すなわち、金属板4には、第1セラミック基板2の上面の一部のみを跨ぐように屈曲部4aが形成されていてもよい。具体的には、第1セラミック基板2と第2セラミック基板3との接触箇所における、第2セラミック基板3の直前まで金属板4を設けること
により、金属板4に、第1セラミック基板2の上面の一部のみを跨ぐように屈曲部4aを形成する。これと同様に、金属板4には、第2セラミック基板3の上面の一部のみを跨ぐように屈曲部4aが形成されていれてもよい。

また、屈曲部4aは、第1セラミック基板2の上面の一部および第2セラミック基板3の上面の一部の少なくとも1つを跨ぐように形成されていれば、その形状、大きさ等については特に限定されない。すなわち、屈曲部4aは、図1および図2に示すような形状であってもよいし、湾曲状に形成されていてもよい。また、屈曲部4aは、第1セラミック基板2と第2セラミック基板3との間に設けられている以外に、金属板4の他の箇所にも設けられていてもよい。このようにすると、金属板4に伝わる熱応力の沿面距離をより長くすることができるので、素子搭載用基板1に発生した熱応力をより緩和することができる。
以上のように、参考例に係る素子搭載用基板1によれば、熱履歴に対して信頼性を向上する素子搭載用基板を実現することができる。

ここで、参考例に係る素子搭載用基板1は、半導体素子5に対して、金属板4を介して電力を供給することが可能であり、かつワイヤWを介して、半導体素子5から出力される信号を取り出すことが可能となる。半導体素子5から取り出した信号は、第2セラミック基板3の上面に形成されたメタライズ層6および金属板4を介して、外部へ出力される。ここで、一例として、半導体素子5が太陽電池素子からなる場合、素子搭載用基板1は、集光型太陽光発電基板となる。また、他の例として、半導体素子が発光ダイオードからなる場合、素子搭載用基板1は、発光ダイオード搭載用基板となる、さらに、他の例として、半導体素子1がパワートランジスタ素子からなる場合、素子搭載用基板1は、インバータ制御等のパワーモジュール基板となる。なお、これはあくまで一例であって、これに限定されるものではない。

なお、上述した参考例は、本発明の実施形態の一具体例を示す前提である。

本発明の実施例
図3は、本発明の実施例に係る素子搭載用基板1aの一例を示す断面図である。図3に
示すように、本発明の実施例に係る素子搭載用基板1aは、第1セラミック基板2と第2セラミック基板3との接触箇所における、第1セラミック基板2の上面および第2セラミック基板3の上面に、切欠部Cが形成されている。なお、図3において、図2と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。

すなわち、セラミック基板2,3に切欠部Cが形成されているので、本発明の実施例に係る第1セラミック基板2と第2セラミック基板3との接触面積は、上述の参考例に係る第1セラミック基板2と第2セラミック基板3との接触面積より小さくなる。言い換えれば、セラミック基板2,3に切欠部Cが形成されているので、セラミック基板2,3の上面に伝わる熱応力の沿面距離は長くなる。そのため、素子搭載用基板1aに熱応力が発生した場合であっても、切欠部Cにおいて、この熱応力を緩和することができる。また、上述の参考例と同様、屈曲部4aにおいても、熱応力を緩和することができる。この結果、変更例1に係る素子搭載用基板1aによれば、上述の参考例に係る素子搭載用基板1と比較して、熱履歴に対してより信頼性を向上する素子搭載用基板を実現することができる。

なお、セラミック基板2,3に切欠部Cが形成されているので、さらに次のような効果もある。すなわち、上述のとおり、第1セラミック基板2と第2セラミック基板3との接触面積が小さくなるので、第1セラミック基板2と第2セラミック基板3とを接合する際に、第1セラミック基板2および第2セラミック基板3が互いに破損するのを抑制することができる。
なお、上記では、切欠部Cは、第1セラミック基板2と第2セラミック基板3との接触箇所における、第1セラミック基板2の上面および第2セラミック基板3の上面に形成されている例について説明したが、これに限定されない。すなわち、切欠部Cは、第1セラミック基板2と第2セラミック基板3との接触箇所における、第1セラミック基板2の上面および第2セラミック基板3の上面の少なくとも1つに形成されていればよい。
(変更例
図4(a)は、変更例に係る素子搭載用基板1bの一例を示す断面図である。図4(b)は、図4(a)中のLの部分を拡大した図である。図4に示すように、変更例に係る素子搭載用基板1bは、屈曲部4aの下側の金属板4は、切欠部Cの上方まで突出しており、屈曲部4aの下側の金属板4と、切欠部Cの一部とが、接着材10を介して接着されている。なお、図4において、図3と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。

すなわち、変更例に係る素子搭載用基板1bは、切欠部Cの上面の一部にも、メタライズ層6が形成されている。また、屈曲部4aの下側の金属板4は、切欠部Cの上方(切欠部Cに形成されたメタライズ層6に対応する箇所)まで突出している。そして、屈曲部4aの下側の金属板4と、切欠部Cの一部とが、切欠部Cのメタライズ層6の上面に形成された接着材10を介して接着されている。ここで、接着材10は、例えば、半田、ろう材等である。つまり、屈曲部4aの下側の金属板4と切欠部Cの一部とが接着材10を介
して接着されているので、素子搭載用基板1bに熱応力が発生した場合であっても、接着材10において、この熱応力を緩和することができる。また、上述の参考例と同様、屈曲部4aにおいても、熱応力を緩和することができる。さらに、上述の本発明の実施例と同様、切欠部Cにおいても、熱応力を緩和することができる。この結果、変更例に係る素子搭載用基板1bによれば、上述の本発明の実施例に係る素子搭載用基板1aと比較して、熱履歴に対してより信頼性を向上する素子搭載用基板を実現することができる。

参考
図5は、参考に係る素子搭載用基板1cの一例を示す断面図である。図5に示すように、参考に係る素子搭載用基板1cは、第1セラミック基板2と第2セラミック基板3との間に空隙Sが形成されている。なお、図5において、図2と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。

すなわち、参考に係る素子搭載用基板1cにおける第2セラミック基板3には、開口部3aが形成されており、この開口部3aに、第1セラミック基板2が設けられている。また、第1セラミック基板2と第2セラミック基板3との間に空隙Sが形成されている。つまり、第1セラミック基板2と第2セラミック基板3とは、金属板4を介して互いに接合されている。つまり、第1セラミック基板2と第2セラミック基板3との間に空隙Sが形成されているので、第1セラミック基板2と第2セラミック基板3との間で、熱膨張係数が異なることに起因する熱応力は発生しない。このため、屈曲部4aは、第1セラミック基板2と金属板4との間、および第2セラミック基板3と金属板4との間で、熱膨張係数が異なることに起因する熱応力のみを緩和することになる。このため、参考に係る素子搭載用基板1cによれば、上述の参考例に係る素子搭載用基板1と比較して、熱履歴に対してより信頼性を向上する素子搭載用基板を実現することができる。
以上のように、本発明は、熱履歴に対して信頼性を向上することができる素子搭載用基板として有用である。
1、1a〜1c 素子搭載用基板
2 第1セラミック基板
2a 装着面
3 第2セラミック基板
3a 開口部
4 金属板
4a 屈曲部
5 半導体素子
10 接着材
C 切欠部

Claims (2)

  1. 半導体素子を装着するための装着面が設けられ、第1熱膨張係数を有する第1セラミック基板と、
    第2熱膨張係数を有する第2セラミック基板と、
    前記第1セラミック基板の上面および前記第2セラミック基板の上面に直接的または間接的に接合され、前記第1熱膨張係数および前記第2熱膨張係数とは異なる第3熱膨張係数を有し、前記半導体素子に対して電力を供給するための金属板とを備え、
    前記第1セラミック基板と前記第2セラミック基板との間において、前記金属板には、前記第1セラミック基板の上面の一部および前記第2セラミック基板の上面の一部の少なくとも1つを跨ぐように屈曲部が形成されているとともに、
    前記第2セラミック基板には、開口部が形成されており、
    前記開口部における前記第2セラミック基板の周囲に、前記第1セラミック基板が接触されており、
    前記第2セラミック基板が有する第2熱膨張係数は、前記第1セラミック基板が有する第1熱膨張係数より大きく、
    前記金属板が有する第3熱膨張係数は、前記第2セラミック基板が有する第2熱膨張係数より大きく、
    前記第1セラミック基板と前記第2セラミック基板との接触箇所における、前記第1セラミック基板の上面および前記第2セラミック基板の上面の少なくとも1つに、切欠部が形成されている、ことを特徴とする素子搭載用基板。
  2. 前記屈曲部の下側の金属板は、前記切欠部の上方まで突出しており、
    前記屈曲部の下側の金属板と、前記切欠部の一部とが、接着材を介して接着されている、請求項1に記載の素子搭載用基板。
JP2009032249A 2009-02-16 2009-02-16 素子搭載用基板 Expired - Fee Related JP5294913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009032249A JP5294913B2 (ja) 2009-02-16 2009-02-16 素子搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009032249A JP5294913B2 (ja) 2009-02-16 2009-02-16 素子搭載用基板

Publications (2)

Publication Number Publication Date
JP2010192496A JP2010192496A (ja) 2010-09-02
JP5294913B2 true JP5294913B2 (ja) 2013-09-18

Family

ID=42818251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009032249A Expired - Fee Related JP5294913B2 (ja) 2009-02-16 2009-02-16 素子搭載用基板

Country Status (1)

Country Link
JP (1) JP5294913B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012143964A1 (ja) * 2011-04-18 2012-10-26 三菱電機株式会社 半導体装置及びこれを備えたインバータ装置、並びにこれらを備えた車両用回転電機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239555A (ja) * 1986-04-10 1987-10-20 Hitachi Ltd 絶縁基板
JPH05315467A (ja) * 1992-05-06 1993-11-26 Mitsubishi Electric Corp 混成集積回路装置
JP4226200B2 (ja) * 2000-07-25 2009-02-18 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010192496A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
KR100859137B1 (ko) 반도체 발광 장치
US7763906B2 (en) Semiconductor light-emitting device and method
KR100866436B1 (ko) 전자 장치 제조 방법
US20090294789A1 (en) Light emitting device and method of manufacturing light emitting device
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
KR20080014808A (ko) Led용 기판 및 led 패키지
JP2012531728A (ja) 電子装置
JP2006086176A (ja) Led用サブマウント及びその製造方法
JP2011040714A (ja) 発光ダイオード
JP2013532894A (ja) オプトエレクトロニクス発光モジュール及び自動車用ヘッドライト
JP2013098451A (ja) 半導体装置及び配線基板
JP2013093355A (ja) 半導体モジュール基板
JP2008041953A (ja) 発光装置
JP5294913B2 (ja) 素子搭載用基板
TWI407536B (zh) 半導體元件之散熱座的製作方法
JP2008199057A (ja) 電子機器および電子機器の製造方法
US20120181066A1 (en) Package carrier
JP2015142063A (ja) パワーモジュール及びパワーモジュールの製造方法
JP2006286897A (ja) 金属−セラミックス接合基板
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
JP3160535U (ja) 光半導体パッケージ
JP2006140402A (ja) 半導体集積回路装置
JP5153716B2 (ja) 素子搭載用基板
TWI747436B (zh) 光半導體裝置及其製造方法
JP2010272572A (ja) 素子搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees