JP4258367B2 - 光部品搭載用パッケージ及びその製造方法 - Google Patents

光部品搭載用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4258367B2
JP4258367B2 JP2003420285A JP2003420285A JP4258367B2 JP 4258367 B2 JP4258367 B2 JP 4258367B2 JP 2003420285 A JP2003420285 A JP 2003420285A JP 2003420285 A JP2003420285 A JP 2003420285A JP 4258367 B2 JP4258367 B2 JP 4258367B2
Authority
JP
Japan
Prior art keywords
optical component
component mounting
mounting package
package
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003420285A
Other languages
English (en)
Other versions
JP2005183558A (ja
Inventor
英昭 竹盛
賢史 東山
一弘 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003420285A priority Critical patent/JP4258367B2/ja
Priority to TW093133662A priority patent/TWI270184B/zh
Priority to US10/988,521 priority patent/US8008675B2/en
Priority to EP04029564A priority patent/EP1544912A3/en
Priority to CN2004101013611A priority patent/CN1630069B/zh
Publication of JP2005183558A publication Critical patent/JP2005183558A/ja
Priority to US11/695,213 priority patent/US20070170453A1/en
Application granted granted Critical
Publication of JP4258367B2 publication Critical patent/JP4258367B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

本発明は、光部品搭載用パッケージ及びその製造方法に関するものである。
光部品搭載するためのパッケージとして、特開平11−265957号公報(特許文献1)に記載のグリーンシートにキャビティ部を打ち抜きにより形成したものを枠体、別のグリーンシートにスルーホール,メタライズ処理等を施したものを底板とし、枠体と底板を積層,熱プレス加工,還元雰囲気での焼結を行い所定の寸法に積層体を切断する手法がある。また、特開2000−138305号公報(特許文献2)に記載の射出成形法あるいはトランスファー成形法によりエポキシ樹脂製の枠体を形成し、枠体とセラミックス基板をエポキシ樹脂接着剤により接合する手法がある。
特開平11−265957号公報 特開2000−138305号公報
特許文献1のグリーンシートを用いる手法は、焼結工程が有るため、枠体及び底板の面荒れ発生,熱履歴起因のメタライズ信頼性低下,熱収縮起因の寸法ばらつき発生などの課題がある。面荒れ発生は、光部品と底板との接触面積低下を引き起こし、光部品の作動時に発生する多量の熱を良好に放散させることが困難であり、誤動作や熱破壊などの課題が発生する。焼結による熱履歴は、メタライズの信頼性を低下させるだけではなく、焼結温度により薄膜はんだ,アルミニウム等の低融点金属が溶解してしまうためパッケージの構成に制約が生じる。
また、特許文献2の枠体としてエポキシ樹脂を用いる手法は、枠体の作製に成形法を適用するため、金型をパッケージの形状が代わる度に製作し直さなければならず、枠体完成寸法のばらつきが大きい。エポキシ樹脂とセラミックス基板の熱膨張差に起因する熱ストレスにより剥離やクラックが発生する可能性が有り、エポキシ樹脂自体の耐熱性,熱伝導性も低い。
本発明の目的は、絶縁基板と枠体との接合信頼性,熱放散特性,面状態,寸法精度の良好な光部品搭載用パッケージ及びその製造方法を提供することである。
本発明は、絶縁基板にSi製枠体を搭載した光部品搭載用パッケージにおいて、前記光部品搭載用パッケージの絶縁基板をSiC基板とすることを特徴とする。

本発明によると、絶縁基板と枠体との接合信頼性,熱放散特性,面状態,寸法精度の良好な光部品搭載用パッケージ及びその製造方法を提供することができる。
発光ダイオード,レーザダイオードなどの発熱する光部品を組み込んだパッケージは、光部品の温度上昇による特性劣化を抑える必要がある。本発明の実施の形態では、発熱する光部品の組み込みを前提としたパッケージの構造及び製造方法について説明する。
本発明の実施の形態では、絶縁基板の上にSi製の枠体を載せて接合した構造とすることにより、接合信頼性,熱放散特性,面状態,寸法精度が良好で、膜構成の多様化が可能となるようにしたものである。
以下、本発明の実施例を図面に基づいて説明する。図1(a)は実施の形態に係るパッケージを概略的に示した断面図であり、図1(b)は平面図である。
図1(a)及び図1(b)に示すように、光部品搭載用パッケージは、絶縁基板2の上にウェットエッチングを表裏面から実施して形成したSi製の枠体1を載せた構成になっている。つまり、光部品搭載用パッケージの絶縁基板2にSi製の枠体1を搭載している。絶縁基板2の上面には、入出力端子3a及び入出力端子3bが形成され、絶縁基板2の下面には、入出力パッド4a及び入出力パッド4bが形成されている。これらは、スルーホール7を介して電気的に接続されている。入出力端子3aと入出力パッド4aとは、スルーホール7により電気的に接続され、入出力端子3bと入出力パッド4bとは、スルーホール7により電気的に接続されている。
ここで、Si製の枠体1と絶縁基板2の接合を本パッケージ内蔵の薄膜はんだ6の融点よりも低い温度で行うことにより、薄膜はんだ6を形成することも可能である。
絶縁基板2に形成される入出力端子3a,入出力端子3b,入出力パッド4a,入出力パッド4b,薄膜はんだ6は、絶縁基板としてミラー加工を施した面状態が平滑なSiC,AlN,アルミナなどのセラミックス基板を用いる場合、高精度のパターニングが可能である。
Si製の枠体1は、結晶面(100)のSi基板にウェットエッチングを表裏面から実施することにより形成され、斜面の結晶面は(111)面、すなわち平坦面とのなす角は結晶学的に54.74°となる。斜面の面状態はRa=0.02〜0.06μm であり、焼結体(Ra=0.2μm 程度)と比較して格段に平滑である。更に、この斜面にAl薄膜5をマスク蒸着等により形成することにより、光の反射特性を向上させることが出来る。この場合の薄膜としては、AlだけでなくAu,Ag等も有効である。斜面にAl薄膜5を形成した後にSi製の枠体1と絶縁基板2を接合するため、斜面のAl薄膜5は絶縁基板2に接触することは無い。
図1(a)及び図2(b)の構造では、本パッケージ内蔵の薄膜はんだ6の融点よりも融点の低い薄膜はんだ9を用いて絶縁基板2とSi製の枠体1の接合を実施しているが、薄膜はんだ9の代わりに薄膜Auによる固相接合、またはガラス,樹脂,ロウ剤等の接着剤による接着接合などを適用しても良い。
次に、パッケージの製造方法の実施例について、図6,図7,図8を用いて説明する。
まず、絶縁基板の加工工程について、図6を用いて説明する。
(1)ミラー加工を施したSiC基板11を準備する。
(2)SiC基板11にスルーホール7を形成し、スルーホール内へメタライズ処理を施す。
(3)スルーホール付きSiC基板11′の上面に入出力端子3a,3b、下面に入出力パッド4a,4bを形成する。
(4)スルーホール付きSiC基板11′の上面にSi基板との接合に用いる薄膜はんだ9とパッケージに内蔵される薄膜はんだ6を形成する。ここで薄膜はんだ9としては、融点が薄膜はんだ6よりも低い温度のはんだを用いる。
図7を用い、Si製の枠体の加工工程について、説明する。
(1)Si基板12を準備する。
(2)Si基板12の表裏面にホト加工を施した後、Si基板12を水酸化カリウム水溶液などのアルカリ水溶液に浸漬し、貫通穴を形成する。
(3)貫通穴を形成したSi基板12′の下面にメタライズ13を形成する。このメタライズ13形成の目的は、薄膜はんだ9との接合用である。
(4)貫通穴を形成したSi基板12′の斜面に必要に応じてAlなどの光反射用の薄膜5を形成する。薄膜の形成は、マスクなどを用いて斜面内のみに形成しても良いし、Si基板上面から全面に形成しても良い。
図8を用い、貫通穴を形成したSi基板12′とスルーホール付きSiC基板11′との接合以降の工程について、説明する。
(1)スルーホール付きSiC基板11′と貫通穴を形成したSi基板12′を薄膜はんだ9を介して接合する。薄膜はんだ9の融点よりも20〜50℃程度高い温度に設定したヒーターの上にSiC基板11′とSi基板12′を載せ、Si基板12′の上方から加圧することにより基板同士の接合を実施する。
(2)SiC基板11′とSi基板12′を接合した積層体を所定の外形寸法に切断することにより、図1に示す絶縁基板2の上にSi製枠体1を載せた構造のパッケージか完成する。
図9に本パッケージに発光ダイオード14,フォトダイオード15,蛍光体16,レンズ17を組み込んだ一実施例を示す。発光ダイオード14からの発熱はSiC製の絶縁基板2から効果的に放散され、発光される光は反射特性が良好な斜面のAl薄膜5により効果的に反射される。
上記の工程により製作したパッケージは、従来のグリーンシートを用いるパッケージ、エポキシ樹脂製の枠体とセラミックス基板を接合するパッケージと比較して、以下に示す優位性を有する。
(1)枠体であるSiの熱膨張係数が3.5×10-6/K 、絶縁基板であるSiCの熱膨張係数が3.2×10-6/K とほぼ同一であるため、熱履歴に対する接合信頼性が極めて良い。このため図1に示す1〜2個の光部品を搭載する小さなパッケージだけでなく、図10に示すような数百〜数千個の光部品を同時に搭載する基板状態のパッケージを作製することも容易である。
(2)SiCの熱伝導が300W/m・K、Siの熱伝導が145W/m・Kと良好であるため、光部品からの発熱を容易に放散させることが可能であり、光部品の温度上昇による特性劣化を抑えることが容易である。
(3)SiC基板とSi基板は共に基板の状態で作製するため、ホトリソグラフィー等の半導体プロセスをそのまま適用することができ、経済的に作製することが出来る。また、焼結などの熱収縮の発生する工程が無いため、完成品の寸法精度が良好である。
図2(a)は実施の形態に係るパッケージを概略的に示した断面図であり、図2(b)は平面図である。
本実施例は、実施例1に記載のパッケージを、更に、小型化したものであり、図7に示す枠体であるSi基板12′を形成後、追加でウェットエッチングを実施し、つまり、ウェットエッチングを表裏面から実施してSi製の枠体1′を形成し、54.74° 斜面同士で形成される角を所望の量だけ落とすことにより形成している。
図3(a)は実施の形態に係るパッケージを概略的に示した断面図であり、図3(b)は平面図である。
本実施例は、実施例2に記載のパッケージを、更に、小型化したものであり、図7に示す枠体であるSi基板12′を形成後、追加ウェットエッチング量を実施例2の場合よりも多く行い、54.74° 斜面同士で形成される角を完全に落すことにより形成される。なお本構造は、Si基板にドライエッチングを施し貫通穴を形成することによっても製作可能である。Si製の枠体1″は、ウェットエッチングを表裏面から実施、またはドライエッチングを実施して形成している。
図4(a)は実施の形態に係るパッケージを概略的に示した断面図であり、図4(b)は平面図である。
本実施例は、図7に示す枠体であるSi基板12′の形成工程にて、片面からのみホト加工を施したものである。実施例1に記載のパッケージと比較しサイズは大きくなるが、Al薄膜5の形成された斜面の領域が広くなるため反射効率がより良好となる。Si製の枠体1′′′は、ウェットエッチングを表面からのみ実施して形成している。
図5(a)は実施の形態に係るパッケージを概略的に示した断面図であり、図4(b)は平面図である。
本実施例は、実施例4に記載のパッケージと比較し、SiC基板の表裏面の導通をスルーホール形成の代わりに側面メタライズにより確保したものである。表裏面の導通確保に側面メタライズを適用する手法は、実施例1,実施例2,実施例3にも適用可能である。
本発明は、光部品搭載用パッケージ及びその製造方法であって、絶縁基板と枠体との接合信頼性,熱放散特性,面状態,寸法精度の向上が図れる。
本発明の一実施例であるパッケージの構造図である。 本発明の一実施例であるパッケージの構造図である。 本発明の一実施例であるパッケージの構造図である。 本発明の一実施例のSi製枠体の形成を片面からのみ実施したパッケージの構造図である。 本発明の一実施例の絶縁基板の表裏面の導通を側面メタライズにより確保したパッケージの構造図である。 本発明の一実施例である絶縁基板の加工工程を示す図である。 本発明の一実施例であるSi製の枠体の加工工程を示す図である。 貫通穴を形成したSi基板とスルーホール付きセラミックス基板の接合以降の工程を示す図である。 発光ダイオード,フォトダイオード,蛍光体,レンズを組み込んだパッケージの構造図である。 本発明の一実施例である多数の光部品を搭載した基板状態のパッケージの構造図である。
符号の説明
1,1′,1″,1′′′…Si製の枠体、2…絶縁基板、3a,3b…入出力端子、4a,4b…入出力パッド、5…薄膜、6,9…薄膜はんだ、7…スルーホール、8…側面メタライズ、10…熱酸化膜、01…SiC基板、11′…スルーホール付きSiC基板、12…Si基板、12′…貫通穴を形成したSi基板、13…貫通穴を形成したSi基板の下面のメタライズ、14…発光ダイオード、15…フォトダイオード、16…蛍光体、17…レンズ、18…基板状態のパッケージ。

Claims (10)

  1. 絶縁基板にSi製枠体を搭載した光部品搭載用パッケージにおいて、
    前記光部品搭載用パッケージの絶縁基板をSiC基板とすることを特徴とする光部品搭載用パッケージ。
  2. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体は、ウェットエッチングまたはドライエッチングにより形成した貫通穴構造であることを特徴とする光部品搭載用パッケージ。
  3. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体と、前記光部品搭載用パッケージの絶縁基板との接合構造を、薄膜はんだによる接合構造,薄膜Auによる固相接合構造、或いは、接着剤による接着接合構造とすることを特徴とする光部品搭載用パッケージ。
  4. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記光部品搭載用パッケージの絶縁基板の上面に形成される入出力端子と絶縁基板の下面に形成される入出力パッドとの電気的接続構造を、スルーホールへのメタライズ処理により形成することを特徴とする光部品搭載用パッケージ。
  5. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記光部品搭載用パッケージの絶縁基板の上面に形成される入出力端子と絶縁基板の下面に形成される入出力パッドとの電気的接続構造を、側面メタライズより形成することを特徴とする光部品搭載用パッケージ。
  6. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体に斜面が形成され、該斜面に光の反射特性を向上させる薄膜を形成することを特徴とする光部品搭載用パッケージ。
  7. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体として、表面からウェットエッチングにて貫通穴を形成したSi製枠体を適用することを特徴とする光部品搭載用パッケージ。
  8. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体として、表裏面からウェットエッチングにて貫通穴を形成したSi製枠体を適用することを特徴とする光部品搭載用パッケージ。
  9. 請求項1に記載の光部品搭載用パッケージにおいて、
    前記Si製枠体として、ドライエッチングにて貫通穴を形成したSi製枠体を適用することを特徴とする光部品搭載用パッケージ。
  10. 光部品を搭載する光部品搭載用パッケージの製造方法であって、
    前記光部品搭載用パッケージの絶縁性のSiC基板に、Si製枠体を接合することを特徴とする光部品搭載用パッケージの製造方法。
JP2003420285A 2003-12-18 2003-12-18 光部品搭載用パッケージ及びその製造方法 Expired - Fee Related JP4258367B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003420285A JP4258367B2 (ja) 2003-12-18 2003-12-18 光部品搭載用パッケージ及びその製造方法
TW093133662A TWI270184B (en) 2003-12-18 2004-11-04 Package for mounting an optical element and a method of manufacturing the same
US10/988,521 US8008675B2 (en) 2003-12-18 2004-11-16 Package for mounting an optical element and a method of manufacturing the same
EP04029564A EP1544912A3 (en) 2003-12-18 2004-12-14 Package for mounting an optical element and a method of manufacturing the same
CN2004101013611A CN1630069B (zh) 2003-12-18 2004-12-17 装载光学元件用组件及其制造方法
US11/695,213 US20070170453A1 (en) 2003-12-18 2007-04-02 Package for mounting an optical element and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003420285A JP4258367B2 (ja) 2003-12-18 2003-12-18 光部品搭載用パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005183558A JP2005183558A (ja) 2005-07-07
JP4258367B2 true JP4258367B2 (ja) 2009-04-30

Family

ID=34510654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003420285A Expired - Fee Related JP4258367B2 (ja) 2003-12-18 2003-12-18 光部品搭載用パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US8008675B2 (ja)
EP (1) EP1544912A3 (ja)
JP (1) JP4258367B2 (ja)
CN (1) CN1630069B (ja)
TW (1) TWI270184B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086176A (ja) 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Led用サブマウント及びその製造方法
JP4668722B2 (ja) * 2005-08-02 2011-04-13 日立協和エンジニアリング株式会社 サブマウント及びその製造方法
JP5192666B2 (ja) * 2006-03-28 2013-05-08 パナソニック株式会社 発光装置
JP4981342B2 (ja) 2006-04-04 2012-07-18 日立協和エンジニアリング株式会社 サブマウントおよびその製造方法
CN100394623C (zh) * 2006-04-27 2008-06-11 矽畿科技股份有限公司 光二极管的封装基座结构及其制作方法
JP2007324417A (ja) * 2006-06-01 2007-12-13 Sharp Corp 半導体発光装置とその製造方法
JP5564162B2 (ja) * 2006-09-29 2014-07-30 フューチャー ライト リミテッド ライアビリティ カンパニー 発光ダイオード装置
KR101360732B1 (ko) * 2007-06-27 2014-02-07 엘지이노텍 주식회사 발광 다이오드 패키지
JP5143497B2 (ja) * 2007-08-20 2013-02-13 日本カーバイド工業株式会社 電子部品収納用セラミックパッケージ及びその製造方法
DE102007039291A1 (de) 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
JP5049757B2 (ja) * 2007-11-29 2012-10-17 株式会社フジクラ 発光装置
JP2009164225A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 発光装置およびその製造方法
JP5390938B2 (ja) * 2009-05-29 2014-01-15 パナソニック株式会社 発光装置
KR101850432B1 (ko) * 2011-07-11 2018-04-19 엘지이노텍 주식회사 발광 모듈
JP2012216868A (ja) * 2012-07-10 2012-11-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及び電子部品装置
US9356185B2 (en) * 2014-06-20 2016-05-31 Heptagon Micro Optics Pte. Ltd. Compact light sensing modules including reflective surfaces to enhance light collection and/or emission, and methods of fabricating such modules
US10319674B2 (en) * 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置
CN113611785B (zh) 2018-02-01 2022-05-27 新唐科技日本株式会社 半导体装置
WO2023038757A1 (en) * 2021-09-09 2023-03-16 Applied Materials, Inc. Stiffener frame for semiconductor device packages

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5896757A (ja) * 1981-12-04 1983-06-08 Hitachi Ltd 半導体装置
US4729010A (en) * 1985-08-05 1988-03-01 Hitachi, Ltd. Integrated circuit package with low-thermal expansion lead pieces
US5674758A (en) * 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
JP3307186B2 (ja) 1995-09-11 2002-07-24 株式会社デンソー 半導体表面処理用治具
JP2001518692A (ja) * 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
JP3415762B2 (ja) 1998-03-16 2003-06-09 株式会社住友金属エレクトロデバイス セラミックパッケージ基体及びその製造方法
JP2000138305A (ja) 1998-10-30 2000-05-16 Kyocera Corp 半導体受光素子収納用容器の製造方法
JP3349109B2 (ja) 1999-03-04 2002-11-20 株式会社シチズン電子 表面実装型発光ダイオード及びその製造方法
JP3349111B2 (ja) 1999-03-15 2002-11-20 株式会社シチズン電子 表面実装型発光ダイオード及びその製造方法
JP2000294831A (ja) 1999-04-08 2000-10-20 Omron Corp 半導体発光装置、半導体発光装置アレイ、フォトセンサおよびフォトセンサアレイ
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP2001308443A (ja) 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
CN1177377C (zh) 2000-09-01 2004-11-24 西铁城电子股份有限公司 表面装配型发光二极管及其制造方法
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) * 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
JP3772098B2 (ja) * 2001-05-15 2006-05-10 シャープ株式会社 窒化物系半導体発光装置
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
JP2004128273A (ja) * 2002-10-03 2004-04-22 Sharp Corp 発光素子
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
US7279355B2 (en) * 2003-06-27 2007-10-09 Avago Technologies Ecbuip (Singapore) Pte Ltd Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same

Also Published As

Publication number Publication date
US20070170453A1 (en) 2007-07-26
CN1630069B (zh) 2010-05-05
EP1544912A2 (en) 2005-06-22
US8008675B2 (en) 2011-08-30
JP2005183558A (ja) 2005-07-07
TWI270184B (en) 2007-01-01
CN1630069A (zh) 2005-06-22
EP1544912A3 (en) 2012-05-02
US20050132747A1 (en) 2005-06-23
TW200522290A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
JP2006086176A (ja) Led用サブマウント及びその製造方法
JP4062334B2 (ja) 発光ダイオード
KR100859137B1 (ko) 반도체 발광 장치
KR101907953B1 (ko) 일체형 다이아몬드 열 스프레더를 갖는 전자 장치 컴포넌트
US9991434B2 (en) Semiconductor device with metal-bonded heat dissipator and manufacturing method for the same
JP4822883B2 (ja) 発光素子収納用パッケージの製造方法
CN112636160B (zh) 激光器
JPH0590444A (ja) セラミツクス回路基板
JP2007173271A (ja) 発光素子収納用パッケージ
KR101004929B1 (ko) 발광다이오드 패키지 및 이를 구비한 발광다이오드 패키지 모듈
JP5294913B2 (ja) 素子搭載用基板
US20220336316A1 (en) Electronic component mounting base and electronic device
US20240347417A1 (en) Device comprising a ceramic substrate and method for producing same
JP4987632B2 (ja) 半導体素子の製造方法、サブマウントの製造方法及び電子部品
WO2021193607A1 (ja) 電子部品搭載用基板および電子装置
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP2001127218A (ja) 半導体装置および半導体装置の製造方法
KR20030046778A (ko) 광 반도체 소자 패키지 구조체와 그 제조방법
JP2002314186A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5153716B2 (ja) 素子搭載用基板
JP2004186322A (ja) 半導体レーザ装置
JP2007012643A (ja) 半導体発光装置
JP4726457B2 (ja) サブマウント
JP2002261373A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4258367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees