JP4726457B2 - サブマウント - Google Patents

サブマウント Download PDF

Info

Publication number
JP4726457B2
JP4726457B2 JP2004282789A JP2004282789A JP4726457B2 JP 4726457 B2 JP4726457 B2 JP 4726457B2 JP 2004282789 A JP2004282789 A JP 2004282789A JP 2004282789 A JP2004282789 A JP 2004282789A JP 4726457 B2 JP4726457 B2 JP 4726457B2
Authority
JP
Japan
Prior art keywords
submount
semiconductor element
brazing material
material layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004282789A
Other languages
English (en)
Other versions
JP2006100440A (ja
Inventor
光彦 野妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004282789A priority Critical patent/JP4726457B2/ja
Publication of JP2006100440A publication Critical patent/JP2006100440A/ja
Application granted granted Critical
Publication of JP4726457B2 publication Critical patent/JP4726457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors

Description

本発明は、絶縁基板の上面に配線導体層およびろう材層が形成されており、例えばその配線導体層に半導体レーザ、受光素子等の半導体素子の電極を接続して半導体素子を搭載するのに用いられるサブマウントおよびそれを用いた半導体装置に関する。
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる光半導体装置の半導体素子は高出力化が要求されており、これに伴い、半導体素子は長尺化し、消費電力が大きくなり、そのため発熱量が大きくなってきている。
このような半導体素子で発生する熱が外部に効果的に放熱されるように、半導体素子の裏面側には、銅(Cu)、鉄(Fe)等の金属から成るヒートシンクが放熱部材として設けられている。更に、半導体素子とヒートシンクとの間には、熱膨張係数の差によるストレスや歪みなどが発生しないよう、半導体素子の基板材料と比較的熱膨張係数が近い材料として熱伝導性のよい窒化アルミニウム(AlN)等のセラミックスから成る絶縁基板を用いたサブマウントが使用されている。
特に光ピックアップに用いられる半導体レーザ(レーザダイオード:LD)等の半導体素子は高出力化が急速に進んでおり、これに伴い従来の半導体素子に比べて高出力型の半導体素子は長尺化されてきている。
従来のサブマウントの平面図を図3(a)に示し、B−B’線における断面図を図3(b)に示す。また、半導体素子とサブマウントの接着工程を図4(a)〜(d)に示す。これらの図において、11はサブマウント、12は絶縁基板、13は配線導体層、13aは配線導体層13のうちの上面側配線導体層、13bは配線導体層13のうちの下面側配線導体層、14はろう材層、15は半導体素子搭載部、16は半導体素子である。
従来の半導体素子16とサブマウント11との接着工程を次に示す。例えば、Au−Sn合金から成るろう材層14が上面に形成されたサブマウント11は、パルスヒータ等で瞬時に約300℃程度まで加熱され、それと同時にろう材層14は固相状態から液相状態になり、中央
部が盛り上がった形状と成る(図4(b)参照)。この溶融状態を維持している間にろう材層14上に半導体素子16を加圧搭載し(図4(c)参照)、その後、急冷することにより、半導体素子16とサブマウント11は強固に接合される(図4(d)参照)。
しかしながら、上記従来のサブマウント11では、近年の半導体素子16の大型化に伴い、半導体素子16をサブマウント11に搭載した後、半導体素子16が搭載時の熱歪みにより、半導体素子16の特性不良が生じたり、さらには半導体素子16が破壊されるという問題点があった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、半導体素子の特性不良や破壊が生じるのを有効に防止できる高性能のサブマウントを提供することにある。
本発明のサブマウントは、絶縁基板の上面に配線導体層が形成されるとともに、該配線導体層上に長方形状の半導体素子を搭載するための長方形状のろう材層が形成されているサブマウントにおいて、前記ろう材層は、両短辺側の2つの端部と中央部とに3分割されているとともに、2つの前記端部の厚みが前記中央部の厚みよりも厚いことを特徴とする。
本発明の半導体装置は、基体と、該基体に搭載された上記本発明のサブマウントと、前記サブマウントに搭載された前記半導体素子と、前記基体に前記サブマウントおよび前記半導体素子を覆うように接合された蓋体とを具備していることを特徴とする。
本発明のサブマウントは、ろう材層が、ろう材層の両短辺側の2つの端部と中央部とに3分割されており、ろう材層の2つの端部と中央部との間隔は10〜100μmであるととも
に、2つの端部の厚みが中央部の厚みよりも厚く、ろう材層の2つの端部と中央部との厚みの差は0.5〜3μmであることにより、半導体素子をサブマウントに搭載する際に、半
導体素子の両端部直下のろう材の量が少なくなることなく、半導体素子を歪みなくサブマウントに搭載することができ、その結果、歪みによる半導体素子の特性不良や破壊が生じることのない高性能のサブマウントを提供することができる。
つまり、サブマウントを加熱してろう材層を溶融状態にさせた際、ろう材層に表面張力が生じてもろう材層が3分割された状態を維持しているので、両端部のろう材層が中央部に集中することはないとともに両端部のろう材層を厚くしているので、十分な量のろう材を両端部に保持することができる。そして、これらのろう材層の上に半導体素子を載置することによって、分割されたろう材層が半導体素子の下面に濡れ広がって一体となり、半導体素子の下面全面に厚いろう材層をむらなく均一に形成することができ、半導体素子に歪みが生じるのを有効に防止できる。
次に本発明のサブマウントを添付の図面に基づいて詳細に説明する。
図1(a)は本発明のサブマウントの平面図であり、図1(b)はA−A’線における断面図である。また、図2(a)〜(d)は半導体素子とサブマウントの接着工程を示す工程ごとの断面図である。これらの図において、1はサブマウント、2は絶縁基板、3は配線導体層、4はろう材層、5は半導体素子搭載部、6は半導体素子である。
サブマウント1は、半導体素子と、半導体素子から発生した熱を効果的に放熱するためのヒートシンクとの間に、熱膨張係数の差によるストレスや歪みなどが発生しないように設けられる機能部品である。
絶縁基板2は、例えば酸化アルミニウム(アルミナ:Al)質焼結体、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、ガラスセラミックス焼結体、窒化珪素(SiN)質焼結体、石英、ダイヤモンド、サファイア(単結晶アルミナ)、またはその表面に熱酸化膜を形成したシリコン(Si)のうち少なくとも1種より成る。
なお、絶縁基板2は、窒化アルミニウム質焼結体、ダイヤモンド、シリコンで形成するのがよく、これらの材料はその熱伝導率が100W/m・K以上と高いため、サブマウント1の上面に接着固定される半導体素子が駆動時に発生した熱はサブマウント1を介して良好に伝達される。そのため、半導体素子を長時間にわたり正常かつ安定的に作動させることが可能となる。
絶縁基板2の上面に形成される配線導体層3の成膜は、例えば、真空蒸着法、スパッタリング法等の薄膜形成法によりなされ、パターン加工が必要な場合、フォトリソグラフィ法、エッチング法、リフトオフ法等によって行なわれる。
配線導体層3a、3bは例えば、密着金属層、拡散防止層、主導体層の3層構造で形成される。密着金属層は、例えばTi,Cr,Ta,Nb,Ni−Cr合金またはTaN等のうち少なくとも1種類より成り、拡散防止層は、例えばPt,Pd,Rh,Ni,Ni−Cr合金またはTi−W合金等の少なくとも1種類より成り、主導体層はAuより成る。密着金属層の厚みは0.01〜0.5μm程度が好ましい。0.1μm未満では絶縁基板2に強固に密着させることが困難となる傾向があり、0.5μmを超えると、成膜時の内部応力によって絶縁基板2から剥離し易くなる傾向がある。
また、拡散防止層の厚みは0.1〜0.5μm程度が好ましい。0.1μm未満では密着金属層に強固に密着させることが困難となるとともに、拡散防止効果が小さくなる傾向があり、0.5μmを超えると、成膜時の内部応力によって密着金属層から剥離し易くなる傾向がある。
さらに、主導体層の厚みは0.5〜2μm程度が好ましい。0.5μm未満では主導体層の電気抵抗が大きくなる傾向があるとともに、半導体素子6と配線導体層3a、3bとを電気的に接続するためのワイヤボンディングの密着性が十分でなくなる傾向があり、2μmを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。
ろう材層4は、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Pb−Sn合金(融点183℃)、Au−Sn合金(融点約280℃)、Ag−Sn合金(融点約220℃)、In−Pb合金(約172℃)、In(融点約157℃)等から成り、その成膜は真空蒸着法、スパッタリング法等の薄膜形成法によりなされ、パターン加工はマスク成膜法、フォトリソグラフィ法、エッチング法、リフトオフ法等によって行なわれる。また、ろう材層4の厚さは1〜5μm程度がよい。1μmより小さくなると、サブマウント1と半導体素子6の接合強度が弱くなる傾向があり、5μmより大きくなると、半導体素子6の発光面にろう材が這い上がり、半導体素子6が発光する光を遮断する傾向がある。
また、ろう材層4は両端部と中央部とに分割されるとともに、両端部4a、4cのろう材層4の厚みは、中央部4bのろう材層の厚みより、厚く形成されていることが特に重要である。
本発明のサブマウント1は、上記の構成により、半導体素子6をサブマウント1に接着固定する際にろう材層4が溶融し、固化する際に発生する応力をろう材層4全体に分散させることにより、半導体素子6の歪みを緩和させることができる。その結果、半導体素子6を長時間にわたり正常かつ安定的に作動させることが可能となる。
ろう材層4の両端部4a、4cと、中央部4bとの厚みの差は0.5〜3μmである。0.5μmより小さくなると、歪みを軽減する効果が得られにくい傾向にあり、3μmより大きくなると、半導体素子6と中央部4bが接合され難くなることから、接合強度が弱くなる傾向にある。
また、両端部4a、4cと、中央部4bとの間隔は10〜100μmである。10μmより小
さくなると、サブマウント1を加熱してろう材層4が溶融した瞬間に、両端部4a、4cと、中央部4bとが濡れ拡がり一体化する傾向があり、100μmより大きくなると、半導
体素子6を接着しても両端部4a、4cと、中央部4bとの間隔が濡れ拡がりきれず、半導体素子6とサブマウント1との接着部に隙間が発生する傾向にあり、その結果、半導体素子6とサブマウント1との接着強度が劣化するとともに、半導体素子6が発生する熱の放熱性も劣化する傾向にある。
半導体素子6とサブマウント1との接着工程は、図2(a)〜(d)に示すように、例えば、Au−Sn合金から成るろう材層4が上面に形成されたサブマウント1は、パルスヒータ等で瞬時に約300℃程度まで加熱され、それと同時にろう材層4は固相状態から液相状態になり、3分割されたろう材層4a〜4cのそれぞれの中央部が盛り上がった形状と成る。この際、両端部4a、4cが中央部4bより、高く盛り上がった状態になる(図2(b)参照)。
そして、この溶融状態を維持している間にろう材層4上に半導体素子6を加圧搭載する(図2(c)参照)ことにより、両端部4a、4cと中央部4bとが濡れ拡がり、半導体素子6の下面の一部でろう材量が少なくなることなく、一体化する。その結果、半導体素子6に歪みが発生することなく、強固に半導体素子6とサブマウント1とを接着することができる。その結果、半導体素子の特性不良、さらには半導体素子が破壊されない高性能のサブマウントを提供することができる。
なお、本発明のろう材層の中央部4bは、さらに複数に分割されていてもよい。これにより、ろう材層4を加熱して溶融させた際、中央部4bにおいてろう材が中央に集中するのを抑制でき、より均一な厚みのろう材層4によって半導体素子6を搭載可能となる。
そして、本発明のサブマウント1に半導体素子6を搭載し、このサブマウント1を金属やセラミックス、樹脂等から成る基体に搭載し、しかる後、基体にサブマウント1および半導体素子6を覆うように、金属やセラミックス、樹脂等から成る蓋体を接合して半導体素子6を気密に封止することによって本発明における半導体装置となる。
このような基体としては、上面にサブマウント1および半導体素子6を収容するための凹部を有するものであってもよく、平板状であってもよい。また、同様に蓋体も下面に凹部が形成されていてもよく、平板状であってもよい。
また、基体には半導体装置の内面から外面にかけて、リード端子や入出力端子などの電気導電路が形成されており、サブマウント1の配線導体層3が半導体装置の内面側の電気導電路に電気的に接続されるとともに、半導体装置の外面側の電気導電路が外部電気回路基板に電気的に接続されることによって、外部電気回路基板と半導体素子6とが電気的に接続されることとなる。
なお、本発明は上述の実施の最良の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。
本発明のサブマウントの実施の形態の一例を示し、(a)は平面図、(b)は(a)のA−A’線における断面図である。 本発明のサブマウントと半導体素子との接着工程を示す断面図である。 従来のサブマウントの平面図を示し、(a)は平面図、(b)は(a)のB−B’線における断面図である。 従来のサブマウントと半導体素子との接着工程を示す断面図である。
符号の説明
1:サブマウント
2:絶縁基板
3:配線導体層
4:ろう材層
4a、4c:端部
4b:中央部
5:半導体素子搭載部
6:半導体素子

Claims (1)

  1. 絶縁基板の上面に配線導体層が形成されるとともに、該配線導体層上に長方形状の半導体素子を搭載するための長方形状のろう材層が形成されているサブマウントにおいて、前記ろう材層は、前記ろう材層の両短辺側の2つの端部と中央部とに3分割されており、前記ろう材層の前記2つの端部と前記中央部との間隔は10〜100μmであるとともに、2つの前記端部の厚みが前記中央部の厚みよりも厚く、前記ろう材層の前記2つの端部と前記中央部との厚みの差は0.5〜3μmであることを特徴とするサブマウント。
JP2004282789A 2004-09-28 2004-09-28 サブマウント Expired - Fee Related JP4726457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282789A JP4726457B2 (ja) 2004-09-28 2004-09-28 サブマウント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282789A JP4726457B2 (ja) 2004-09-28 2004-09-28 サブマウント

Publications (2)

Publication Number Publication Date
JP2006100440A JP2006100440A (ja) 2006-04-13
JP4726457B2 true JP4726457B2 (ja) 2011-07-20

Family

ID=36239978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282789A Expired - Fee Related JP4726457B2 (ja) 2004-09-28 2004-09-28 サブマウント

Country Status (1)

Country Link
JP (1) JP4726457B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263471A (ja) * 1994-03-18 1995-10-13 Oki Electric Ind Co Ltd ダイボンディング装置およびダイボンディング方法
JPH09237941A (ja) * 1996-02-29 1997-09-09 Victor Co Of Japan Ltd 半導体レーザ装置の製造方法
JPH1012971A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 光モジュールおよびその製造方法
JPH10233416A (ja) * 1997-02-19 1998-09-02 Sanken Electric Co Ltd 半導体装置の製造方法
JP2004235175A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263471A (ja) * 1994-03-18 1995-10-13 Oki Electric Ind Co Ltd ダイボンディング装置およびダイボンディング方法
JPH09237941A (ja) * 1996-02-29 1997-09-09 Victor Co Of Japan Ltd 半導体レーザ装置の製造方法
JPH1012971A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd 光モジュールおよびその製造方法
JPH10233416A (ja) * 1997-02-19 1998-09-02 Sanken Electric Co Ltd 半導体装置の製造方法
JP2004235175A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JP2006100440A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP4258367B2 (ja) 光部品搭載用パッケージ及びその製造方法
JP2735912B2 (ja) インバータ装置
JP4726457B2 (ja) サブマウント
JPH10144967A (ja) 冷却用熱電素子モジュール
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JP2004140064A (ja) 熱電素子およびその製造方法
JP6317178B2 (ja) 回路基板および電子装置
JPS6159660B2 (ja)
JP2735920B2 (ja) インバータ装置
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH09213877A (ja) マルチチップモジュール半導体装置
JP2006203051A (ja) サブマウントおよび半導体装置
JPH07321258A (ja) 半導体装置
JP2006237568A (ja) サブマウントおよび半導体装置
WO2021060475A1 (ja) 電子部品搭載用基体および電子装置
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2004327732A (ja) セラミック回路基板及び電気回路モジュール
JP2007095930A (ja) サブマウントおよび半導体装置
JP2006310378A (ja) サブマウントおよび電子素子の実装方法
JP7017098B2 (ja) 半導体装置
JP2004186643A (ja) 半導体装置およびその製造方法
JP2008004760A (ja) 配線基板および電子装置
JP4035028B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2004200499A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees