JP2006203051A - サブマウントおよび半導体装置 - Google Patents
サブマウントおよび半導体装置 Download PDFInfo
- Publication number
- JP2006203051A JP2006203051A JP2005014144A JP2005014144A JP2006203051A JP 2006203051 A JP2006203051 A JP 2006203051A JP 2005014144 A JP2005014144 A JP 2005014144A JP 2005014144 A JP2005014144 A JP 2005014144A JP 2006203051 A JP2006203051 A JP 2006203051A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- submount
- layer
- wiring conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 半導体素子の実装信頼性を良好にするとともに、半導体素子の特性不良や発光する光の遮断が生じるのを有効に防止できる高性能のサブマウントを提供すること。
【解決手段】 絶縁基板2の上面に配線導体層3と拡散防止層5とろう材層4とが順次積層されているサブマウント1において、拡散防止層5の外周の少なくとも一部を配線導体層3の外周の内側に位置させた。
【選択図】 図1
【解決手段】 絶縁基板2の上面に配線導体層3と拡散防止層5とろう材層4とが順次積層されているサブマウント1において、拡散防止層5の外周の少なくとも一部を配線導体層3の外周の内側に位置させた。
【選択図】 図1
Description
本発明は、絶縁基板の上面に配線導体層およびろう材層が形成されており、例えばその配線導体層に半導体レーザ、受光素子等の半導体素子の電極を接続して半導体素子を搭載するのに用いられるサブマウントおよびそれを用いた半導体装置に関する。
近年、CD(Compact Disk)、DVD(Digital Video Disk)等に用いられる光半導体装置の半導体素子は高出力化が要求されており、これに伴い、半導体素子は長尺化し、消費電力が大きくなり、そのため発熱量が大きくなってきている。
このような半導体素子で発生する熱が外部に効果的に放熱されるように、半導体素子の裏面側には、銅(Cu)、鉄(Fe)等の金属から成るヒートシンクが放熱部材として設けられている。更に、半導体素子とヒートシンクとの間には、熱膨張係数の差によるストレスや歪みなどが発生しないよう、半導体素子の基板材料と比較的熱膨張係数が近い材料として熱伝導性のよい窒化アルミニウム(AlN)等のセラミックスから成る絶縁基板を用いたサブマウントが使用されている。
特に光ピックアップに用いられる半導体レーザ(レーザダイオード:LD)等の半導体素子は高出力化が急速に進んでおり、これに伴い従来の半導体素子に比べて高出力型の半導体素子は長尺化されてきている。
従来のサブマウントの平面図を図4(a)に示し、B−B’線における断面図を図4(b)に示す。また、半導体素子とサブマウントの接着工程を図5(a)〜(d)に示す。これらの図において、11はサブマウント、12は絶縁基板、13は半導体素子16をろう材層を介して接合するための搭載用としての配線導体層、13a,13bは搭載した半導体素子16の電極を電気的に接続するための端子用配線導体層、13cはサブマウント11をヒートシンク等の他の基板に接続するための下部導体層、14はろう材層、15は拡散防止層、16は半導体素子である。
従来の半導体素子16とサブマウント11との接着工程の工程を次に示す。例えば、Au−Sn合金から成るろう材層14が上面に形成されたサブマウント11は、パルスヒータ等で瞬時に約300℃程度まで加熱され、それと同時にろう材層14は固相状態から液相状態になり、中央部が盛り上がった形状と成る(図5(b)参照)。この溶融状態を維持している間にろう材層14上に半導体素子16を加圧搭載し(図5(c)参照)、その後、急冷することにより、半導体素子16とサブマウント11は強固に接合される(図5(d)参照)。
特開平10−12977号公報
しかしながら、上記従来のサブマウント11では、半導体素子16をサブマウント11に搭載したとき、半導体素子16の側面をろう材が這い上がって発光素子16の側面に位置している発光部16aにろう材が被着し、半導体素子16の特性不良が生じたり、さらには半導体素子16aの発光する光を遮断するという問題点があった。
また、半導体素子16の側面にろう材が這い上がるため、半導体素子16とサブマウント11との間のろう材層14の量が減少し、半導体素子16の実装信頼性が低下するという問題点もあった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、半導体素子の実装信頼性を良好にするとともに、半導体素子の特性不良や発光する光の遮断が生じるのを有効に防止できる高性能のサブマウントを提供することにある。
本発明のサブマウントは、絶縁基板の上面に配線導体層と拡散防止層とろう材層とが順次積層されているサブマウントにおいて、前記拡散防止層の外周の少なくとも一部を前記配線導体層の外周の内側に位置させたことを特徴とする。
本発明のサブマウントにおいて、好ましくは、前記ろう材層の一部が前記拡散防止層の存在しない前記配線導体層の上面まで延在されていることを特徴とする。
本発明の半導体装置は、基体と、該基体に搭載された上記本発明のサブマウントと、前記サブマウントに搭載された半導体素子と、前記基体に前記サブマウントおよび前記半導体素子を覆うように接合された蓋体とを具備していることを特徴とする半導体装置。
本発明の半導体装置において、好ましくは、前記半導体素子は発光素子または受光素子であり、前記発光素子の発光部または前記受光素子の受光部の直下で前記半導体素子が前記配線導体層にろう材層を介して直接接合されていることを特徴とする。
本発明のサブマウントは、絶縁基板の上面に配線導体層と拡散防止層とろう材層とが順次積層されているサブマウントにおいて、拡散防止層の外周の少なくとも一部を配線導体層の外周の内側に位置させたことにより、配線導体層の一部が拡散防止層に覆われず、直接ろう材をぬれ性のよい配線導体層上にぬれ広がらすことができ、ろう材層が配線導体層に強く密着して半導体素子の側面を這い上がろうとするのをこの密着力で有効に防止できる。その結果、半導体素子とサブマウントとの間のろう材層が減少するのを有効に防止して、半導体素子の実装信頼性を向上できる。
本発明のサブマウントは、好ましくは、ろう材層の一部が拡散防止層の存在しない配線導体層の上面まで延在されていることから、ろう材層が配線導体層に強く密着して半導体素子の側面を這い上がろうとするのをこの密着力で有効に防止でき、さらに半導体素子と配線導体層との間にろう材層を隙間なく設けることができ、半導体素子を強固に固着するとともに半導体素子で発生した熱をろう材層を介して絶縁基板に良好に放熱することができる。
本発明の半導体装置は、基体と、この基体に搭載された上記本発明のサブマウントと、サブマウントに搭載された半導体素子と、基体にサブマウントおよび半導体素子を覆うように接合された蓋体とを具備していることから、半導体素子へのろう材の這い上がりを有効に防止することが可能な、高性能の半導体装置を提供することができる。
本発明の半導体装置は、好ましくは、半導体素子は発光素子または受光素子であり、発光素子の発光部または受光素子の受光部の直下で半導体素子が配線導体層にろう材層を介して直接接合されていることから、半導体素子の側面をろう材が這い上がって発光素子の発光部や受光部にろう材が被着するのを有効に防止でき、半導体素子の特性を安定化させるとともに半導体素子の発光や受光を良好に行なうことができる。
次に本発明のサブマウントを添付の図面に基づいて詳細に説明する。
図1(a)は本発明のサブマウントの平面図であり、図1(b)はA−A’線における断面図である。また、図2(a)〜(d)は本発明のサブマウントへの半導体素子の接着工程を示す工程ごとの断面図である。これらの図において、1はサブマウント、2は絶縁基板、3は配線導体層、4はろう材層、5は拡散防止層、6は半導体素子である。
サブマウント1は、その上面に搭載された半導体素子6と、サブマウント1の下面に取着された、熱を効果的に放熱するためのヒートシンクなどの基板との間に、熱膨張係数の差によるストレスや歪みなどが発生しないように設けられる機能部品である。
サブマウント1の上面には、半導体素子6をろう材層4を介して接合するための搭載用としての配線導体層3や、この半導体素子6の電極を電気的に接続するための端子用配線導体層3a,3bが形成されており、また、サブマウント1の下面には、ヒートシンク等の他の基板に接続するための下部導体層3cが形成されている。
絶縁基板2は、例えば酸化アルミニウム(アルミナ:Al2O3)質焼結体、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、ガラスセラミックス焼結体、窒化珪素(SiN)質焼結体、石英、ダイヤモンド、サファイア(単結晶アルミナ)、またはその表面に熱酸化膜を形成したシリコン(Si)等から成る。
なお、絶縁基板2は、窒化アルミニウム質焼結体、ダイヤモンド、シリコンで形成するのがよく、これらの材料はその熱伝導率が100W/m・K以上と高いため、サブマウント1の上面に接着固定される半導体素子6が駆動時に発生した熱はサブマウント1を介して良好に伝達される。そのため、半導体素子6を長時間にわたり正常かつ安定的に作動させることが可能となる。
絶縁基板2の表面に形成される配線導体層3や端子用配線導体層3a,3b、下部導体層3cの成膜は、例えば、真空蒸着法、スパッタリング法等の薄膜形成法によりなされ、パターン加工が必要な場合、フォトリソグラフィ法、エッチング法、リフトオフ法等によって行なわれる。
配線導体層3や端子用配線導体層3a,3b、下部導体層3cは例えば、絶縁基板2の表面に密着金属層、拡散防止用金属層、主導体層の順に積層さえた3層構造で形成される。密着金属層は、例えばTi,Cr,Ta,Nb,Ni−Cr合金またはTa2N等から成り、拡散防止用金属層は、例えばPt,Pd,Rh,Ni,Ni−Cr合金またはTi−W合金等から成り、主導体層はAu等から成る。
密着金属層の厚みは0.01〜0.5μm程度が好ましい。0.1μm未満では絶縁基板2に強固に密着させることが困難となる傾向があり、0.5μmを超えると、成膜時の内部応力によって絶縁基板2から剥離し易くなる傾向がある。
また、拡散防止用金属層の厚みは0.1〜0.5μm程度が好ましい。0.1μm未満では密着金属層に強固に密着させることが困難となるとともに、拡散防止効果が小さくなる傾向があり、0.5μmを超えると、成膜時の内部応力によって密着金属層から剥離し易くなる傾向がある。
さらに、主導体層の厚みは0.5〜2μm程度が好ましい。0.5μm未満では主導体層の電気抵抗が大きくなる傾向があるとともに、半導体素子6の電極と端子用配線導体層3a,3bとを電気的に接続するためのワイヤボンディングの密着性が十分でなくなる傾向があり、2μmを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。
また、配線導体層3は、半導体素子6をろう材層4を介して接合するための搭載部としての機能を有しており、その上面には拡散防止層5とろう材層4とが順次積層されている。この拡散防止層5はろう材層4に配線導体層3中の成分が拡散して半導体素子6とサブマウント1との接合信頼性が低下するのを有効に防止するためのものであり、例えばPt,Pd,Rh,Ni,Ni−Cr合金またはTi−W合金等から成る。
また、拡散防止層5の厚みは0.1〜0.5μm程度が好ましい。0.1μm未満では配線導体層3に強固に密着させることが困難となるとともに、拡散防止効果が小さくなる傾向があり、0.5μmを超えると、成膜時の内部応力によって配線導体層3から剥離し易くなる傾向がある。
本発明のサブマウント1では、拡散防止層5の外周の少なくとも一部を配線導体層3の外周の内側に位置させたことにより、配線導体層3の一部が拡散防止層5に覆われず、直接ろう材をぬれ性のよい配線導体層3上にぬれ広がらすことができ、ろう材層4が配線導体層3に強く密着して半導体素子6の側面を這い上がろうとするのをこの密着力で有効に防止できる。その結果、半導体素子6とサブマウント1との間のろう材層4が減少するのを有効に防止して、半導体素子6の実装信頼性を向上できる。
拡散防止層5の配線導体層3の外周よりも内側に位置する部位では、上面に拡散防止層5が形成されていない配線導体層3が平面透視して半導体素子6の外周と重なるように配置するのがよい。これにより、ろう材が半導体素子6の側面を這い上がろうとするのをその直下の拡散防止層5のない配線導体層3で有効に抑制することができる。
拡散防止層5上に形成されるろう材層4の平面視形状は、例えば、図3のように、拡散防止層5の形状に合わせたものであってもよく、図1のように、拡散防止層5よりも外側に延出して、拡散防止層5に覆われていない配線導体層3上にまで形成したものであってもよい。
特に、半導体素子6の発光部6aが側面の中央部にある場合は、図1のように、拡散防止層5の外周を平面透視して発光素子6の外周よりも内側に位置するように形成するとともに、拡散防止層5が形成されていない配線導体層3の発光部6の直下に位置する部位(中央部)を覆うようにろう材層4を延出するのがよい。これにより、発光素子6を搭載する際、発光部6の直下においてろう材層4が不足して接合不良が生じるのを有効に防止できるとともに、ろう材層4の延出部Sから両側のろう材層4の配線導体層3上にろう材が流動するときの横方向に引っ張る表面張力によってろう材が半導体素子6の側面を這い上がろうとする上方向の流動を良好に防止することができる。
ろう材層4は、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Pb−Sn合金(融点183℃)、Au−Sn合金(融点約280℃)、Ag−Sn合金(融点約220℃)、In−Pb合金(約172℃)、In(融点約157℃)等から成り、その成膜は真空蒸着法、スパッタリング法等の薄膜形成法によりなされ、パターン加工はマスク成膜法、フォトリソグラフィ法、エッチング法、リフトオフ法等によって行なわれる。
また、ろう材層4の厚さは1〜5μm程度がよい。1μmより小さくなると、サブマウント1と半導体素子6の接合強度が弱くなる傾向があり、5μmより大きくなると、ろう材の量が多すぎて半導体素子6よりも外側にはみ出る傾向があり、半導体素子6の特性を低下させやすくなる。
そして、本発明のサブマウント1を金属や絶縁体等から成る基体に搭載し、サブマウント1の配線導体層3に半導体素子6を搭載するとともに半導体素子6の電極を端子用配線導体層3a,3bに電気的に接続した後、基体にサブマウント1および半導体素子6を覆うように金属や絶縁体等から成る蓋体を接合して半導体素子6を気密に封止することによって、本発明の半導体装置となる。これにより、半導体素子6へのろう材の這い上がりを有効に防止することが可能な、高性能の半導体装置を提供することができる。
好ましくは、半導体素子6は発光素子または受光素子であり、発光素子の発光部6aまたは受光素子の受光部の直下で半導体素子6が配線導体層3にろう材層4を介して直接接合されているのがよい。これにより、半導体素子6の側面をろう材が這い上がって発光素子6の発光部6aや受光部にろう材が被着するのを有効に防止でき、半導体素子6の特性を安定化させるとともに半導体素子6の発光や受光を良好に行なうことができる。
なお、本発明は上述の実施の最良の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。
1:サブマウント
2:絶縁基板
3:配線導体層
4:ろう材層
5:拡散防止層
6:半導体素子
2:絶縁基板
3:配線導体層
4:ろう材層
5:拡散防止層
6:半導体素子
Claims (4)
- 絶縁基板の上面に配線導体層と拡散防止層とろう材層とが順次積層されているサブマウントにおいて、前記拡散防止層の外周の少なくとも一部を前記配線導体層の外周の内側に位置させたことを特徴とするサブマウント。
- 前記ろう材層の一部が前記拡散防止層の存在しない前記配線導体層の上面まで延在されていることを特徴とする請求項1記載のサブマウント。
- 基体と、該基体に搭載された請求項1または請求項2記載のサブマウントと、前記サブマウントに搭載された半導体素子と、前記基体に前記サブマウントおよび前記半導体素子を覆うように接合された蓋体とを具備していることを特徴とする半導体装置。
- 前記半導体素子は発光素子または受光素子であり、前記発光素子の発光部または前記受光素子の受光部の直下で前記半導体素子が前記配線導体層にろう材層を介して直接接合されていることを特徴とする請求項3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014144A JP2006203051A (ja) | 2005-01-21 | 2005-01-21 | サブマウントおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014144A JP2006203051A (ja) | 2005-01-21 | 2005-01-21 | サブマウントおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006203051A true JP2006203051A (ja) | 2006-08-03 |
Family
ID=36960753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005014144A Pending JP2006203051A (ja) | 2005-01-21 | 2005-01-21 | サブマウントおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006203051A (ja) |
-
2005
- 2005-01-21 JP JP2005014144A patent/JP2006203051A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3918858B2 (ja) | 発光素子搭載用部材およびそれを用いた半導体装置 | |
WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
JP3912130B2 (ja) | サブマウント | |
JP2005311284A (ja) | パワー半導体素子およびこれを用いた半導体装置 | |
JPH11307692A (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
WO2003069743A1 (fr) | Embase et dispositif a semiconducteur | |
JP2002124524A (ja) | 配線基板 | |
JP2009194241A (ja) | 半導体素子搭載基板とそれを用いた半導体装置 | |
JP2006203051A (ja) | サブマウントおよび半導体装置 | |
JP5338029B2 (ja) | 半導体レーザ素子、半導体レーザ装置及びその製造方法 | |
JP4726457B2 (ja) | サブマウント | |
CN115280492A (zh) | 电子模块和用于制造电子模块的方法 | |
JP2007095930A (ja) | サブマウントおよび半導体装置 | |
JP3987765B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
JPH07321258A (ja) | 半導体装置 | |
JP2006237568A (ja) | サブマウントおよび半導体装置 | |
WO2021060475A1 (ja) | 電子部品搭載用基体および電子装置 | |
JP2002151629A (ja) | 配線基板 | |
JP2003318475A (ja) | 光半導体素子のマウント構造 | |
JP2006310378A (ja) | サブマウントおよび電子素子の実装方法 | |
JP2004200499A (ja) | 配線基板 | |
JP4035028B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
JP2008244167A (ja) | サブマウントおよび半導体装置 | |
JP2004111770A (ja) | 配線基板 | |
JP2003258356A (ja) | サブマウント |