JP2002151629A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2002151629A JP2002151629A JP2000263031A JP2000263031A JP2002151629A JP 2002151629 A JP2002151629 A JP 2002151629A JP 2000263031 A JP2000263031 A JP 2000263031A JP 2000263031 A JP2000263031 A JP 2000263031A JP 2002151629 A JP2002151629 A JP 2002151629A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- brazing material
- material layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
成るロウ材層を介して接着固定するにあたり、Au−S
n合金から成るロウ材層のSnが第2の拡散防止層に拡
散してAu−Sn合金の融点が上昇するために、接着時
にAu−Sn合金を溶融させて半導体素子を確実、強固
に接着固定することが困難であった。 【解決手段】絶縁基板1の上面に、密着金属層2、第1
の拡散防止層3、Auより成る主導体層4、PtとSn
とのモル比が1:2〜6:1であるPt−Sn合金より
成る第2の拡散防止層5、Au−Sn合金より成るロウ
材層6が順次積層された配線導体層が形成されている。
Description
するための配線基板に関するものである。
基板を図2に示す。同図において、11は窒化アルミニ
ウムセラミックス等から成る絶縁基板、12はTi等か
ら成る密着金属層、13はPt等から成る第1の拡散防
止層、14はAuから成る主導体層であり、15はPt
から成る第2の拡散防止層であり、16は半導体素子を
接着させるためのAu−Sn合金から成るロウ材層であ
る。
成る主導体層14と半導体素子を接着固定するAu−S
n合金から成るロウ材層16との間に、Ptから成る第
2の拡散防止層15を配した構造にすることで、半導体
素子をロウ材層16を介して接着固定する際、主導体層
14のAuがロウ材層16のAu−Sn合金中に拡散す
るのを第2の拡散防止層15によって有効に防止するも
のである。また、ロウ材層16はその融点が高くなるこ
とはなく、接着時の所定の温度で完全に溶解して半導体
素子を配線基板上に確実、強固に接着できることができ
るものであり、この構成は本出願人が提案したものであ
る(特開平11−307692号公報参照)。
にはその略全面に密着金属層12、第1の拡散防止層1
3、主導体層14が順次積層されて成る導体層が形成さ
れており、この導体層は、絶縁基板11を外部電気回路
基板上やパッケージ内に載置固定するための接続用とし
て用いられる。また、この導体層は接地導体層としても
使用される場合がある。
従来例において、第2の拡散防止層15を構成するPt
の厚みが厚い場合、半導体素子を接着するために配線基
板を加熱した際、第2の拡散防止層15を構成するPt
中に、その上部に被着されたロウ材層16を構成するA
u−Sn合金中のSnが急速に拡散し、その結果、ロウ
材層16を構成するAu−Sn合金の組成がAu過多
(Auリッチ)となり、融点の上昇を招き易いことがわ
かった。従って、接着時の所定の温度でロウ材層16の
Au−Sn合金を完全に溶融させることができず、半導
体素子と配線基板とが強固に接着され難いという問題が
あった。
ロウ付け温度を上げ、ロウ材を完全に溶融させることも
考えられるが、ロウ付け温度を上げると半導体素子に不
要な熱的負荷が加わり半導体素子に熱破壊が生じたり、
特性が劣化し、半導体素子が誤作動するという問題を誘
発していた。
ーザ)やフォトダイオード(PD)等の光半導体素子を
搭載する配線基板の場合、ロウ材層16が光半導体素子
の側壁面に這い上がると光の進路が塞がれてしまう。こ
れを防ぐために、ロウ材層16の厚みをさらに薄くする
ことが検討されている。しかし、この場合も上述したよ
うに、半導体素子を接着するために配線基板を加熱した
際に、第2の拡散防止層15を構成するPt中に、ロウ
材層16を構成するAu−Sn合金中のSnが急速に拡
散して、ロウ材層16を構成するAu−Sn合金の組成
がAuリッチとなり、ロウ材層16の融点の上昇を招
き、接着時の所定の温度でAu−Sn合金を完全に溶融
させることができず、半導体素子と配線基板とが強固に
接着され難いという問題があった。
れたものであり、その目的は、半導体素子を配線基板
に、Au−Sn合金から成るロウ材層を介して接着固定
するにあたり、Au−Sn合金から成るロウ材層のSn
が第2の拡散防止層に拡散し、Au−Sn合金の融点が
上昇するのを有効に防止し、接着時の所定の温度でAu
−Sn合金を完全に溶融させ、半導体素子を確実、強固
に接着固定することができる配線基板を提供することに
ある。
縁基板の上面に、密着金属層、第1の拡散防止層、Au
より成る主導体層、PtとSnとのモル比が1:2〜
6:1であるPt−Sn合金より成る第2の拡散防止
層、Au−Sn合金より成るロウ材層が順次積層された
配線導体層が形成されていることを特徴とする。
Sn合金より成るロウ材層との間に、PtとSnとのモ
ル比が1:2〜6:1であるPt−Sn合金より成る第
2の拡散防止層を設けたことにより、Au−Sn合金よ
り成るロウ材層中のSnが多量に第2の拡散防止層内に
拡散することを防ぐことができる。その結果、Au−S
n合金より成るロウ材層がAuリッチになることによる
ロウ材層の融点上昇を防ぐことができる。つまり、ロウ
材層中のAuとSnとの組成比が大きく変化することが
ないため、接着時の所定の温度によってAu−Sn合金
より成るロウ材層を完全に溶融させることができ、半導
体素子を確実、強固に接着固定することができる。
防止層のPtとSnとのモル比を1:2〜6:1とした
ことにより、Pt3SnまたはPtSnと表される融点
の高いPt−Sn合金層が形成されるため、Au−Sn
合金より成るロウ材層中のSnが多量に第2の拡散防止
層内に拡散することをより効果的に防ぐことができる。
説明する。図1は、本発明の配線基板の断面図である。
同図において、1は絶縁基板、2は密着金属層、3は第
1の拡散防止層、4はAuより成る主導体層、5はPt
−Sn合金より成る第2の拡散防止層、6はAu−Sn
合金より成るロウ材層である。絶縁基板1は、例えば酸
化アルミニウム(Al2O3)質焼結体、窒化アルミニウ
ム(AlN)質焼結体、炭化珪素(SiC)質焼結体、
ガラスセラミック焼結体、窒化珪素(Si3N4)質焼結
体、石英、ダイヤモンド、サファイア、立方晶窒化硼
素、または熱酸化膜を形成したシリコンのうち少なくと
も1種より成るのがよく、これらは体積抵抗率ρが10
10Ω・m以上で絶縁性が良好である。
焼結体、炭化珪素質焼結体、ダイヤモンド、シリコンで
形成するのがより好ましく、これらの熱伝導率は40W
/m・K以上と高いため、配線基板の上面に接着固定さ
れる半導体素子が駆動時に熱を発しても、その熱は配線
基板を介して良好に外部に伝達されるため、半導体素子
を長時間にわたり正常かつ安定に作動させることが可能
となる。
焼結体や石英を用いることもより好ましく、これらの比
誘電率は6以下(1MHzでの測定)と小さいために、
絶縁基板1が浮遊容量を持たず、その結果半導体素子に
電気信号を高速で伝達させることが可能となる。
の成膜は、蒸着法、スパッタリング法、CVD法等の薄
膜形成法によりなされ、パターン加工が必要な場合は、
フォトリソグラフィ法、エッチング法、リフトオフ法等
によってパターン加工される。
a,Nb,Ni−Cr合金またはTa 2N等のうち少な
くとも1種類より成るのがよく、第1の拡散防止層3
は、例えばPt,Pd,Rh,Ru,Ni,Ni−Cr
合金またはTi−W合金等のうち少なくとも1種類より
成るのがよい。
m程度が良い。0.01μm未満では、強固に密着する
ことが困難となる傾向にあり、0.2μmを超えると、
成膜時の内部応力によって剥離が生じ易くなる。
5〜1μm程度が良く、0.05μm未満ではピンホー
ル等の欠陥が発生して第1の拡散防止層3としての機能
を果たしにくい傾向にあり、1μmを超えると成膜時の
内部応力により剥離が生じ易くなる。
0.1〜5μm程度が良い。0.1μm未満では、電気
抵抗が大きくなる傾向にあり、5μmを超えると成膜時
の内部応力により剥離を生じ易くなる。また、Auは貴
金属で高価であることから、低コスト化の点で薄く形成
することが好ましい。
より成るロウ材層6との間に配置された、Pt−Sn合
金より成る第2の拡散防止層5の厚みは0.01〜1μ
m程度が良い。0.01μm未満では、第2の拡散防止
層5の上層のAu−Sn合金から成るロウ材層6中のS
nが、第2の拡散防止層5の下層のAu層から成る主導
体層4中に拡散することを防ぐのに十分でない。また1
μmを超えると成膜時の内部応力により剥離を生じ易く
なる。
成するPt−Sn合金のPtとSnのモル比は1:2〜
6:1の範囲内である。このモル比が1:2、即ちPt
が33.3%未満の含有率の場合、Snがリッチな状態
となり、このSnが第2の拡散防止層5の下層の主導体
層4のAu中へ拡散し、Au−Sn化合物が形成され
る。その際に生じる体積収縮によってカーケンダールボ
イドと呼ばれる脆い合金層が出来てしまい、その結果こ
の脆い合金層から剥離が発生する危険性がある。
7%を超える含有率の場合、Ptがリッチな状態とな
り、第2の拡散防止層5の上面のAu−Sn合金より成
るロウ材層6中のSnが第2の拡散防止層5側へ拡散し
てしまい、ロウ材層6の融点の上昇を招く。その結果、
接着時の所定の温度(280〜330℃程度)でAu−
Sn合金を完全に溶融させることができず、半導体素子
と配線基板とが強固に接続され難い傾向にある。好まし
くは、PtとSnのモル比は1:1〜3:1がよい。
合金のPtとSnとのモル比を制御する方法としては、
スパッタリング法であれば、スパッタリングターゲット
を所望のPtとSnとのモル比で作製し、そのターゲッ
トを用いて成膜する方法がある。
より成るロウ材層6の厚みは、0.5〜5μm程度が良
く、0.5μm未満では、半導体素子を強固に接着する
ことが困難となり、5μmを超えると成膜時の内部応力
により剥離を生じ易くなり、またAu−Sn合金を構成
するAuは貴金属で高価であることから、薄く形成する
方が低コスト化の点で好ましい。
の上面に0.1μm程度の厚さのAu層を被着して、ロ
ウ材層6の表面酸化を防ぐ構造としてもよい。
はその略全面に密着金属層2、第1の拡散防止層3、主
導体層4が順次積層されて成る導体層が形成されてお
り、この導体層は、絶縁基板1を外部電気回路基板上や
パッケージ内に載置固定するための接続用として用いら
れる。また、その際接地導体層として使用してもよい。
板の一方の主面だけでなく、その主面の反対側の主面や
側面に形成してもよい。また、その層構成を主面と同様
にしても、または異なるものとしても構わない。
成るロウ材層6中のSnが多量に第2の拡散防止層5内
に拡散することを防ぎ、ロウ材層6がAuリッチになる
ことによるその融点上昇を防ぐことができる。また、P
t−Sn合金より成る第2の拡散防止層5のPtとSn
とのモル比を1:2〜6:1としたことにより、Pt 3
SnまたはPtSnと表される融点の高いPt−Sn合
金層が形成されるため、ロウ材層6中のSnが多量に第
2の拡散防止層5内に拡散することをより効果的に防ぐ
ことができる。
[1]〜[3]により作製した。
×横3mm×高さ0.4mmで窒化アルミニウム質焼結
体から成るものを用意し、絶縁基板1を洗浄後、真空蒸
着法により、厚さが0.1μmのTiより成る密着金属
層2、厚さが0.2μmのPtより成る第1の拡散防止
層3、厚さが0.5μmのAuより成る主導体層4を順
次積層させた。
2つのターゲットを用いて同時に成膜を行う2元同時ス
パッタリング法により、Pt−Sn合金より成る第2の
拡散防止層5を形成した。このとき、2つのターゲット
に印加される電力を変化させることによりPtとSnと
のモル比を制御して、下記表1のように各種のモル比の
Pt−Sn合金から成る第2の拡散防止層5をそれぞれ
被着し、各種サンプルを作製した。各サンプルの第2の
拡散防止層5の厚みは0.2μmで一定となるようにし
た。
−Sn合金より成るロウ材層6をスパッタリング法によ
り厚さ2μm形成した。
(表1のサンプル番号1〜12)について、半導体素子
との密着性およびロウ材層6の濡れ性に関して以下のよ
うな評価を行った。
℃程度の温度に保持したヒータブロック上に配線基板を
置き、約10秒後に、配線基板に接着される側の面にT
i(厚さ0.05μm)、Pt(厚さ0.1μm)、A
u(厚さ0.1μm)が順次被着形成されたSiチップ
(寸法は縦1mm×横1mm×高さ0.4mmであり、
Siを半導体材料とした半導体素子)を、ロウ材層6上
に載置し接着して搭載した。
Siチップの横方向から荷重を加えるシェアテストを1
2種類のサンプルについて、各10個づつ行った。半導
体素子との密着性の判定は、シェアテストの破壊モード
がSiチップ自身の破壊またはSiチップに被着形成さ
れた配線導体層の剥がれによる場合に密着性良好とし
た。破壊モードがロウ材層6の内部破断または配線導体
層内の界面での剥がれによる場合に密着性不良とした。
なお、10個全ての試料がすべて密着性良好のものを
◎、1個密着性不良のものを○、2個密着性不良のもの
を△とし、3個以上の密着不良が発生したものを×とし
た。
持したヒータブロック上に配線基板を置き、表面に酸化
膜層ができないように不活性ガスを吹き付け、約30秒
後のロウ材層6表面の光沢の変化によって、ロウ材層6
の濡れ性の評価を行った。ロウ材層6の融点が保持され
ている温度より上昇した場合、高融点相が析出し、表面
光沢が弱くなる現象を利用したものである。ロウ材層6
の濡れ性の判定は、表面光沢があるものを○、やや光沢
に劣るものを△、光沢が無くざらついた表面になったも
のを×とした。
の評価結果をまとめたものを表1に示す。この結果か
ら、第2の拡散防止層5を形成するPtとSnのモル比
は1:2〜6:1の範囲において、半導体素子との密着
性およびロウ材層の濡れ性が良好であることがわかっ
た。
のではなく、本発明の要旨を逸脱しない範囲内において
種々の変更を行なうことは何等差し支えない。
層、第1の拡散防止層、Auより成る主導体層、Ptと
Snとのモル比が1:2〜6:1であるPt−Sn合金
より成る第2の拡散防止層、Au−Sn合金より成るロ
ウ材層が順次積層された配線導体層が形成されているこ
とにより、半導体素子を配線基板にAu−Sn合金から
成るロウ材層を介して接着固定するにあたり、Au−S
n合金から成るロウ材層のSnが第2の拡散防止層に拡
散してAu−Sn合金の融点が上昇するのを有効に防止
し、接着時の所定の温度でAu−Sn合金を完全に溶融
させ、半導体素子を確実、強固に接着固定することがで
きる。
Claims (1)
- 【請求項1】絶縁基板の上面に、密着金属層、第1の拡
散防止層、Auより成る主導体層、PtとSnとのモル
比が1:2〜6:1であるPt−Sn合金より成る第2
の拡散防止層、Au−Sn合金より成るロウ材層が順次
積層された配線導体層が形成されていることを特徴とす
る配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000263031A JP4363761B2 (ja) | 2000-08-28 | 2000-08-31 | 配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-258019 | 2000-08-28 | ||
JP2000258019 | 2000-08-28 | ||
JP2000263031A JP4363761B2 (ja) | 2000-08-28 | 2000-08-31 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002151629A true JP2002151629A (ja) | 2002-05-24 |
JP4363761B2 JP4363761B2 (ja) | 2009-11-11 |
Family
ID=26598631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000263031A Expired - Fee Related JP4363761B2 (ja) | 2000-08-28 | 2000-08-31 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4363761B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124524A (ja) * | 2000-10-16 | 2002-04-26 | Kyocera Corp | 配線基板 |
US7829910B2 (en) * | 2005-01-31 | 2010-11-09 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating light emitting device |
CN102291928A (zh) * | 2011-05-23 | 2011-12-21 | 中山大学 | 一种导热氮化铝绝缘金属基板及其制备方法 |
CN116288206A (zh) * | 2023-03-21 | 2023-06-23 | 东莞市湃泊科技有限公司 | 一种磁控共溅射制备Au-Sn合金焊料的方法 |
JP7406417B2 (ja) | 2020-03-18 | 2023-12-27 | シチズンファインデバイス株式会社 | 電極構造および当該電極構造を備えた接合構造体 |
-
2000
- 2000-08-31 JP JP2000263031A patent/JP4363761B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124524A (ja) * | 2000-10-16 | 2002-04-26 | Kyocera Corp | 配線基板 |
US7829910B2 (en) * | 2005-01-31 | 2010-11-09 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating light emitting device |
CN102291928A (zh) * | 2011-05-23 | 2011-12-21 | 中山大学 | 一种导热氮化铝绝缘金属基板及其制备方法 |
JP7406417B2 (ja) | 2020-03-18 | 2023-12-27 | シチズンファインデバイス株式会社 | 電極構造および当該電極構造を備えた接合構造体 |
CN116288206A (zh) * | 2023-03-21 | 2023-06-23 | 东莞市湃泊科技有限公司 | 一种磁控共溅射制备Au-Sn合金焊料的方法 |
CN116288206B (zh) * | 2023-03-21 | 2024-03-12 | 东莞市湃泊科技有限公司 | 一种磁控共溅射制备Au-Sn合金焊料的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4363761B2 (ja) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
JP5417505B2 (ja) | 半導体装置 | |
JP4605883B2 (ja) | 配線基板 | |
JP2002151629A (ja) | 配線基板 | |
JP3500304B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
JP4587503B2 (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP2002252316A (ja) | 配線基板 | |
JP4637495B2 (ja) | サブマウント | |
JP2003101120A (ja) | 配線基板 | |
JP3987765B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
JP2001102671A (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
JP4014867B2 (ja) | ヒートシンクサブマウント及びその製造方法 | |
JP4549103B2 (ja) | 発光装置の製造方法 | |
JP7328443B2 (ja) | センサ素子及びセンサ素子の製造方法 | |
JP3686784B2 (ja) | 半導体レーザ素子搭載用サブキャリアおよび半導体レーザモジュール | |
JP2003318475A (ja) | 光半導体素子のマウント構造 | |
JP2001102670A (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
JP2001127370A (ja) | 半導体素子搭載用サブマウント | |
JP2006041156A (ja) | サブマウントおよびそれを用いた発光装置 | |
JP2003068929A (ja) | 半導体素子搭載用基板および半導体装置 | |
JP4726457B2 (ja) | サブマウント | |
JP2004111770A (ja) | 配線基板 | |
JP2007095930A (ja) | サブマウントおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4363761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |