JP5417505B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5417505B2
JP5417505B2 JP2012193144A JP2012193144A JP5417505B2 JP 5417505 B2 JP5417505 B2 JP 5417505B2 JP 2012193144 A JP2012193144 A JP 2012193144A JP 2012193144 A JP2012193144 A JP 2012193144A JP 5417505 B2 JP5417505 B2 JP 5417505B2
Authority
JP
Japan
Prior art keywords
layer
solder
solder layer
alloy
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012193144A
Other languages
English (en)
Other versions
JP2013016838A (ja
Inventor
美保 中村
悦幸 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Priority to JP2012193144A priority Critical patent/JP5417505B2/ja
Publication of JP2013016838A publication Critical patent/JP2013016838A/ja
Application granted granted Critical
Publication of JP5417505B2 publication Critical patent/JP5417505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、半導体素子の搭載基板等として用いられるセラミックス配線基板を用いた半導体装置に関する。
レーザダイオードやフォトダイオード等の光半導体素子を始めとする各種半導体素子の搭載基板として、窒化アルミニウム基板や窒化ケイ素基板等の絶縁性セラミックス基板が用いられている。セラミックス基板を光半導体素子のサブマウント基板等に適用するにあたっては、その表面に真空蒸着法やスパッタ法等のPVD法、あるいはCVD法等の薄膜形成技術を適用して配線層を形成している(例えば特許文献1参照)。
図4は従来のセラミックス配線基板の構造を示す断面図である。同図において、1は例えば窒化アルミニウム焼結体からなる絶縁性セラミックス基板であり、その表面にはTiからなる下地金属層2とPtからなる第1の拡散防止層3を介して、Auからなる主導体層4が形成されている。主導体層4の半導体素子との接続部(電極接続部)には、Pt等からなる第2の拡散防止層5を介して、Au−Sn合金からなる半田層6が形成されている。半田層6の表面は酸化防止のためにAu層7で覆われている場合もある。
なお、図4に示すセラミックス配線基板においては、絶縁性セラミックス基板1の下面側にも下地金属層2、第1の拡散防止層3、Au層(主導体層)4を順に積層形成した導体層が設けられている。下面側の導体層は、絶縁性セラミックス基板1を外部回路基板上やパッケージ内に実装する際に接合用金属層として用いられる。下面側の導体層は接地導体層等として使用される場合もある。
上述した主導体層4と半田層6との間に介在される第2の拡散防止層5は、半導体素子を半田層6のAu−Sn合金等を介して接合固定する際に、主導体層4のAuがAu−Sn合金等からなる半田層6中に拡散することを防止するものである。主導体層4のAuが半田層6のAu−Sn半田合金中に拡散すると、合金組成がAu過多(Auリッチ)となり、融点の上昇を招いてAu−Sn合金を半田付け温度(加熱温度)で完全溶融させることができなくなる。その結果として、接合強度の低下等を招く。
しかしながら、従来のセラミックス配線基板においては、半導体素子を接合するために配線基板を加熱した際に、半田層6中のSnと第2の拡散防止層5を構成するPtとの濡れ性が悪く、接合強度を低下させることがある。さらに、加熱により半田層6中のSnが第2の拡散防止層5中に拡散してしまい、半田層6と第2の拡散防止層5との界面近傍に空孔を生じさせることが分かってきた。このような空孔が発生すると、配線基板と半導体素子とを強固に接合することが困難になる。さらに、空孔は接続部の電気抵抗を増大させるため、半導体素子の動作電流の上昇を招くおそれがある。
特に、レーザダイオード等の光半導体素子を配線基板上に搭載する際には、上述したようにAu−Sn合金が主として用いられている。Au−Sn合金は硬くて脆いことから、接合時の熱的負荷等により半導体素子に特性劣化が生じるおそれがある。このような問題を回避するために、Sn−Cu合金やSn−Ag合金等のAu−Sn合金より軟らかいSn合金を適用することも検討されている。しかし、これらのSn合金は一般的にAu−Sn合金よりSn濃度が高いことから、拡散防止層との反応(拡散防止層内へのSnの拡散)が起こりやすく、その結果として界面近傍に空孔が生じやすくなる。
特開2002−252316号公報
本発明の目的は、セラミックス配線基板上に半田層を介して半導体素子を接合するにあたって、半田層と拡散防止層との反応に基づく空孔の発生を抑制することによって、半導体素子の接合強度の低下を防ぐことを可能にしたセラミックス配線基板、さらにはそのようなセラミックス配線基板を用いた半導体装置を提供することにある。
本発明の一態様に係る半導体装置は、セラミックス配線基板と、前記セラミックス配線基板上に電気的および機械的に接続された半導体素子とを具備する。前記セラミックス配線基板は、窒化アルミニウム質焼結体製セラミックス基板と、前記セラミックス基板の表面に順に積層された下地金属層、第1の拡散防止層および第1のAu層を有する配線部と、前記配線部上に形成され、順に積層された第2の拡散防止層、空孔抑制層および少なくともSnを15〜99.3質量%含むSn合金半田層を有する接続部とを備える配線層とを具備する。前記下地金属層はTiからなる。前記第1および第2の拡散防止層は、Ptまたはこれを基とする合金からなる。前記第1の拡散防止層は0.1μm以上0.4μm以下の範囲の厚さを有する。前記第2の拡散防止層は0.05μm以上1μm以下の範囲の厚さを有する。前記第2の拡散防止層はその外周部が前記半田層の端部から1μm以上100μm以下の範囲ではみ出した形状である。前記空孔抑制層は、AuまたはAuを85質量%以上含むAu−Sn合金からなり、30nm以上500nm以下の範囲の厚さを有する。前記半田層はAu、Ag、Al、Bi、およびCuから選ばれる少なくとも1種を含むSn合金からなり、かつ1μm以上5μm以下の範囲の厚さを有する。前記半導体素子は、前記半田層からなる接合層を介して前記セラミックス配線基板に接続される。前記接合層の内部には空孔が無く、かつ前記半導体素子の接合強度は1428kgf以上である。
本発明によれば、半導体素子の接合強度の低下が抑制されたセラミックス配線基板を提供できる。また、本発明によれば、このようなセラミックス配線基板を有する半導体装置を提供できる。
本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。 図1に示すセラミックス配線基板の変形例を示す断面図である。 本発明の一実施形態による半導体装置の構成を示す図である。 従来のセラミックス配線基板の要部構成を示す断面図である。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない。
図1は本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。図1に示すセラミックス配線基板10は、絶縁性基板としてセラミックス基板11を有している。セラミックス基板11には、例えば窒化アルミニウム(AlN)、窒化ケイ素(Si)等を主成分とする窒化物系セラミックス(焼結体)、また酸化アルミニウム(Al)等を主成分とする酸化物系セラミックス(焼結体)が使用される。これらのうち熱伝導性等に優れることから、窒化物系セラミックスを適用することが好ましい。また、熱伝導性の点から炭化ケイ素(SiC)も基板に好適である。ただし、炭化ケイ素は導電性を有することから、表面に絶縁膜を形成して基板11に適用する。
セラミックス基板11の主表面11a上には配線層12が形成されている。配線層12は、例えば真空蒸着法、スパッタ法、イオンプレーティング法、分子線エピタキシー(MBE)法、レーザデポジション法、イオンビームデポジション法のようなPVD法、熱CVD法、プラズマCVD法、光CVD法のようなCVD法、めっき法等の薄膜形成法により形成する。配線層12は配線部13と接続部14とを有している。配線部13はセラミックス基板11上に順に積層形成された下地金属層15、第1の拡散防止層16、主導体層としての第1のAu層17を有している。
下地金属層15はセラミックス基板11と配線層12との密着性や密着強度の向上等に寄与するものである。下地金属層15には、例えばTi、Zr、Hf、Nb、Cr、TaおよびNiから選ばれる少なくとも1種やこれらを基とする合金が用いられる。これらのうち、セラミックス基板11に窒化物系セラミックスを適用する場合には、Ti、Zr、Hf、Nb等の活性金属を適用することが好ましい。下地金属層15の厚さは特に限定されるものではないが、例えば0.1〜0.4μmの範囲とすることが好ましい。
第1の拡散防止層16は、セラミックス基板11や下地金属層15と第1のAu層17との間における元素の拡散を防止するものである。第1の拡散防止層16には、例えばPt、PdおよびNiから選ばれる少なくとも1種やこれらを基とする合金が用いられる。第1の拡散防止層16は、下地金属層15の構成元素等により適宜に選択される。下地金属層15にNiを適用した場合には、それ以外の元素が用いられる。第1の拡散防止層16の厚さは、例えば0.1〜0.4μmの範囲とすることが好ましい。
第1のAu層17は、配線部13の主導体層として機能するものである。第1のAu層17の厚さは、例えば0.1〜0.3μmの範囲とすることが好ましい。第1のAu層17の厚さが0.1μm未満であると、主導体層としての機能が低下するおそれがある。第1のAu層17の厚さが0.3μmを超えて厚くしても、それ以上の効果が得られないだけでなく、製造コストを上昇させる要因になる。配線部13は例えば所望の回路形状に応じた配線パターンを有している。
配線部13の半導体素子との接続位置には、半田層18を有する接続部14が設けられている。接続部14はセラミックス配線基板10上に接合搭載される半導体素子の電極と対応する位置に所望の形状で設けられており、配線部13と半導体素子とを電気的および機械的に接続する機能を有するものである。接続部14は半導体素子の電極に対応させた形状、例えば矩形や円形等の形状を有しており、その大きさも同様である。このような接続部14は、配線部13上の所望の位置に順に積層形成された第2の拡散防止層19、空孔抑制層20、半田層18を有している。
半田層18は少なくともSnを含む半田材料からなる。このような半田層18にはSn単体、あるいはAu、Ag、Al、Bi、Cu、Cr、Ga、Ge、Ni、Pt、Si、TiおよびZnから選ばれる少なくとも1種を含むSn合金が用いられる。これらのうち、半田層18はSn合金で構成することが好ましい。Sn合金中のSn量は組合せて使用する元素の種類等に応じて適宜に選択されるものであり、例えば15〜99.9質量%の範囲とすることが一般的である。このようなSn合金(半田合金)の代表例としては、Au−Sn合金、Ag−Sn合金、Cu−Sn合金等が挙げられる。
半田層18の厚さは、例えば1〜5μmの範囲とすることが好ましい。半田層18の厚さが1μm未満だと半導体素子と接合する際に半導体素子の電極に設けられたAu膜と反応(半田層とAu膜が混合)し、組成ずれが起きやすくなる。この組成ずれの結果として、接合層が硬化して応力が生じ、半導体素子(例えばレーザダイオード)にクラックが入る等の不良を引き起こす原因になる。一方、5μmを超えて厚くしてもそれ以上の接合効果が得られないだけでなく、製造コストを上昇させる要因になる。
半田層18は1種類のSn合金により形成したものに限らず、例えば組成が異なる2種類以上のSn合金の積層膜で構成してもよい。この場合、適用するSn合金は構成元素が異なる2種類以上のSn合金に限らず、同一構成元素の組成比を異ならせた2種類以上のSn合金であってもよい。例えば、組成比が異なる2種類以上のAu−Sn合金、すなわち溶融温度が異なるAu−Sn合金の積層膜で半田層18を構成することによって、半田層18の溶融状態を制御することができる。
第2の拡散防止層19は、主導体層としての第1のAu層17と例えばSn合金からなる半田層18との間における元素の拡散を防止するものである。特に、Sn合金等からなる半田層18中に主導体層のAuが拡散して合金組成がAuリッチとなることが防止される。第2の拡散防止層19は第1の拡散防止層16と同様に、Pt、PdおよびNiから選ばれる少なくとも1種やこれらを基とする合金により形成することが好ましい。
第2の拡散防止層19の厚さは0.05〜1μmの範囲とすることが好ましい。第2の拡散防止層19の厚さが0.05μm未満では、上述した元素の拡散を防止する効果を十分に得ることができないおそれがある。一方、第2の拡散防止層19の厚さを1μmを超えて設定しても、それ以上の効果を得ることはできず、逆に製造コストの上昇等を招くことになる。
第2の拡散防止層19と半田層18との間に介在された空孔抑制層20は、半田層18を加熱溶融して半導体素子を接合する際に、第2の拡散防止層19の構成元素(Pt、Pd、Ni等)と半田層18中のSnとが反応して界面近傍に空孔が生じることを抑制するものである。このような効果を有効に得る上で、空孔抑制層20はAuまたはAuを85質量%以上含むAu−Sn合金で形成することが好ましい。
Auからなる空孔抑制層20によれば、第2の拡散防止層19の構成元素と半田層18中のSnとの反応が抑えられるため、界面近傍の空孔生成を再現性よく抑制することが可能となる。Auを85質量%以上含むAuリッチのAu−Sn合金によっても、Au層と同様な効果を得ることができる。空孔抑制層20を構成するAu−Sn合金において、合金中のAu量が85質量%未満であると、それ自体のSnが反応に関与して空孔が生じるおそれがある。言い換えると、Au量が85質量%以上であれば空孔を生じさせるようなSnの反応を防ぐことができる。
上記したAuやAuリッチのAu−Sn合金からなる空孔抑制層20の厚さは30〜500nmの範囲とすることが好ましい。空孔抑制層20の厚さが30nm未満であるとSnの拡散を完全に抑制しきれずに、空孔の生成抑制効果が低下するおそれがある。一方、AuやAuリッチのAu−Sn合金からなる空孔抑制層20の厚さが500nmを超えると、半田層18の厚さにもよるが、空孔抑制層20中のAuと半田層18とが混合し、半田層18の組成ずれを起こすおそれがある。空孔抑制層20の厚さは100〜300nmの範囲とすることがより好ましい。
このように、AuやAuリッチのAu−Sn合金からなり、かつ厚さが30〜500nmの範囲の空孔抑制層20を、第2の拡散防止層19と半田層18との間に介在させることによって、半田層18の組成変動による融点の上昇等を招くことなく、第2の拡散防止層19の構成元素と半田層18中のSnとの反応(Snの拡散)等に基づく空孔の生成を抑制することができる。従って、半導体素子等の接合強度を高めることができると共に、接続部14の抵抗増大やそれに基づく半導体素子の動作電流の上昇を防ぐことが可能となる。これらは半導体素子の信頼性や動作特性の向上に寄与するものである。
ここで、図1は第2の拡散防止層19および空孔抑制層20が半田層18と同形状を有する構造を示しているが、第2の拡散防止層19は図2に示すように半田層18より幅広の形状を有していてもよい。すなわち、第2の拡散防止層19はその外周部が半田層18の端部からはみ出した形状を有していてもよい。第2の拡散防止層19の外周部は、全周にわたって半田層18の端部からはみ出していることが好ましいが、その一部が半田層18の端部からはみ出していてもよい。
上記したような形状を有する第2の拡散防止層19によれば、加熱接合時の半田層18の濡れ広がりによる第1のAu層17との反応、およびそれに基づく不良発生を抑制することが可能となる。すなわち、半田層18は半導体素子等の接合時に加熱溶融して濡れ広がる。この際、半田層18より幅広の第2の拡散防止層19によれば、半田層18の濡れ広がりを抑制することができる。言い換えると、半田層18の濡れ広がり領域をSn合金等に対して濡れ性が低い第2の拡散防止層19上のみとすることができる。
このように、第2の拡散防止層19の外周部が半田層18の端部からはみ出した形状を適用することによって、半田層18の濡れ広がりによる第1のAu層17との反応、それによるSn合金の組成変動および融点の上昇を抑制することができる。これによって、Sn合金の融点上昇に基づく溶融不良(不完全溶融)等が抑制される。さらに、半田層18の濡れ広がり領域を制限することで、半田層18の高さ変動が抑制されるため、半導体素子等の高さ方向の位置不良等を防ぐことが可能となる。第2の拡散防止層19の形状は、半田層18の濡れ広がり領域の拡大抑制効果を得る上で、その外周部が半田層18の端部から1μm以上100μm以下の範囲ではみ出していることが好ましい。
第2の拡散防止層19の半田層18の端部からのはみ出し量が1μmより小さいと、半田層18が溶融した際に第2の拡散防止層19を超えて濡れ広がるおそれがある。なお、はみ出し量が100μmを超えても濡れ広がりの抑制効果は変わらないが、第2の拡散防止層19の幅を無駄に広くすることになるため、配線や電極の高密度化を妨げるおそれがある。第2の拡散防止層19のはみ出し量は、半田層18の高さと同等もしくはそれ以上とすることがより好ましい。接続部14の形成密度等を考慮すると、第2の拡散防止層19のはみ出し量は50μm以下とすることがより好ましい。
半田層18の表面は図2に示すようにAu層(第3のAu層)21で覆われていてもよい。Au層21は半田層18の酸化防止層等として機能する。さらに、この実施形態ではセラミックス基板11の主表面11aのみに配線層(金属積層膜)12を形成した構造について説明したが、図2に示すようにセラミックス基板11の裏面11b側にも下地金属層15、第1の拡散防止層16、主導体層としてのAu層17を順に積層形成してもよい。セラミックス基板11の裏面11b側の導体層は、セラミックス基板11を外部回路基板上やパッケージ内に実装する際の接合用金属層や接地導体層等として使用される。
次に、本発明の一実施形態による半導体装置について、図3を参照して説明する。図3は本発明の半導体装置を適用したレーザ装置の構成を示している。図3において、30は2波長型レーザダイオードである。2波長型レーザダイオード30は、例えば発光波長が650nmの第1の発光素子部31と発光波長が780nmの第2の発光素子部32とを有している。これら発光素子部31、32はそれぞれ半導体層をGaAs基板33上に結晶成長させることで形成されている。各発光素子部31、32はそれぞれ個別に電極34、35を有している。GaAs基板33の裏面側には共通電極36が形成されている。
このような2波長型レーザダイオード30は、前述した実施形態のセラミックス配線基板10上に搭載されている。セラミックス配線基板10は第1の配線層12Aと第2の配線層12Bとを備えており、それぞれ配線部13と接続部14とを有している。第1の配線層12Aの接続部14には、第1の発光素子部31の電極34が接合されている。第2の配線層12Bの接続部14には、第2の発光素子部32の電極35が接合されている。2波長型レーザダイオード30は、セラミックス配線基板10の第1および第2の配線層12A、12Bと接続部14を介して電気的および機械的に接続されている。これらによって、本発明の半導体装置を適用したレーザ装置が構成されている。
上述した実施形態のレーザ装置では、セラミックス配線基板10上にレーザダイオード30を接合搭載するにあたって、接続部14を構成する半田層18と第2の拡散防止層19との反応による空孔の発生が抑制される。従って、セラミックス配線基板10に対してレーザダイオード30を強固に接合することが可能になると共に、接続部14の抵抗増大やそれに基づくレーザダイオード30の動作電流の上昇を防ぐことができる。すなわち、高品質で高信頼性のレーザ装置を再現性よく提供することが可能となる。
なお、図3はセラミックス配線基板上に接合搭載する半導体素子としてレーザダイオードを適用した実施形態を示したが、本発明の半導体装置はこれに限定されるものではない。本発明の半導体装置は、各種の半導体素子をセラミックス配線基板上に搭載した半導体装置に適用可能であるが、特にレーザダイオードやフォトダイオード等の光半導体素子を搭載した半導体装置に対して有効である。
次に、本発明の具体的な実施例およびその評価結果について述べる。
実施例1〜6、参考例1
まず、セラミックス基板11として直径75mm×高さ0.2mmの窒化アルミニウム質焼結体製基板を用意した。この窒化アルミニウム基板11を洗浄した後、その表面にスパッタ法により厚さ0.1μmのTi膜から下地金属層15、厚さ0.2μmのPt膜からなる第1の拡散防止層16、主導体層として厚さ0.5μmの第1のAu層17を順に積層した。
次に、主導体層としての第1のAu層17上に、1mm×0.5mmの矩形の開口部を有するレジストを形成した後、スパッタ法により第2の拡散防止層19と空孔抑制層20を順に積層した。これら各層19、20の構成材料および厚さはそれぞれ表1に示す通りである。引き続いて、空孔抑制層20の上面に、真空蒸着法により70質量%Au−30質量%Sn組成のSn合金からなる厚さ2μmの半田層18を形成した。各試料を2mm×2mmとなるようにダイシングした後、それぞれ後述する特性評価に供した。
実施例10
第2の拡散防止層19の構成材料を変更する以外は、上記した実施例1〜と同様にして試料を作製し、後述する特性評価に供した。実施例10における第2の拡散防止層19の構成材料は表1に示す通りである。
実施例1115
半田層18の組成を変更する以外は、上記した実施例1〜と同様にして試料を作製し、後述する特性評価に供した。実施例1115における半田層18の組成は表1に示す通りである。
実施例1619
空孔抑制層20の構成材料および厚さを変更する以外は、上記した実施例1〜と同様にして試料を作製し、後述する特性評価に供した。実施例1619における空孔抑制層20の構成材料および厚さは表1に示す通りである。
比較例1〜3
空孔抑制層20の形成を省略する以外は、上記した実施例1〜と同様にして試料を作製し、後述する特性評価に供した。なお、比較例1は半田層18に70質量%Au−30質量%Sn組成の合金を適用した例である。比較例2は半田層18に82質量%Au−18質量%Sn組成の合金を適用した例である。比較例3は半田層18に95質量%Sn−5質量%Ag組成の合金を適用した例である。
Figure 0005417505
上述した実施例1〜19、参考例1、および比較例1〜3の各セラミックス配線基板(表1に構成を示す各試料)について、接続部内部の空孔の有無、半導体素子との密着性を以下のようにして測定、評価した。各例の評価結果を表2に示す。
[接続部内部の空孔の有無]
Au−Sn半田合金層を有する例については、330〜350℃程度の温度に保持したヒータブロック上に各配線基板を置き、約5秒後に配線基板上にSiチップを載置して接合した。Ag−Sn半田合金層を有する例では250〜260℃程度の温度に加熱し、Cu−Sn半田合金層を有する例では240〜260℃程度の温度に加熱して、それぞれSiチップを接合した。Siチップは配線基板との接合面に厚さ0.05μmのTi膜、厚さ0.1μmのPt膜、厚さ1.0μmのAu膜が順に被着形成されたものであり、その形状は0.9mm×0.3mm×高さ0.4mmとした。Siチップの搭載は各例に対してそれぞれ4個の配線基板について実施した。
このようにしてSiチップを搭載した配線基板を冷却した後、Siチップおよび配線基板を接合面に対して垂直に切断、研磨し、断面方向からの電子顕微鏡観察により接合層内部の空孔の有無を評価した。接合層内部の空孔の有無の判定は、全ての観察試料で空孔が見られないものを○、観察試料4個のうち1個以上の試料に1/3以下の長さの断面で空孔が観察されたものを△、1個以上のサンプルで1/3以上の長さの断面に空孔が観察されたものを×、4個全ての観察試料の断面に空孔があるものを××とした。
[半導体素子との密着性]
上記した空孔の有無の評価と同様にして、各例の配線基板上にSiチップを搭載した後、Siチップの横方向から荷重を加えるシェアテストを行った。シェアテストは各例に対して6個ずつ実施した。シェアテストにおいて、密着性が良好な場合はSiチップ内部での破壊モードを示す。この際、Siの破壊強度は材料強度によるので、シェア強度の数値はばらつきが大きいものとなる。そこで、密着性の判断は一定の強度(当該サイズでは1200kgf)以上の値でSi破壊モードを示す場合に密着性が良好と判断し、全ての試料が良好なものを○、3〜5個の試料が良好なものを△、良好な試料が2個以下の場合を×とした。シェア強度の平均値と併せて評価結果を表2に示す。
Figure 0005417505
表2から明らかなように、各実施例の配線基板を用いた場合には接合層内部に空孔は認められず、その結果として半導体素子との密着性に優れることが分かる。なお、参考例1は空孔抑制層の厚さを10nmとしているため、接合層内部に若干の空孔が認められた。参考例1を含む各実施例の結果から、空孔抑制層の厚さは30〜500nmの範囲とすることが好ましいことが分かる。一方、空孔抑制層を適用していない比較例1〜3はいずれも空孔が生成しており、その結果として半導体素子との密着性に劣っている。
実施例21〜22
上記した実施例と同様にして、窒化アルミニウム基板11上に厚さ0.1μmのTi膜からなる下地金属層15、厚さ0.2μmのPt膜からなる第1の拡散防止層16、主導体層として厚さ0.5μmの第1のAu層17を順に積層した。次いで、主導体層としての第1のAu層17上に、真空蒸着法により厚さ0.1μmのPt膜からなる第2の拡散防止層19、厚さ100nmのAu膜からなる空孔抑制層20、厚さ2μmの65質量%Au−35質量%Sn組成のSn合金膜からなる半田層18を順に形成した。
この際、第2の拡散防止層19の形状は半田層18の端部から所定の長さだけはみ出すようにした。第2の拡散防止層19の半田層18に対するはみ出し量は、実施例21は10μm、実施例22は50μmとした。このような各試料を2mm×2mmとなるようにダイシングした後、それぞれ前記した実施例と同様にして特性を測定、評価した。さらに、半田層の完全溶融時間および濡れ広がり状態を以下のようにして測定、評価した。各例の評価結果を表3に示す。半田層の評価は上記した比較例1に対しても実施した。
[半田層の完全溶融時間]
上記した空孔の有無評価と同様にして、各例の配線基板をヒータブロック上に置き、表面に酸化膜ができないように不活性ガスを吹き付けながら、半田層表面の光沢変化を約60秒間観察することによって、半田層の溶融性(濡れ性)を評価した。これは半田層の融点が保持温度より上昇した場合には高融点相が析出し、表面光沢が弱くなる現象を利用したものである。半田層の完全溶融時間の判定は表面光沢が維持された時間で評価した。
[半田層の濡れ広がり状態]
上記した半田層の完全溶融時間試験を実施した各試料について、金属顕微鏡(100倍)で半田層の濡れ広がり状態を観察、評価した。半田層の濡れ広がり領域が第2の拡散防止層上のみである場合を○、半田層の濡れ広がり領域が第1のAu層上まではみ出した場合を×として評価した。
Figure 0005417505
表3から明らかなように、第2の拡散防止層19の形状を半田層18の端部からはみ出した形状とすることによって、半田層18の第1のAu層との反応に基づく融点上昇を抑制することができる。これによって、半導体素子の密着性をより再現性よく高めることが可能となる。
本発明のセラミックス配線基板は、第2の拡散防止層とSn含有の半田層との間に空孔抑制層を介在させているため、空孔の発生による半導体素子の接合強度の低下や動作電流の上昇を抑制することができる。このようなセラミックス配線基板は、半導体素子の搭載用基板として有用である。さらに、本発明のセラミックス配線基板を用いることによって、信頼性や動作特性に優れる半導体装置を再現性よく提供することができる。
10…セラミックス配線基板、11…セラミックス基板、12…配線層、13…配線部、14…接続部、15…下地金属層、16…第1の拡散防止層、17…第1のAu層、18…半田層、19…第2の拡散防止層、20…空孔抑制層、30…レーザダイオード、31,32…発光素子部、34,35…個別電極、36…共通電極。

Claims (3)

  1. セラミックス配線基板と、前記セラミックス配線基板上に電気的および機械的に接続された半導体素子とを具備する半導体装置であって、
    前記セラミックス配線基板は、
    窒化アルミニウム質焼結体製セラミックス基板と、
    前記セラミックス基板の表面に順に積層された下地金属層、第1の拡散防止層および第1のAu層を有する配線部と、前記配線部上に形成され、順に積層された第2の拡散防止層、空孔抑制層および少なくともSnを15〜99.3質量%含むSn合金半田層を有する接続部とを備える配線層と
    を具備し、
    前記下地金属層はTiからなり、
    前記第1および第2の拡散防止層は、Ptまたはこれを基とする合金からなり、前記第1の拡散防止層は0.1μm以上0.4μm以下の範囲の厚さを有し、前記第2の拡散防止層は0.05μm以上1μm以下の範囲の厚さを有し、かつ前記第2の拡散防止層はその外周部が前記半田層の端部から1μm以上100μm以下の範囲ではみ出した形状であり、
    前記空孔抑制層は、AuまたはAuを85質量%以上含むAu−Sn合金からなり、30nm以上500nm以下の範囲の厚さを有し、
    前記半田層はAu、Ag、Al、Bi、およびCuから選ばれる少なくとも1種を含むSn合金からなり、かつ1μm以上5μm以下の範囲の厚さを有し、
    前記半導体素子は前記半田層からなる接合層を介して前記セラミックス配線基板に接続され、前記接合層の内部には空孔が無く、かつ前記半導体素子の接合強度は1428kgf以上であることを特徴とする半導体装置
  2. 請求項1記載の半導体装置において、
    前記接続部は、さらに前記半田層上に形成された第3のAu層を有することを特徴とする半導体装置
  3. 請求項1または2記載の半導体装置において、
    前記半導体素子は光半導体素子であることを特徴とする半導体装置。
JP2012193144A 2005-02-07 2012-09-03 半導体装置 Active JP5417505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012193144A JP5417505B2 (ja) 2005-02-07 2012-09-03 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005030092 2005-02-07
JP2005030092 2005-02-07
JP2012193144A JP5417505B2 (ja) 2005-02-07 2012-09-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007501552A Division JP5166017B2 (ja) 2005-02-07 2006-01-30 セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013016838A JP2013016838A (ja) 2013-01-24
JP5417505B2 true JP5417505B2 (ja) 2014-02-19

Family

ID=36777154

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007501552A Active JP5166017B2 (ja) 2005-02-07 2006-01-30 セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法
JP2012193144A Active JP5417505B2 (ja) 2005-02-07 2012-09-03 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007501552A Active JP5166017B2 (ja) 2005-02-07 2006-01-30 セラミックス配線基板の製造方法、およびそれを用いた半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7795732B2 (ja)
JP (2) JP5166017B2 (ja)
TW (1) TW200637441A (ja)
WO (1) WO2006082770A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026839A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
TWI436382B (zh) * 2009-04-02 2014-05-01 Nat Univ Tsing Hua 應用磁力控制可活動式電感器的方法及其裝置
CN103140026B (zh) * 2013-02-04 2015-12-02 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
DE102015108668B4 (de) * 2015-06-02 2018-07-26 Rogers Germany Gmbh Verfahren zur Herstellung eines Verbundmaterials
TWI638433B (zh) * 2017-10-24 2018-10-11 英屬維京群島商艾格生科技股份有限公司 元件次黏著載具及其製造方法
JP7181843B2 (ja) * 2019-07-30 2022-12-01 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
CN113905531B (zh) * 2021-12-10 2022-03-01 四川英创力电子科技股份有限公司 一种印制电路板线路制作方法
WO2024219268A1 (ja) * 2023-04-18 2024-10-24 京セラ株式会社 基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
JP3190718B2 (ja) * 1992-01-14 2001-07-23 株式会社東芝 半導体レーザ用サブマウント
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
JP3377553B2 (ja) 1993-05-13 2003-02-17 三菱電機株式会社 半導体レーザ装置
JP3410655B2 (ja) * 1998-03-30 2003-05-26 シャープ株式会社 半導体レーザ装置の製造方法
JP2000288770A (ja) 1999-03-31 2000-10-17 Kyocera Corp AuSn多層ハンダ
US6590913B1 (en) * 1999-05-14 2003-07-08 Triquint Technology Holding Co. Barrier layer and method of making the same
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2002252316A (ja) 2001-02-26 2002-09-06 Kyocera Corp 配線基板
JP3779218B2 (ja) * 2002-02-18 2006-05-24 住友電気工業株式会社 サブマウントおよび半導体装置
JP3912130B2 (ja) * 2002-02-18 2007-05-09 住友電気工業株式会社 サブマウント
JP3982284B2 (ja) * 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置

Also Published As

Publication number Publication date
WO2006082770A1 (ja) 2006-08-10
JPWO2006082770A1 (ja) 2008-06-26
US20090050920A1 (en) 2009-02-26
US7795732B2 (en) 2010-09-14
JP5166017B2 (ja) 2013-03-21
TWI312647B (ja) 2009-07-21
TW200637441A (en) 2006-10-16
JP2013016838A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
JP5417505B2 (ja) 半導体装置
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP5688412B2 (ja) 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法
WO2004015756A1 (ja) サブマウントおよび半導体装置
JP4814503B2 (ja) 半導体素子とその製造方法、及び電子部品ユニット
TWI440068B (zh) 基材接合方法以及半導體元件
JP2002134822A (ja) 半導体発光装置およびその製造方法
KR100564113B1 (ko) 열확산 모듈의 제조 방법 및 열확산 모듈
JP2022050511A (ja) 半導体チップを基板の上に固定する方法および電子構成素子
JP5122098B2 (ja) メタライズ基板、半導体装置
KR20040014475A (ko) 소자 접합용 기판 및 그 제조 방법
JP3912130B2 (ja) サブマウント
JP4537877B2 (ja) セラミックス配線基板とそれを用いた半導体装置
JP3779218B2 (ja) サブマウントおよび半導体装置
JP2023527668A (ja) キャリア基板およびキャリア基板の製造方法
JP2002124524A (ja) 配線基板
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP5693610B2 (ja) 電子デバイスの製造方法および該方法により製造された電子デバイス
JP6116857B2 (ja) Au系はんだダイアタッチメント半導体装置及びその製造方法
CN110352502B (zh) 用于将半导体芯片固定在导线框架上的方法和电子器件
JP7223772B2 (ja) 電子部品の接合方法および接合構造体
JP2003258356A (ja) サブマウント
JP2002252316A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5417505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150