KR20040014475A - 소자 접합용 기판 및 그 제조 방법 - Google Patents

소자 접합용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20040014475A
KR20040014475A KR10-2003-7012335A KR20037012335A KR20040014475A KR 20040014475 A KR20040014475 A KR 20040014475A KR 20037012335 A KR20037012335 A KR 20037012335A KR 20040014475 A KR20040014475 A KR 20040014475A
Authority
KR
South Korea
Prior art keywords
substrate
layer
solder
metal
gold
Prior art date
Application number
KR10-2003-7012335A
Other languages
English (en)
Inventor
요코야마히로키
Original Assignee
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도꾸야마 filed Critical 가부시끼가이샤 도꾸야마
Publication of KR20040014475A publication Critical patent/KR20040014475A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 질화 알루미늄 등의 기판 상에 형성된 금전극에, 금함유량 20중량% 미만의 Au-Sn계 땜납과 같은 저융점인 연질 땜납 금속을 사용하여 저온에서 납땜을 행하여, 고접합 강도로 소자를 접합하는 방법을 제공한다.
본 발명에서는, 표면에 금전극층이 형성되어 되는 기판의 그 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층을 형성하고, 그 금속층 상에 금함유량 20중량% 미만의 Au-Sn계 땜납과 같은 저융점인 연질 땜납으로 되는 층을 형성한 소자 접합용 기판을 사용하고, 전극을 갖는 소자를 그 전극이 상기 소자 접합용 기판의 땜납층에 접촉하도록 올려놓은 뒤에 리플로우 납땜한다.

Description

소자 접합용 기판 및 그 제조 방법{SUBSTRATE FOR USE IN JOINING ELEMENT}
근년, 휴대 전화나 광통신 등의 보급에 따라 고주파대 영역에서 작동하는 고출력·고소비 전력의 GaAs계 FET, Si-Ge계 HBT, Si계 MOSFET 또는 GaN계 레이져 다이오드 등의 반도체 소자의 실장용 기판으로서, 세라믹스 기판이 고주파의 유전 손실이 적기 때문에 사용되고 있다. 이 세라믹스 기판 중에서도 질화 알루미늄 소결체 기판은 열전도율이 높고 열팽창 계수가 반도체 소자에 가까우므로 특히 주목받고 있다.
통상, 질화 알루미늄 소결체 등의 세라믹스 기판 상에 소자를 접합하는 경우에는, 메탈라이제이션에 의해 세라믹스 기판에 강고하게 접합한 제1 및 제２ 하지 금속층을 형성한 뒤, 그 하지 금속층 상에 금(金)전극을 형성하여, 그 금전극에 소자를 납땜하는 것이 일반적이다(일본 특개평7-94786호 공보, 일본 특개평 10-242327호 공보 및 일본 특개2000-288770호 공보 참조). 또한, 그 때에 사용하는 땜납으로는 금의 함유량이 약 80중량%인 조성에서의 융점이 280℃인 Au-Sn계 땜납(이하, 「금 리치(gold-rich) Au-Sn계 땜납」이라고도 한다. 영률(young'smodulus) 59.2GPa(25℃에서))가 일반적으로 사용되고 있다. 또한, 상기의 금 리치 Au-Sn계 땜납을 사용한 납땜 방법으로는, 소자의 탑재 위치를 정밀하게 제어할 수 있고, 자동화도 용이한 관점에서, 미리 기판에 공급된 땜납을 녹여 접합하는 리플로우법이 적합하게 채용되고 있다.
그 때문에, 소자를 접합하는 기판으로는 기판 전극층 상의 소정의 위치에 땜납막을 미리 형성한 것이 사용되는 경우도 많다. 예를 들면, 상기 일본 특개 2000-288770호 공보에는, 세라믹스 기판상에 하지층/Ni 도금층/Au 도금층 등으로 되는 다층 전극을 형성하고, 그 전극상에「최하층이 Au 박막이고, Au 박막상에 확산 방지 금속층이 적층되고, 그 확산 방지 금속층 상에 Au층과 Sn층의 교호(交互)층을 갖는 다층 땜납」을 적층한 기판이 개시되어 있고, 그 기판에는 Au 전극을 갖는 반도체 소자를 충분한 접합 강도로 접합할 수 있는 것으로 나타나 있다. 그 공보에서는, 상기 다층 땜납으로는, 전체의 Au와 Sn의 중량비가 용융 시에 금 리치Au-Sn계 땜납의 조성과 동일하게 되도록 Au/Sn로 70/30∼76/24로 되는 중량비로 Au층과 Sn층이 적층된 것이 적합한 것으로 설명되어 있다. 또한, 상기 확산 방지 금속층은 Au 도금층 등의 도금 시에 혼입한 도금액에 기인하는 보이드나 불순물의 확산을 방지하는 동시에 그 층상의 Au Sn 다층 땜납이 하지의 Au 도금층을 용식(溶食)함을 방지하는 것이고, 그 층을 구성하는 금속으로는 백금족 원소, 특히 Pt가 적합한 것으로 설명되어 있다.
그런데 근년, 반도체 소자에서는, 기록 밀도나 데이터의 전송 거리를 향상시키기 위해서 고출력화가 되게 되어, 사용 시에 소자로부터 발생하는 열량도 증대하고 있다. 이러한 발열량의 증대는 사용 시의 온도 변화의 증대를 의미하고, 기판과 소자의 열팽창 계수차에 기인하는 응력에 의해 접합부의 파괴가 야기되는 문제가 생긴다. 이러한 문제를 해결하기 위한 방법으로서, (1)보다 저융점의 땜납을 사용하여 저온 접합을 행하고, 납땜 후에 실온까지 냉각했을 때에 소자와 기판의 접합 부위에 잔류하는 응력을 가능한 한 작게 하는 방법, 및 (2)사용 시의 온도 변화에 기인하여 접합 부위에 발생하는 응력을 완화하는 능력을 가진 연질 땜납(소프트 땜납)을 사용하는 방법 등이 제안되어 있다.
상기(1) 및 (2) 방법은 저융점이며 또한 연질 땜납, 예를 들면 Au-Sn계 합금에서 주석의 함유량이 80중량%을 넘고 또한 그 융점이 280℃ 미만인 저융점의 합금으로 되는 땜납(이하, 「주석 리치 Au-Sn계 땜납」이라고도 함)을 사용함으로써 실현할 수 있는 것으로 생각된다. 그러나, 실제로 기판상에 형성된 금전극층 상에 주석 리치 Au-Sn계 땜납으로 되는 층을 형성하여 소자의 납땜을 행한 결과, 땜납의 융점이 상승하거나 땜납의 용융 특성이 악화되거나 함이 밝혀졌다. 이러한 현상이 일어난 원인은 도 1에 나타내는 Au-Sn 합금 상태도(출전: 「금속 임시 증간호 실용 이원 합금 상태도집」, 주식회사 아그네, 1992년 10월 10일 발행, 제92페이지)로부터 이해할 수 있는 바와 같이, 주석 리치 Au-Sn계 땜납층의 막형성 중 또는 막형성 후의 보존 중에 금전극층 중의 금 원자가 그 땜납층 중에 확산하여, 융점이 높은 조성으로 변화하는 동시에 금전극과 땜납의 계면 근방에, AuSn2이나 AuSn4이라는 취약한 성질을 나타내는 금속간 화합물이 형성되었기 때문인 것으로 생각된다.
본 발명자는 상기한 바와 같은 금의 확산(바꿔말하면 주석 리치 Au-Sn계 땜납에 의한 금의 용식)은 상기의 일본 특개2000-288770호 공보에 개시되어 있는 것과 같은 확산 방지 금속층(이하, 금속 배리어층이라고도 함)을 마련함으로써 방지할 수 있는 것으로 생각하여, 금전극층 상에 두께 2㎛의 Pt로 되는 금속 배리어층을 마련하고, 그 위에 주석 리치 Au-Sn계 땜납막층을 형성하여, 금전극을 갖는 소자의 납땜을 행해 보았다. 그 결과, 융점 상승은 개선되고, 땜납의 용융 특성도 향상함이 확인되었지만, 접합 강도가 낮은 문제가 있음이 판명되었다. 즉, 접합 강도를 다이 쉐어 테스터에 의해 측정한 결과, 금속 배리어층과 땜납층의 사이에서 박리가 일어나 버려, 다이 쉐어 강도의 평균도 1.4kgf/㎟로 낮음이 판명되었다.
본 발명은 소자를 접합, 고정하기 위한 기판 및 그 제조 방법에 관한 것이다.
도 1은 Au-Sn 합금 상태도.
도 2는 본 발명의 소자 접합용 기판의 대표적인 단면도.
도면 중의 각 기호는 다음 의미를 갖는다.
100 : 소자 접합용 기판
200 : 표면에 금전극층이 형성되어 되는 기판
201 : 질화 알루미늄 소결체 기판
202 : Ti를 주성분으로 하는 제1 하지층
203 : Pt를 주성분으로 하는 제２ 하지층
204 : 금 전극층
300 : 배리어층
400 : Sn 또는 In를 주성분으로서 함유하고 또한 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층
[발명의 바람직한 실시의 형태]
본 발명의 소자 접합용 기판은 표면에 금전극층이 형성되어 되는 기판의 그 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층이 적층된 적층 구조를 갖는다. 여기서, 소자라 함은 다른 전기적인 배선에 직접 접속할 수 있는 단자를 갖는 저항이나 커패시터 등의 전자 부품 및 반도체 소자를 의미한다.
본 발명의 소자 접합용 기판에 사용하는 「표면에 금전극층이 형성되어 되는 기판」은 그 표면의 일부 또는 전면에 전극으로서 기능하는 금으로 되는 층이 형성된 기판이면 특별히 한정되지 않는다. 반도체 소자를 접합하여 사용했을 때의 고주파의 유전손실이 적은 관점에서, 질화 알루미늄, 알루미나, SiC, Si 등의 세라믹스 기판 상에 메탈라이제이션에 의해 금전극을 형성한 메탈라이즈 기판을 사용하는 것이 적합하다. 또한, 이들 메탈라이즈 기판에서는, 상기한 바와 같이 금전극층은 세라믹스 기판에 강고하게 접합한 하지 금속층 상에 직접 또는 간접적으로 형성되는 것이 일반적이고, 예를 들면, 알루미나 기판에서는 알루미나 그린 시트상에 텅스텐 또는 몰리브덴 등의 고융점 금속 페이스트로 되는 전극 패턴을 인쇄하고, 그 패턴을 그린 시트와 동시 소결한 뒤에, 필요에 따라서 고융점 금속층상에 니켈층을 형성하고, 그 위에 금전극을 더 형성한 것을 적합하게 사용할 수 있다. 또한, 질화 알루미늄을 주성분으로 하는 세라믹스 기판에서는, 질화 알루미늄 분말에 소결조제를 첨가하여 성형한 뒤에 소결한 기판의 표면에 스패터링법 등에 의해 기본적으로 전극 패턴과 동일한 형상의 티탄을 주성분으로 하는 금속층(제1 하지층)을 형성한 뒤에 그 제1 하지층 상에 마찬가지로 스패터링법 등에 의해 백금을 주성분으로 하는 제２ 하지층을 형성하고, 그 위에 스패터링법 등에 의해 금전극층을 더 형성하여 얻은 메탈라이즈 기판을 적합하게 사용할 수 있다. 본 발명의 소자 접합용 기판에서는, 소자를 접합하여 사용했을 때에 발생하는 열을 방열하는 방열 특성이 양호한 관점에서, 상기와 같이 하여 얻어지는 질화 알루미늄계 메탈라이즈 기판을 사용하는 것이 특히 적합하다.
본 발명의 소자 접합용 기판은 상기 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층을 형성할 필요가 있다. 이러한 금속층을 형성함으로써, 그 층 상에 주석 리치 Au-Sn계 땜납 등의 저융점인 연질 땜납 층을 형성하여 납땜을 행한 경우에, 저온에서 고접합 강도의 납땜을 행할 수 있게 된다. 그 금속층은 상기한 금속 배리어층과 동일한 작용을 하는 것으로 생각되지만(따라서, 이하 그 금속층을 단지 배리어층이라고도 함.), 금속배리어층용의 금속으로서 가장 일반적인 백금을 사용한 경우에는, 사용하는 땜납 금속의 종류와의 관계에서 고강도의 접합을 행할 수 없다. 그 배리어층의 두께는 특별히 한정되지 않지만, 성능대 가격비의 관점에서, 0.2∼5㎛, 특히 1∼3㎛인 것이 적합하다. 그 층의 두께가 0.2㎛미만이면 효과가 낮고, 또한 5㎛이상으로 해도 그 효과는 1∼3㎛일 때와 거의 변화가 없다.
상기 금속층(배리어층)은 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 것이면 특별히 한정되지 않고, 단일 금속종으로 이루어지는 것이어도 좋고, 또한, 복수의 금속종으로 이루어지는 합금 또는 금속간 화합물 또는 고용체(固溶體)여도 좋으나, 효과의 관점에서는 Ag로 되는 것이 가장 적합하다. 또한, 배리어층은 금전극층의 전면을 덮을 필요는 없지만, 금전극층의 소자가 접합되는 부분 또는 땜납과 접촉하는 부분은 적어도 배리어층으로 덮혀져 있는 것이 적합하다. 상기 금전극층상에 배리어층을 형성하는 방법은 특별히 한정되지 않고, 예를 들면, 스패터링법, 이온 플레이팅법, 증착법, CVD법, 도금법에 의해 적합하게 행할 수 있다.
본 발명의 소자 접합용 기판은 금전극층 상에 상기 배리어층을 형성한 상태로, 납땜 시에 땜납을 공급하여 소자와 접합할 수도 있지만, 소정의 위치에 정밀도 좋게 소자를 접합하기 위해서, 배리어층 상, 바람직하게는 소자의 접합 예정 부위에만 땜납 층을 형성해 두는 것이 적합하다. 이러한 태양의 기판(이하, 단지 땜납 부착 기판이라고도 함.)으로 함으로써, 소자의 탑재 위치를 정밀하게 제어할 수 있어, 자동화도 용이한 리플로우 납땜을 용이하게 행할 수 있게 된다. 이 때, 배리어층 상에 형성하는 땜납층용의 땜납은 특별히 한정되지 않지만, 상기 배리어층의 효과가 특히 높고, 그 자체가 비교적 부드러워 저온에서 납땜할 수 있으므로, Sn 또는 In를 주성분으로 함유하고 또한 금의 함유량이 20중량% 미만, 특히 10중량% 미만인 금속으로 구성되는 땜납을 사용하는 것이 적합하다.
이러한 땜납을 구체적으로 예시하면, 상기한 주석 리치 Au-Sn계 땜납, Sn 100% 땜납, Sn-Ag 땜납, Sn-Pb 땜납, Sn-Bi 땜납, Sn-Sb 땜납, Sn-In 땜납, In 100% 땜납, In-Au 땜납(단, 금 함유량이 20중량% 미만인 것), In-Ag 땜납, In-Bi 땜납, In-Sb 땜납, In-Zn 땜납 및 이들을 임의로 조합한 땜납 등을 예시할 수 있다.
이들 중에서도, 소자와 접합한 뒤의 다이 쉐어 시험의 접합 강도가 가장 높은 이유에서, Au-Sn계 땜납을 특히 적합하게 사용할 수 있다. 또한, 본 발명에서는, 상기한 것과 같은 Sn 또는 In를 주성분으로 함유하고 또한 금의 함유량이 20중량% 미만인 금속으로 구성되는 땜납 중에서도, 상기한 것과 같은 소자를 접합하여 사용했을 때의 온도 변화에 의한 접합 부위의 파괴가 일어나기 어려운 관점에서,융점 280℃ 미만, 특히 235℃ 이하에서 또한 영률이 50GPa 미만(25℃에서)의 금속으로 되는 땜납을 사용하는 것이 가장 적합하다.
본 발명의 땜납 부착 기판에서의 상기 땜납층은 단일 조성의 금속으로 되는 1층으로 구성되어 있어도 좋고, 또한, 각 층이 용융하여 혼합했을 때에 상기한 바와 같은 조건을 만족하는 조성으로 되도록, 다른 조성의 금속으로 되는 복수의 층의 적층체로 구성되어 있어도 좋다. 그 땜납층 전체의 두께는 1∼10㎛, 특히 2∼6㎛로 하는 것이 적합하다. 그 층의 두께가 1㎛미만에서는 땜납의 절대량이 적기 때문에 충분한 접합 강도가 얻어지지 않는 경향이 있고, 역으로 1O㎛를 넘는 두께로 했을 때는 땜납양이 너무 많기 때문에 접합 후에 땜납이 소자의 측면이나 상면(반도체 소자에서는 발광면으로도 됨)을 가리는 단점이 생기는 경우가 있다. 상기 배리어층 상에 상기와 같은 땜납으로 되는 층을 형성하는 방법은 특별히 한정되지 않으며, 예를 들면, 스패터링법, 이온 플레이팅법, 증착법, CVD법, 도금법에 의해 적합하게 행할 수 있다.
본 발명의 소자 접합용 기판에 반도체 소자 등의 소자를 접합하는 방법은 특별히 한정되지 않고, 공지의 납땜법을 한정없이 채용할 수 있지만, 정밀도 좋은 접합을 효율적으로 행할 수 있는 이유에서, 땜납 부착 기판인 본 발명의 소자 접합용 기판의 땜납층 상에 전극을 갖는 소자를 그 전극이 상기 땜납층에 접촉하도록 올려놓은 뒤에 리플로우 납땜하는 것이 적합하다. 또한, 리플로우 납땜(리플로우 솔더링)이라 함은 기판의 소정의 랜드 상, 또는 부품 전극, 또는 그 양쪽에 미리 땜납을 공급해두고, 부품을 기판 상의 소정의 위치에 고정한 뒤에, 땜납을 녹여(플로우시켜), 부품과 기판의 접합을 행하는 방법이다. 상기 방법에서, 땜납을 리플로우시키는 방법은 특별히 한정되지 않고 리플로우 컨베이어를 이용하는 방법, 열판을 사용하는 방법, 베이퍼(vapour) 리플로우법 등을 채용할 수 있다. 또한, 가열 온도나 가열 시간은 사용하는 땜납의 종류에 따라 적당히 결정하면 좋지만, 본 발명의 소자 접합용 기판을 사용한 경우에는, 사용한 땜납의 특성이 손상되지 않기 때문에, 예를 들면 주석 리치 Au-Sn계 땜납을 사용한 경우에는, 280℃ 미만의 저온에서 양호한 납땜을 행할 수 있다.
또한, 납땜하는 소자는, 땜납에 의해 접합 가능한 금속으로 구성되는 전극을 갖는 것이면 특별히 한정되지 않는다. 일반적인 반도체 소자에서는, 상기 전극은 금으로 구성되어 있는 것이 많다. 이러한 금전극을 갖는 소자를 납땜할 때에는, 금전극의 금 원자가 땜납에 확산하는 것으로 생각되지만, 후술하는 실시예에 나타내는 바와 같이, 금전극을 갖는 소자를 납땜한 경우에도 높은 접합 강도를 얻을 수 있으므로, 이 때에 일어나는 확산은 접합 강도에 중대한 영향을 미치지 않는 것으로 생각된다. 그러나, 이러한 금 원자의 확산을 보다 양호하게 방지하기 위해서는 땜납과 접촉하는 소자의 전극 표면을 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속, 특히 Ag로 피복해 두는 것이 적합하다.
[발명의 개시]
본 발명의 목적은, 땜납을 고접합 강도로 접합가능한, 금전극층을 표면에 갖는 소자 접합용 기판을 제공하는 것이다.
또한, 본 발명 다른 목적은 주석 리치 Au-Sn계 땜납과 같은 저융점인 연질 땜납을 사용하여, 저온에서의 소자의 납땜이 가능한, 금전극층을 표면에 갖는 소자 접합용 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 땜납을 고접합 강도로 접합 가능한, 금전극층을 표면에 갖는 소자 접합용 기판의 제조 방법을 제공하는 것이다.
본 발명 다른 목적은, 이하의 설명으로부터 명백해진다.
본 발명자는 상기 과제를 해결하고자 예의 검토를 행하였다. 그 결과, 표면에 금전극층이 형성되어 되는 기판의 그 금전극층 상에 특정 금속으로 되는 금속 배리어층을 마련한 기판으로 하고, 그 기판을 사용하여 주석 리치 Au-Sn계 땜납에 의해 소자의 납땜을 행한 결과, 저온에서 납땜을 행할 수 있고, 또한, 그 때의 접합 강도는 높다는 지견을 얻었다. 그래서, 그 지견에 근거하여 더 검토를 행한 결과, 이러한 효과는 주석 리치 Au-Sn계 땜납을 사용했을 때에 한정되지 않고, 금의 함유량이 20중량% 미만인 In계 땜납을 사용한 경우에도 발현함을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본원 제1 발명은, 표면에 금전극층이 형성되어 되는 기판의 그 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층이 적층된 적층 구조를 가짐을 특징으로 하는 소자 접합용 기판이다.
본 발명의 소자 접합용 기판은 주석 리치 Au-Sn계 땜납 등의 Sn 또는 In을 주성분으로 함유하고 또한 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층을 사용하여, 소자를 고접합 강도로 접합할 수 있는 특징을 갖는다. 상기 본 발명의 소자 접합용 기판 중에서도, 표면에 금전극층이 형성되어 되는 기판으로서, 질화 알루미늄을 주성분으로 하는 세라믹스 기판 상에, Ti를 주성분으로 하는 제1 하지층, Pt를 주성분으로 하는 제２ 하지층, 및 금으로 되는 전극층이 이 순서로 적층된 메탈라이즈 기판을 사용한 것은, 소자를 접합하여 사용했을 때의 고주파의 유전 손실이 적을 뿐만이 아니라, 그 때에 발생하는 열을 방열하는 기능이 높은 특징을 갖는다.
또한, 상기 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택되는 적어도 1 종의금속으로 되는 금속층 상에, Sn 또는 In를 주성분으로 함유하고 또한 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층이 더 적층된 적층 구조를 갖는 소자 접합용 기판은, 리플로우 납땜에 적합하게 사용할 수 있다. 또한, 땜납층을 형성하는 금속이 Sn 또는 In를 주성분으로서 함유하고, 금의 함유량이 20중량% 미만이고, 25℃에서의 영률(young's modulus)이 50GPa 미만이고, 또한 융점이 280℃미만인 소자 접합용 기판은, 소자를 접합하여 장기간 사용해도 접합면이 파괴되기 어려운 특징을 갖는다.
또한, 본원 제２ 발명은, 표면에 금전극층이 접합되어 되는 기판의 그 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층을 형성하는 것을 특징으로 하는 소자 접합용 기판의 제조 방법이다. 이 제조 방법에서는 형성된 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층 상에, Sn 또는 In를 주성분으로 함유하고 또한 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층을 형성함으로써, 상기 리플로우 납땜에 적합하게 사용할 수 있는 소자 접합용 기판을 제조할 수도 있다.
또한, 본원 제3 발명은 상기한 리플로우 납땜에 적합하게 사용할 수 있는 소자 접합용 기판의 땜납층 상에 전극을 갖는 소자를 그 전극이 상기 땜납층에 접촉하도록 올려놓은 뒤에 리플로우 납땜하는 것을 특징으로 하는 소자 접합 기판의 제조 방법이다. 상기의 제법에 의하면, 예를 들면 280℃미만의 저온 소자를 정밀도 좋게 효율적으로 납땜할 수 있다.
또한 본원 제４ 발명은, 상기 방법으로 제조한 소자 접합 기판이다. 본 출원의 제４ 발명의 소자 접합 기판은 장기간 안정하게 사용할 수 있다.
이하, 실시예 및 비교예를 들어 본 발명을 더 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1
도 2에 나타내는 바와 같은 구조의 소자 접합용 기판을, 이하와 같이 하여 제조하였다. 또한, 도 2는 본 발명의 대표적인 소자 접합용 기판(100)의 단면도이고, 질화 알루미늄 소결체 기판(201)상에, Ti를 주성분으로 하는 제1 하지층(202), 백금을 주성분으로 하는 제2 하지층(203), 및 금 전극층(204)이 차례로 적층된 기판(200)의 금전극층 상에, 은 등의 금속으로 이루어지는 배리어층(300) 및 Sn계 또는 In계로서 또한 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층(4OO)이 적층된 구조를 갖는다.
우선, 질화 알루미늄 소결체 기판(50.8mm×50.8mm×0.3mm (주)도꾸야마제)의 표면에 스패터링 장치를 사용하여 스패터링법에 의해 두께 0.06㎛의 Ti를 주성분으로 하는 제1 하지층, 두께 0.2㎛의 백금을 주성분으로 하는 제2 하지층 및 두께 0.6㎛의 금전극층을 순차적으로 형성하였다. 그 다음에, 진공 증착 장치를 사용하여 상기 금전극층 상에, 두께 2㎛의 Ag막으로 되는 배리어층을 형성하고, 이어서 타겟으로서 Au 및 Sn를 사용한 동시 증착법에 의해, 금함유량이 10중량%인 Au-Sn 합금(융점 217℃ 및 영률 45.0GPa (25℃에서))로 구성되는 두께 5㎛의 땜납층을 형성하여, 본 발명의 소자 접합용 기판을 제조하였다. 다음에, 이와 같이 하여 제조한 소자 접합용 기판의 땜납층 상에 Au 전극을 갖는 반도체 소자를 올려놓고, 다이 본더(bonder) 장치를 사용하여 250℃에서 30초 접합하여, 소자 접합 기판을 제조하였다.
마찬가지로 하여 10개의 소자 접합 기판을 제조하고, 다이 쉐어 테스터(IMADA사제)에 의해 접합 강도를 측정한 결과, 평균 접합 강도는 2.8kgf/㎟이고, 박리 모드는 전수(全數) 땜납내였다(각 층간에서의 박리는 없고, 땜납층이 파괴되어 박리해 있었다.).
실시예 2
타겟으로서 In(융점 156℃, 영률 12.7GPa(25℃에서))를 사용한 증착법에 의해 두께 5㎛의 땜납층을 형성한 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판을 제조하고, 접합 온도를 210℃로 하는 것 외에는 실시예 1과 동일하게 하여 소자 접합 기판을 제조하였다. 마찬가지로 하여 10개의 소자 접합 기판을 제조하고, 실시예 1과 동일하게 하여 접합 강도를 측정한 결과, 평균 접합 강도는 2.5kgf/㎟이고, 박리 모드는 전수(全數)땜납내였다.
실시예 3
실시예 1에서, 배리어층의 재질을 Ag에서 표 1에 나타내는 금속으로 바꾼 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판 및 소자 접합 기판을 제조하고, 실시예 1과 동일하게 하여 접합 강도를 측정하였다. 그 결과를 함께 표 1에 나타냈다.
실시예 4
실시예 1에서, 땜납층의 막두께를 표 1에 나타내는 막두께로 바꾼 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판 및 소자 접합 기판을 제조하고, 실시예 1과 동일하게 하여 접합 강도를 측정하였다. 그 결과를 함께 표 1에 나타냈다.
실시예 5
실시예 1에서, 배리어층의 막두께를 표 1에 나타내는 막두께로 바꾼 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판 및 소자 접합 기판을 제조하고, 실시예 1과 동일하게 하여 접합 강도를 측정하였다. 그 결과를 함께 표 1에 나타냈다.
비교예 1
실시예 1에서, 배리어층을 마련하지 않은 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판 및 소자 접합 기판을 제조하고, 접합 강도를 측정하였다. 그 결과를 함께 표 1에 나타냈다. 표 1에 나타내는 바와 같이, 배리어층을 마련하지 않은 경우에는, 평균 접합 강도는 0.8kgf/㎟였다.
비교예 2
실시예 1에서, 배리어층의 재질을 Ag에서 Pt로 바꾼 것 외에는 실시예 1과 동일하게 하여, 소자 접합용 기판 및 소자 접합 기판을 제조하고, 접합 강도를 측정하였다. 그 결과를 함께 표 1에 나타냈다. 표 1에 나타내는 바와 같이, 배리어층을 마련해도, 그 재질이 본 발명에서 특정하는 금속이 아닌 경우에는, 평균 접합 강도는 1.4kgf/㎟ 밖에 되지 않았다.
[표 1]
Au10-Sn: 금 함유량이 10중량%인 Au-Sn 합금
이상과 같이, 본 발명의 소자 접합용 기판을 사용함으로써, 표면에 금전극이 형성된 기판의 금전극상에, 주석 리치 Au-Sn계 땜납과 같은 융점이 낮은 연질 땜납을 사용하여 반도체 소자를 저온에서 고접합 강도로 납땜할 수 있게 된다. 또한, 이와 같이 하여 접합된 본 발명의 소자 접합 기판은 사용 시의 온도차가 커져도 접합 부위가 파괴되기 어려워 장기간 안정하게 사용할 수 있다. 특히 기판으로서 표면에 금전극이 형성된 질화 알루미늄을 주성분으로 하는 세라믹스 기판을 사용한 것은, 이러한 특장(特長)에 더하여 고주파의 유전손실이 적을 뿐만 아니라, 사용 시에 발생하는 열을 방열하는 방열 특성이 양호하다는 특장을 겸비하는 매우 뛰어난 소자 접합 기판이다.

Claims (9)

  1. 표면에 금전극층이 형성되어 되는 기판의 그 금전극층 상에 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층이 적층된 적층 구조를 갖는 것을 특징으로 하는 소자 접합용 기판.
  2. 제1항에 있어서,
    표면에 금전극층이 형성되어 되는 기판이 질화 알루미늄을 주성분으로 하는 세라믹스 기판 상에, Ti를 주성분으로 하는 제1 하지층, Pt를 주성분으로 하는 제2 하지층, 및 금으로 되는 전극층이 이 순서로 적층된 메탈라이즈 기판인 소자 접합용 기판.
  3. 제1항에 있어서,
    Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층의 두께가 0.2∼5㎛인 소자 접합용 기판.
  4. 제1항 또는 제2항에 있어서,
    Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층 상에, Sn 또는 In를 주성분으로서 함유하고 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층이 더 적층된 적층 구조를 갖는 소자 접합용 기판.
  5. 제4항에 있어서,
    땜납층을 형성하는 Sn 또는 In를 주성분으로서 함유하고 금의 함유량이 20중량% 미만인 금속이, 25℃에서의 영률이 50GPa미만이고 융점이 280℃ 미만의 금속인 소자 접합용 기판.
  6. 표면에 금전극층이 접합되어 되는 기판의 그 금전극층 상에, Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층을 형성함을 특징으로 하는 제1항 또는 제2항에 기재된 소자 접합용 기판의 제조 방법.
  7. 제6항에 있어서,
    형성된 Ag, Cu, Ni 및 Pb로 이루어지는 군에서 선택된 적어도 1종의 금속으로 되는 금속층 상에, 이어서 Sn 또는 In를 주성분으로서 함유하고 금의 함유량이 20중량% 미만인 금속으로 되는 땜납층을 형성하는 소자 접합용 기판의 제조 방법.
  8. 제4항 또는 제5항 기재의 소자 접합용 기판의 땜납층 상에, 전극을 갖는 소자를, 그 전극이 상기 땜납층에 접촉하도록 올려놓은 다음, 리플로우 납땜함을 특징으로 하는 소자 접합 기판의 제조 방법.
  9. 제8항 기재의 방법으로 제조된 소자 접합 기판.
KR10-2003-7012335A 2001-06-14 2002-05-29 소자 접합용 기판 및 그 제조 방법 KR20040014475A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001180365A JP2002373960A (ja) 2001-06-14 2001-06-14 素子接合用基板及びその製造方法
JPJP-P-2001-00180365 2001-06-14
PCT/JP2002/005202 WO2002103787A1 (fr) 2001-06-14 2002-05-29 Substrat utilise pour coller un element

Publications (1)

Publication Number Publication Date
KR20040014475A true KR20040014475A (ko) 2004-02-14

Family

ID=19020798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012335A KR20040014475A (ko) 2001-06-14 2002-05-29 소자 접합용 기판 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP2002373960A (ko)
KR (1) KR20040014475A (ko)
CN (1) CN1316605C (ko)
TW (1) TW548805B (ko)
WO (1) WO2002103787A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979944B2 (ja) * 2003-08-26 2012-07-18 株式会社トクヤマ 素子接合用基板、素子接合基板及びその製造方法
WO2005036705A1 (ja) * 2003-09-22 2005-04-21 Kabushiki Kaisha Toshiba 光半導体用基板
JP4644007B2 (ja) * 2004-03-24 2011-03-02 株式会社トクヤマ 素子接合用基板およびその製造方法
EP1737029A4 (en) * 2004-03-24 2011-03-30 Tokuyama Corp SUBSTRATE FOR COMPONENTS BONDING AND MANUFACTURING METHOD THEREFOR
JPWO2008081758A1 (ja) * 2006-12-28 2010-04-30 株式会社トクヤマ 窒化アルミニウムメタライズド基板の製造方法
JP2010103206A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
JP2011223035A (ja) * 2011-07-25 2011-11-04 Toshiba Corp 半導体装置
CN102560371A (zh) * 2011-12-31 2012-07-11 广东风华高新科技股份有限公司 一种金锡合金薄膜制备工艺
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
WO2014084080A1 (ja) * 2012-11-30 2014-06-05 千住金属工業株式会社 異種電極接合用積層はんだ材及び電子部品の異種電極の接合方法
JP6221690B2 (ja) * 2013-11-29 2017-11-01 日立金属株式会社 ろう材付き基材およびろう材付き基材の製造方法
CN107256829A (zh) * 2017-06-01 2017-10-17 合肥邦诺科技有限公司 一种利用薄膜技术制备氮化铝覆铜基板的方法
CN107256830A (zh) * 2017-06-01 2017-10-17 合肥邦诺科技有限公司 一种利用丝网印刷技术制备厚膜型氮化铝覆铜基板的方法
WO2021134239A1 (zh) * 2019-12-30 2021-07-08 重庆康佳光电技术研究院有限公司 一种发光器件及其制备方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500304B2 (ja) * 1998-04-23 2004-02-23 京セラ株式会社 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ
JP2001127375A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光半導体素子搭載用サブマウント

Also Published As

Publication number Publication date
WO2002103787A1 (fr) 2002-12-27
JP2002373960A (ja) 2002-12-26
CN1509499A (zh) 2004-06-30
CN1316605C (zh) 2007-05-16
TW548805B (en) 2003-08-21

Similar Documents

Publication Publication Date Title
KR100919170B1 (ko) 소자 접합용 기판 및 그 제조 방법
KR100940164B1 (ko) 서브마운트 및 반도체 장치
US5217922A (en) Method for forming a silicide layer and barrier layer on a semiconductor device rear surface
EP2224479A2 (en) Metal-ceramic composite substrate and method of its manufacture
KR20050061452A (ko) 서브 마운트 및 반도체 장치
KR20040014475A (ko) 소자 접합용 기판 및 그 제조 방법
KR20050116377A (ko) 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
KR100825354B1 (ko) 소자 접합용 기판, 소자 접합 기판 및 그 제조 방법
TWI312647B (ko)
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JPH08102570A (ja) セラミックス回路基板
JP4644007B2 (ja) 素子接合用基板およびその製造方法
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
KR20040094626A (ko) 땜납피막의 제조방법, 땜납피막을 구비한 히트싱크, 및반도체소자와 히트싱크의 접합체
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP2006100625A (ja) ハンダ層付き基板
JP2000340716A (ja) 配線基板
JP7398565B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2630303B2 (ja) 多層配線基板
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JP2000164996A (ja) セラミック配線基板
JP2515051Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application