KR20050061452A - 서브 마운트 및 반도체 장치 - Google Patents

서브 마운트 및 반도체 장치 Download PDF

Info

Publication number
KR20050061452A
KR20050061452A KR1020057002228A KR20057002228A KR20050061452A KR 20050061452 A KR20050061452 A KR 20050061452A KR 1020057002228 A KR1020057002228 A KR 1020057002228A KR 20057002228 A KR20057002228 A KR 20057002228A KR 20050061452 A KR20050061452 A KR 20050061452A
Authority
KR
South Korea
Prior art keywords
layer
solder
submount
film
solder layer
Prior art date
Application number
KR1020057002228A
Other languages
English (en)
Inventor
다까시 이시이
겐지로 히가끼
야스시 쯔즈끼
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050061452A publication Critical patent/KR20050061452A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 높은 접합 강도로 반도체 발광 소자를 부착할 수 있는 서브 마운트를 제공한다. 서브 마운트(3)는, 기판(4)과, 기판(4)의 주 표면(4f) 위에 형성된 땜납층(8)을 구비한다. 땜납층(8)의 밀도가 땜납층(8)을 구성하는 재질의 이론 밀도의 50% 이상 99.9% 이하이다. 땜납층(8)은, 금 주석 합금, 은 주석 합금 및 납 주석 합금으로 이루어진 군으로부터 선택된 적어도 1종을 포함한다. 용융 전의 땜납층(8)은, 기판(4) 위에 형성되고, Ag막(8b)과, Ag막(8b) 위에 형성된 Sn막(8a)을 갖는다. 서브 마운트(3)는 기판(4)과 땜납층(8) 사이에 형성된 Au막(6)을 더 구비한다.

Description

서브 마운트 및 반도체 장치{SUBMOUNT AND SEMICONDUCTOR DEVICE}
본 발명은, 서브 마운트 및 그것을 이용한 반도체 장치에 관한 것으로, 보다 특정적으로는, 반도체 발광 소자를 탑재하는 서브 마운트 및 이 서브 마운트를 이용한 반도체 장치에 관한 것이다. 또한, 본 발명의 「반도체 발광 소자」는, 예를 들면 레이저 다이오드나 발광 다이오드와 같은 것을 가리킨다.
종래, 반도체 발광 소자를 구비하는 반도체 장치가 알려져 있다. 이러한 반도체 장치의 일종은, 도 4에 도시한 바와 같이 서브 마운트(3)에 반도체 발광 소자를 탑재함으로써 제조된다. 도 4는 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다. 도 4를 참조하여, 종래의 반도체 장치의 제조 방법을 설명한다.
도 4에 도시한 바와 같이, 종래의 반도체 장치(1)의 제조 방법에는, 우선 반도체 발광 소자로서의 레이저 다이오드(2)를 탑재하기 위한 서브 마운트(3)를 준비한다. 서브 마운트는, 세라믹의 기판(4)과, 이 기판 위에 형성된 티탄(Ti)을 포함하는 막 및 백금(Pt)을 포함하는 막으로 이루어진 적층막(Ti/Pt 적층막(5))과, 이 적층막 위에 형성된 전극층으로서의 금(Au)막(6)과, 이 막 위에 형성된 백금(Pt)을 포함하는 땜납 배리어층(107)과, 이 배리어층 위에 형성된 금(Au) 주석(Sn)계 땜납을 포함하는 땜납층(108)으로 이루어진다. Ti/Pt 적층막, Au막, 땜납 배리어층 및 땜납층을 형성하는 방법은, 종래의 증착법, 스퍼터링법 혹은 도금법 등의 성막 방법 및 포토리소그래피법 혹은 메탈 마스크법 등의 패터닝 방법을 이용할 수 있다.
도 4에 도시한 바와 같은 서브 마운트를 준비한 후, 서브 마운트의 땜납을 가열 용융하여, 반도체 발광 소자로서의 레이저 다이오드를 땜납 위의 소정의 위치에 탑재한다(다이 본드 공정을 실시함). 이 후, 도시하지 않은 히트 싱크에 서브 마운트의 이면측을 땜납 등으로 접속·고정함으로써, 반도체 발광 소자를 구비하는 반도체 장치를 얻을 수 있다.
또한, 반도체 발광 소자의 다이 본드 공정에서, 가열에 의해서 발생하는 반도체 발광 소자의 손상을 저감하기 위해, 상기 금주석계 땜납보다 용융 온도가 낮은 납(Pb) 주석(Sn)계 땜납이나 은(Ag) 주석(Sn)계 땜납이, 땜납층으로서 이용되는 경우도 있다. 은 주석계 땜납을 이용한 경우, 동시에 납-프리화도 달성할 수 있다.
한편, 예를 들면 CD 장치나 DVD 장치의 기입 속도의 고속화나 레이저 가공기의 고출력화 등에 따른 반도체 발광 소자의 고출력화가 진행되고 있고, 이들에 이용되는 반도체 장치에는 보다 높은 실용 신뢰성이 필요하게 되어 있다. 그 실현을 위한 하나의 요망 사항으로서, 반도체 발광 소자와 서브 마운트의 높은 접합 강도가 있다.
<발명의 개시>
본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 반도체 발광 소자를 높은 강도로 접합하는 것이 가능한 서브 마운트 및 그 서브 마운트를 이용한 반도체 장치를 제공하는 것이다.
본 발명에 따른 서브 마운트는, 서브 마운트 기판과, 서브 마운트 기판의 주 표면 위에 형성된 땜납층을 구비한다. 용융 전의 땜납층의 밀도가 땜납층을 구성하는 재질의 이론 밀도의 50% 이상 99.9% 이하이다.
이와 같이 구성된 서브 마운트에서는, 용융 전의 땜납층의 밀도가, 땜납층을 구성하는 재질의 이론 밀도의 50% 이상 99.9% 이하이기 때문에, 땜납층의 밀도가 높다. 그 때문에, 땜납층 위에 탑재되는 반도체 발광 소자와 서브 마운트와의 접합 강도를 향상시킬 수 있다. 땜납층의 밀도가 이론 밀도의 50% 미만이면, 땜납층의 밀도가 작아지기 때문에, 접합 강도를 충분히 향상시킬 수 없다. 땜납층의 밀도를 이론 밀도의 99.9%보다 크게 하는 것은, 기술적으로 곤란하다.
바람직하게는, 땜납층은, 금 주석(AuSn) 합금, 은 주석(AgSn) 합금 및 납 주석(PbSn) 합금으로 이루어진 군으로부터 선택된 적어도 1종을 포함한다. 보다 바람직하게는, 땜납층은 은 주석계 땜납을 주성분으로 한다. 이 경우, 납-프리화를 실현할 수 있음과 함께, 반도체 발광 소자의 접합 온도를 낮게 설정할 수 있기 때문에, 가열에 의해서 발생하는 반도체 발광 소자의 손상을 저감할 수 있다.
바람직하게는, 용융 전의 땜납층은, 서브 마운트 기판 위에 형성되어, 은(Ag)을 주성분으로 하는 제1 층과, 제1 층 위에 형성되어, 주석(Sn)을 주성분으로 하는 제2 층을 갖는다. 제1 층으로서, 예를 들면 Ag막이 이용되며, 제2 층으로서, 예를 들면 Sn막이 이용된다.
바람직하게는, 서브 마운트는, 서브 마운트 기판과 땜납층 사이에 형성된 전극층을 더 구비한다.
바람직하게는, 전극층은 금을 포함한다.
바람직하게는, 서브 마운트는, 땜납층과 전극층 사이에 형성된 땜납 밀착층을 더 구비한다. 땜납 밀착층은, 땜납층 측에 형성되고, 금(Au), 백금(Pt), 팔라듐(Pd) 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 귀금속층과, 전극층 측에 형성되고 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb) 및 이들 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 천이 원소층을 포함한다. 이 경우, 땜납의 접합 강도를 한층 더 높일 수 있다.
천이 원소층은, 4A족 원소, 5A족 원소 또는 6A족 원소 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 층이어도 되고, 또한 조성이 상이한 복수의 층이 적층되어 있어도 된다.
접합 강도를 높이기 위해서, 그리고 가격면에서, 천이 원소층 및 귀금속층의 막 두께는 0을 초과하고 1㎛ 이하인 것이 바람직하다. 보다 바람직하게는, 천이 원소층의 막 두께는, 0.01㎛ 이상 0.2㎛ 이하이고, 귀금속층의 막 두께는, 0.01㎛ 이상 0.1㎛ 이하이다.
또한 바람직하게는, 서브 마운트는, 서브 마운트 기판과 땜납층 사이에 형성된 밀착층과 확산 방지층을 더 구비한다. 서브 마운트 기판의 주표면에 접촉하도록 밀착층이 형성되어 있고, 밀착층 위에 확산 방지층이 형성되어 있다.
바람직하게는, 밀착층은 티탄을 포함하며, 확산 방지층은 백금을 포함한다.
바람직하게는, 서브마운트 기판은 질화 알루미늄(AlN) 소결체 또는 알루미나(Al2O3) 소결체를 포함한다. 보다 바람직하게는, 서브 마운트 기판은 질화 알루미늄 소결체를 포함한다. 이 경우, 질화 알루미늄은 열전도율이 높기 때문에, 방열 특성이 우수한 서브 마운트를 얻을 수 있다. 또한, 서브 마운트 기판은, 탄화 규소(SiC) 소결체 또는 구리 텅스텐(CuW) 합금 또는 복합체를 포함하고 있어도 된다.
본 발명에 따른 반도체 장치는, 전술 중 어느 하나의 서브 마운트와, 서브 마운트의 땜납층 위에 탑재된 반도체 발광 소자를 구비한다.
이와 같이 구성된 반도체 장치에서는, 반도체 발광 소자를 높은 강도로 서브 마운트에 접합하는 것이 가능하여, 반도체 장치의 실용 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 형태 1에 따른 반도체 장치를 도시하는 단면 모식도.
도 2는 본 발명의 실시 형태 2에 따른 반도체 장치를 도시하는 단면 모식도.
도 3은 도 2에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.
도 4는 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.
<발명을 실시하기 위한 최량의 형태>
(실시 형태 1)
이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙여서 그 설명은 반복하지 않는다. 도 1은 본 발명의 실시 형태 1에 따른 반도체 장치를 도시하는 단면 모식도이다. 도 1에서 도시한 바와 같이, 반도체 장치(1)는 서브 마운트(3)와, 땜납층(8)에 의해 서브 마운트(3)에 탑재된 반도체 발광 소자로서의 레이저 다이오드(2)를 구비한다. 땜납층(8)은, 땜납층(8)을 구성하는 은 주석계 땜납의 이론 밀도의 50% 이상 99.9% 이하의 밀도를 갖는다.
서브 마운트(3)는 기판(4) 위에 Ti/Pt 적층막(5), 금(Au)막(6)과, 땜납 배리어층(107)과, 땜납층(8)이 적층되어 구성되어 있다. 도 1에 도시한 반도체 장치(1)의 제조 방법에서는, 우선 레이저 다이오드(2)를 탑재하기 위한 서브 마운트(3)를 준비한다. 서브 마운트는, 세라믹의 기판(4)과, 이 기판 위에 형성된 티탄(Ti)을 포함하는 막(밀착층) 및 백금(Pt)을 포함하는 막(확산 방지층)으로 이루어진 적층막(Ti/Pt 적층막(5))과, 이 적층막 위에 형성된 전극층으로서의 금(Au)막(6)과, 이 막 위에 형성된 백금(Pt)을 포함하는 땜납 배리어층(107)과, 이 배리어층 위에 형성된 은(Ag) 주석(Sn)계 땜납을 포함하는 땜납층(8)으로 이루어진다. Ti/Pt 적층막, Au막, 땜납 배리어층 및 땜납층을 형성하는 방법은, 종래의 증착법, 스퍼터링법 혹은 도금법 등의 성막 방법 및 포토리소그래피법 혹은 메탈 마스크법 등의 패터닝 방법을 이용할 수 있다.
땜납층(8)을 구성하는 재질로서는, 은 주석 땜납뿐만 아니라, 금 주석 땜납 또는 납 주석 땜납 등을 이용할 수 있다.
땜납층(8)의 밀도를 측정하는 방법으로는, 예를 들면 도레 리서치 센터 THE TRC NEWS No.59(Apr.1997), pp.11-16에 기재되어 있는 X선 반사율 측정(GIXR) 장치를 이용할 수 있다.
도 1에 도시한 바와 같은 서브 마운트를 준비한 후, 서브 마운트의 땜납을 가열 용융하여, 반도체 발광 소자로서의 레이저 다이오드를 땜납 위의 소정의 위치에 탑재한다(다이 본드 공정을 실시함). 이 후, 도시하지 않은 히트 싱크에 서브 마운트의 이면측을 땜납 등으로 접속·고정함으로써, 반도체 발광 소자를 구비하는 반도체 장치를 얻을 수 있다.
이러한 본 발명의 서브 마운트 및 반도체 장치에서는, 용융 전의 땜납층의 밀도가 이론 밀도에 대하여 50% 이상 99.9% 이하이기 때문에, 반도체 발광 소자와 서브 마운트의 접합 강도를 한층 더 높일 수 있다. 그 결과, 반도체 장치의 실용 신뢰성을 한층 더 향상시킬 수 있다.
(실시 형태 2)
도 2는 본 발명의 실시 형태 2에 따른 반도체 장치를 도시하는 단면 모식도이다. 또한, 도 3은 도 2에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도로, 땜납 용융 전의 상태를 도시한 것이다.
도 2에 도시한 바와 같이, 반도체 장치(1)는, 서브 마운트(3)에 반도체 발광 소자로서의 레이저 다이오드(2)가 탑재된 구조를 갖고 있다. 서브 마운트는, 예를 들면 질화 알루미늄(AlN) 소결체로 이루어진 서브 마운트용 기판(4)과, 밀착층으로서의 티탄(Ti)막(5b) 및 확산 방지층으로서의 백금(Pt)막(5a)의 적층막(5)(Ti/Pt 적층막(5))과, 이 Ti/Pt 적층막(5) 위에 형성된 전극층으로서의 금(Au)막(6)과, 이 Au막 위에 형성되어, 천이 원소층으로서의 티탄(Ti)막(7b) 및 귀금속층으로서의 백금(Pt)막(7a)의 적층으로 이루어진 땜납 밀착층(7)과, 땜납 밀착층 위에 형성된 땜납층(8)으로서의 은 주석(AgSn)계 땜납으로 이루어진다.
도 2 및 도 3에 도시한 바와 같이, 레이저 다이오드와, 서브 마운트는, 땜납층에 의해서 접속되어 있다. 레이저 다이오드의 폭과, 땜납층의 폭과, 땜납 밀착층의 폭은, 거의 동일하다. 또한, 땜납 용융 전 또는 용융 후의 상태에서, 땜납층의 폭 및 길이는, 레이저 다이오드의 폭 및 길이 보다 커도 되고 작아도 되고, 땜납 밀착층의 폭 및 길이는, 땜납층의 폭 및 길이 보다도 커도 되고 작아도 된다.
도 2에 도시한 반도체 장치에서는, 서브 마운트를 구성하는 기판의 재료로서, 세라믹스, 반도체, 혹은 금속을 이용해도 된다. 세라믹스로서는, 예를 들면 전술한 질화 알루미늄(AlN), 산화 알루미늄(Al2O3), 탄화 규소(SiC), 질화 규소(Si3N4) 등을 주성분으로 한 것을, 반도체로는, 예를 들면 실리콘(Si)을 주성분으로 한 것을, 금속으로는, 예를 들면 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 철(Fe) 및 이들을 포함하는 합금 및 구리 텅스텐(CuW)과 같은 복합 재료를, 각각 예로 들 수 있다.
기판은, 열전도율이 높은 재료를 이용하는 것이 바람직하다. 그 열전도율은, 바람직하게는 100W/mK 이상이고, 보다 바람직하게는 170W/mK 이상이다. 또한, 그 열팽창 계수는, 레이저 다이오드를 구성하는 재료의 열팽창 계수에 근사하고 있는 것이 바람직하다. 예를 들면 레이저 다이오드가 갈륨 비소(GaAs) 혹은 인듐 인(InP) 등을 이용하는 경우, 기판의 열팽창 계수는, 바람직하게는 10×10-6/K 이하이고, 보다 바람직하게는 5×10-6/K 이하이다.
기판(4)에 세라믹을 이용한 경우, 그 상면과 그것에 대향하는 하면 사이를 접속하는 관통 홀 혹은 그 내부에 도체(비아필)가 충전된 비아홀이 형성되어 있어도 된다. 비아홀에 충전되는 도체(비아필)의 주성분으로는, 바람직하게는 고융점 금속, 특히 텅스텐(W)이나 몰리브덴(Mo)을 이용할 수 있다. 또한, 이들에 티탄(Ti) 등의 천이 금속, 혹은 글래스 성분이나 기판 재료(예를 들면 질화 알루미늄(AlN))가 더 포함되어 있어도 된다.
기판의 표면 거칠기는, 바람직하게는 Ra에서 1㎛ 이하, 보다 바람직하게는 Ra에서 0.1㎛ 이하이다. 또한, 그 평면도는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 1㎛ 이하이다. Ra가 1㎛를 초과하거나 평면도가 5㎛를 초과하는 경우, 레이저 다이오드의 접합 시에 서브 마운트 사이에 간극이 발생하기 쉬워지고, 그에 의하여 레이저 다이오드를 냉각하는 효과가 저하하는 것이 있다. 또한, 표면 거칠기 Ra 및 평면도는 JIS 규격(각각 JISB0601 및 JISB0621)에 규정되어 있다.
또한, Ti/Pt 적층막을 구성하는 Ti막(티탄(Ti)을 포함하는 막)은, 기판과의 밀착성을 높이기 위한 밀착층으로, 기판의 상부 표면에 접촉하도록 형성된다. 그 재료로는, 예를 들면 (Ti), 바나듐(V), 크롬(Cr), 니켈 크롬 합금(NiCr), 지르코늄(Zr), 니오븀(Nb), 탄탈(Ta), 및 이들의 화합물을 이용할 수 있다. 또한, 기판이 금속, 합금 혹은 금속을 포함하는 복합 재료인 경우에는, 밀착층은 형성하지 않아도 된다.
또한, Ti/Pt 적층막을 구성하는 백금(Pt)막은 확산 방지층이고, Ti막의 상부 표면 위에 형성된다. 그 재료로는, 예를 들면 백금(Pt), 팔라듐(Pd), 니켈 크롬 합금(NiCr), 니켈(Ni), 몰리브덴(Mo) 등을 이용할 수 있다. 또한, 전극층의 주성분은, 통상 Au가 이용된다.
또한, 땜납 밀착층과 전극층 사이에 땜납 배리어층이 형성되어 있어도 된다. 그 재료로서는, 예를 들면 백금(Pt), 니켈 크롬 합금(NiCr), 니켈(Ni) 등을 이용할 수 있다. 땜납 배리어층의 폭 및 길이는, 땜납 밀착층의 이들보다 커도 되고 작아도 된다.
또한, 땜납층의 재료로는, 전술한 은 주석(AgSn)계 땜납 외에, 예를 들면 주석(Sn), 인듐(In) 등의 저융점 금속 땜납, 또는, 금 주석(AuSn)계 땜납, 금 게르마늄(AuGe)계 땜납, 납 주석(PbSn)계 땜납, 인듐 주석(InSn)계 땜납 등의 합금 땜납, 혹은 이들을 조합한 땜납을 이용할 수 있다. 또한, 용융 전의 땜납층의 형태로는, 예를 들면 도 3의 참조 부호 8a, 8b로 나타낸 바와 같이, 상기한 합금 땜납의 별개의 금속종이 적층되어 있어도 된다. 또한, 땜납층에 은 주석(AgSn)계 땜납을 이용하는 경우의 은(Ag)량은, 0질량% 이상 72질량% 이하, 금 주석(AuSn)계 땜납을 이용하는 경우의 금(Au)량은, 65질량% 이상 85질량% 이하 혹은 5질량% 이상 20질량% 이하인 것이 바람직하다.
또한, 전술한 Ti/Pt 적층막, Au막, 땜납 밀착층, 땜납 배리어층 및 땜납층을, 총칭하여 이하 메탈라이즈층이라고도 한다. 메탈라이즈층의 형성 방법으로는, 종래부터 이용되고 있는 성막 방법을 적용할 수 있다. 예를 들면, 증착법, 스퍼터링법 등의 박막 형성 방법, 혹은 도금법 등이 있다. 또한, 전술한 Ti/Pt 적층막, Au막, 땜납 밀착층 및 땜납층의 패터닝 방법에는, 예를 들면 포토리소그래피를 이용한 리프트오프법, 화학 에칭법, 드라이 에칭법, 또는 메탈 마스크법 등이 있다.
전술한 Ti/Pt 적층막의 티탄(Ti)막의 두께는, 0.01㎛ 이상 1.0㎛ 이하, 백금(Pt)막의 두께는, 0.01㎛ 이상 1.5㎛ 이하가, 각각 바람직하다. 전극층으로서의 Au막의 두께는, 0.1㎛ 이상 10㎛ 이하가, 땜납층의 두께는 바람직하게는 0.1㎛ 이상 10㎛ 이하가, 각각 바람직하다. 땜납 배리어층을 형성하는 경우, 그 두께는 바람직하게는 0.01㎛ 이상 1.5㎛ 이하이다.
본 발명의 반도체 발광 소자의 재료로는, 예를 들면 GaAs계, InP계, GaN계와 같은, 화합물 반도체를 예로 들 수 있다. 발광부는, 상면 혹은 하면 중 어느 하나라도 된다. 또한, 하면 발광형 레이저 다이오드(레이저 다이오드와 땜납층과의 접합부에 대향하는 레이저 다이오드의 측면측에서 레이저 다이오드의 발광부가 형성되어 있는 방식)의 경우, 발열부인 발광부가 기판에 보다 가까운 위치에 배치되기 때문에, 반도체 장치의 방열성을 보다 향상시킬 수 있다.
레이저 다이오드의 표면에는 실리콘 산화막(SiO2) 등의 절연층 및 전극층 등의 메탈라이즈층이 형성된다. 전극층으로서의 금(Au)층의 두께는, 땜납층과의 양호한 습윤성을 확보하기 위해, 0.1㎛ 이상 10㎛ 이하인 것이 바람직하다.
또한, 도 2에 도시한 반도체 장치는, 도시되어 있지 않지만, 히트 싱크에 땜납 등을 이용하여 접속되어 있어도 된다. 구체적으로는, 기판의 Ti/Pt 적층막이 형성된 면과는 반대측의 면 위에 밀착층, 확산 방지층 등을 형성한 후, 예를 들면 기판의 이면과 히트 싱크 사이에 시트 형상의 땜납(땜납 박)을 배치하고, 이것을 통하여 서브 마운트에 히트 싱크가 접합된다. 또한, 땜납 박은, 미리 기판 이면의 메탈라이즈층 위에 형성해도 된다. 그 경우는, 레이저 다이오드와 히트 싱크를 동시에 기판에 접합할 수 있다.
히트 싱크의 재료로서는, 예를 들면 금속 혹은 세라믹스 등을 이용할 수 있다. 금속으로서는, 예를 들면 구리(Cu), 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo),철(Fe), 이들의 금속을 포함하는 합금 및 복합 재료를 이용할 수 있다. 또한, 땜납 접합을 용이하게 하기 위해, 히트 싱크의 표면에는 니켈(Ni), 금(Au) 또는 이들의 금속을 포함하는 막을 형성하는 것이 바람직하다. 이들의 막은, 증착법이나 도금법으로 형성할 수 있다. 히트 싱크의 열전도율은, 바람직하게는 100W/mK 이상이다.
다음으로, 도 3을 이용하여, 도 2에 도시한 반도체 장치의 제조 방법을, 질화 알루미늄 소결체를 기판으로 한 경우를 상정하여 설명한다.
우선 제1 공정으로서 기판을 제조한다. 이 종류의 서브 마운트는 길이, 폭이 겨우 수㎜ 정도로 작기 때문에, 통상은 예를 들면 길이, 폭이 50㎜ 정도의 기판 모재를 제작하고, 이것에 메탈라이즈층을 형성한 후, 소정 사이즈로 미세하게 절단 분할하는 방법으로 제조된다. 이하, 이 수순을 따라 설명한다. 따라서, 이 공정에서의 기판 모재의 사이즈는, 예를 들면 폭을 50㎜, 길이를 50㎜, 두께를 0.4㎜로 한다. 또한, 기판 재료인 질화 알루미늄(AlN) 소결체의 제조 방법에는, 통상의 방법이 적용할 수 있다.
다음으로, 제2 공정에서 기판의 표면을 연마한다. 연마 후의 기판의 표면 거칠기는, 바람직하게는 Ra에서 1.0㎛ 이하, 보다 바람직하게는 0.1㎛ 이하로 한다. 연마 방법으로서는, 예를 들면 연삭반, 샌드 블러스트, 샌드페이퍼 또는 지립에 의한 연마 등의 통상의 방법을 적용할 수 있다.
다음으로, 도 3에 도시한 바와 같이, 밀착층으로서의 Ti막(5b), 확산 방지층으로서의 Pt막(5a) 및 전극층으로서의 Au막(6)을 소정의 패턴으로 형성하기 위해서, 제3 공정으로서 레지스트 패턴을 형성한다. 이 레지스트의 패터닝에서는, 예를 들면 포토리소그래피법을 이용하여, 각각의 막이 형성되어야 하는 영역 외의 기판 부분에 레지스트막을 형성한다.
제4 공정은, 밀착층인 Ti막을 증착하는 공정이다. 막의 두께는, 예를 들면 0.1㎛로 한다.
제5 공정은, 밀착층 위에 확산 방지층인 Pt막을 형성한다. 막의 두께로서는, 예를 들면 0.2㎛로 한다.
제6 공정에서는, 전극층인 Au막을 증착한다. 막의 두께는, 예를 들면 0.6㎛로 한다.
제7 공정은 리프트오프 공정이다. 이 공정에서는 제3 공정의 패터닝 공정에서 형성한 레지스트막을, 레지스트 박리액에 의해서, 그 레지스트막 위에 실린 밀착층, 확산 방지층 및 전극층 각각의 막의 부분과 함께 제거한다. 그 결과, 기판 위에 소정의 패턴을 갖는 3개의 막을 형성할 수 있다.
제8 공정에서는, 땜납 밀착층을 증착한다. 여기서는, 메탈 마스크법을 이용하여 전극층 위에 천이 원소층으로서의 Ti막(7b), 계속해서 귀금속층으로서의 Pt막(7a)을 각각 증착한다. 이 때 형성되는 Ti막과 Pt막의 두께는, 각각 예를 들면 0.08㎛ 및 0.05㎛로 한다.
다음으로, 제9 공정으로서 진공 증착법에 의해, 땜납 밀착층 위에 땜납층(8)을 형성한다. 여기서는, 메탈 마스크법을 이용하여, 도 3에 도시한 바와 같이, 땜납 밀착층 위에 Ag/Sn 적층 땜납층으로서의 Ag막(8b)을 증착하고, 계속해서 Sn막(8a)을 증착한다. 이 때 형성되는 Ag막과 Sn막의 두께는, 각각 예를 들면 1.5㎛ 및 3.0㎛로 한다.
땜납층을 형성하는 공정에서, 성막 분위기로부터 수분이나 산소 등의 불순물 가스를 저감하기 위해, 성막 전의 챔버 내의 압력(도달 진공도)은, 5.0×10-4㎩ 이하로 하는 것이 바람직하고, 보다 바람직하게는 1.0×10-4㎩ 이하이다. 또한, 땜납층의 땜납 밀착층에 대한 밀착성을 향상시키기 위해서, 땜납층의 성막 시의 기판의 표면 온도는, 20℃ 이상이고, 땜납의 액상 생성 온도보다도 10℃ 낮은 온도 이하로 하는 것이 바람직하다.
땜납층(8)을 형성하는 공정에서는, 땜납층(8)의 밀도를 이론 밀도의 50% 이상 99.9% 이하로 할 필요가 있다. 그 때문에는, 예를 들면 하나의 방법으로서 땜납층(8)의 성막 속도를 1.3㎚/초 이상으로 하면 된다. 성막 속도를 높이면 밀도가 향상하는 원리에 대해서는 반드시 분명하지 않다. 일반적으로 성막 속도가 작은 경우에는, 땜납층을 구성하는 원자가 안정된 위치로 이동하기 위해서, 땜납층 내에 원자를 최밀하게 충전할 수 없다. 그 때문에, 땜납층의 밀도가 작아진다고 생각된다. 이에 대하여, 성막 속도가 큰 경우에는, 땜납층을 구성하는 원자는, 안정된 위치로 이동하기 전에, 다른 원자에 둘러싸여 이동할 수 없게 된다. 그 결과, 땜납층 내에 원자를 최밀에 가까운 상태에서 충전할 수 있어, 땜납층의 밀도가 커진다고 생각된다.
또한, 소정의 패턴을 갖는 땜납 밀착층 및 땜납층의 형성 방법으로는, 전술한 메탈 마스크법 대신에 전술한 포토리소그래피법을 이용해도 된다.
다음으로, 제10 공정에서, 그 모재 기판을 원하는 서브 마운트의 길이, 폭으로 절단 분할하여, 도 2에 도시한 서브 마운트(3)를 얻는다.
다음의 제11 공정에서는, 반도체 발광 소자로서의 레이저 다이오드(2)를 접합한다. 구체적으로 설명하면, 도 3에 도시한 바와 같이, 가열에 의해 용융한 땜납층(8)의 위에, 화살표(9)로 나타낸 바와 같이 이 소자를 배치하여, 땜납층에 의해서 서브 마운트에 접합한다. 이와 같이 하여, 도 2의 반도체 장치(1)가 완성된다.
이상의 실시 형태 2에 따른 땜납층(8)은, 실시 형태 1의 땜납층(8)과 같이 은 주석계 땜납의 이론 밀도의 50% 이상 99.9% 이하의 밀도를 갖는다.
이상과 같은 본 발명의 서브마운트 및 반도체 장치에서는, 용융 전의 땜납층의 밀도가 이론 밀도에 대하여 50% 이상 99.9% 이하이기 때문에, 반도체 발광 소자와 서브 마운트의 접합 강도를 한층 더 높일 수 있다. 그 결과, 반도체 장치의 실용 신뢰성을 한층 더 향상시킬 수 있다.
실시예
(샘플의 제작과 평가)
이하의 방법에 의해, 표 1에 나타내는 시료 1 내지 11의 서브 마운트를 제조했다. 시료 2 내지 11이 실시예에 대응하고, 시료 1이 비교예에 대응한다.
우선, 표 1에 도시한 재질의 기판을 준비했다. 치수는 모두, 세로×가로×두께가 50㎜×50㎜×0.4㎜로 했다. 이 기판의 표면을 연마하여, 주표면(4f)의 거칠기 Ra를 0.05㎛로 했다. 다음으로, 포토리소그래피를 이용한 리프트오프법과 진공 증착법에 의해, 두께가 0.1㎛인 Ti막(5b)와 두께가 0.2㎛인 Pt막(5a)와 두께가 0.6㎛인 Au막(6)으로 이루어진 메탈라이즈층을 형성했다. 또한, 시료 8에 대해서는, 상기 메탈라이즈층 대신에 두께가 1.0㎛인 Ni 도금막과 두께가 1.0㎛인 Au 도금막으로 이루어진 메탈라이즈층을 형성했다.
다음으로, 땜납 밀착층(7)이 되는 천이 원소층(Ti, 두께 0.06㎛) 및 귀금속층(Pt, 두께 0.05㎛)를 메탈 마스크법과 진공 증착으로 메탈라이즈층 위에 형성했다.
그 후, 모든 시료에 대하여, 땜납층(8)을 메탈 마스크법과 진공 증착으로 형성했다. 땜납층의 조성, 막 두께 및 성막 속도는 표 1에 나타낸 바와 같다. 표 1 중 「땜납 조성비」는, 땜납층을 구성하는 원소의 질량비를 나타낸다. 「땜납 상대 밀도」는, 땜납층을 구성하는 재질의 이론 밀도에 대한 땜납층의 밀도를 나타낸다.
또한, 기판(4)을 절단함으로써, 세로×가로×두께가 1.2㎜×1.5㎜×0.3㎜인 서브 마운트를, 각각의 시료 1 내지 11에 대하여, 10개씩 제작했다. 그리고, 각각의 시료에 대하여, 땜납층을 질소 분위기 속에서 가열에 의해 용융시켜 레이저 다이오드(2)를 접합했다. 그 접합 온도는 표 1에 나타낸 바와 같다.
이와 같이 하여 얻어진 반도체 장치(1)(도 1 참조)의, 레이저 다이오드의 서브 마운트에 대한 접합 강도를 MIL-STD-883C METHOD 2019.4에 기초한 다이시어 시험(DIE SHEAR STRENGTH TEST)에 의해 측정하여, 각 시료 번호의 10개의 시료의 접합 강도의 평균값을 구하였다. 그 결과도 표 1에 나타낸다.
표 1의 결과에 의해, 본 발명에 따른 서브 마운트 및 반도체 장치에서는, 비교예의 것들에 비교하여, 반도체 발광 소자와 서브 마운트의 접합 강도가 향상되어 있는 것을 알 수 있다.
(성막 속도와 땜납층의 밀도와의 관계)
땜납층의 성막 속도를 여러가지로 변화시켜서, 성막 속도와 땜납층의 밀도와의 관계를 조사했다. 그 결과, 땜납층의 성막 속도가 1.3㎚/초 이상이면, 땜납층을 구성하는 재질의 이론 밀도에 대한 땜납층의 밀도가 50% 이상 99.9% 이하로 되고, 또한 땜납층의 성막 속도가 1.8㎚/초 이상 10㎚/초 이하이면, 땜납층을 구성하는 재질의 이론 밀도에 대한 땜납층의 밀도가 80% 이상 99.9% 이하로 되며, 이들의 범위에서 특히 바람직한 접합 강도가 얻어졌다.
금회 개시된 실시 형태 및 실시예는 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 된다. 본 발명의 범위는 상기한 실시 형태 및 실시예가 아니고 특허 청구의 범위에 의해서 나타내고, 특허 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (10)

  1. 서브 마운트 기판과, 상기 서브 마운트 기판의 주 표면 위에 형성된 땜납층을 구비한 서브 마운트로서,
    용융 전의 상기 땜납층의 밀도가 상기 땜납층을 구성하는 재질의 이론 밀도의 50% 이상 99.9% 이하인 서브 마운트.
  2. 제1항에 있어서,
    상기 땜납층은, 금 주석 합금, 은 주석 합금 및 납 주석 합금으로 이루어진 군으로부터 선택된 적어도 1종을 포함하는 서브 마운트.
  3. 제1항에 있어서,
    용융 전의 상기 땜납층은, 상기 서브 마운트 기판 위에 형성되며, 은을 주성분으로 하는 제1 층과, 상기 제1 층 위에 형성되며, 주석을 주성분으로 하는 제2 층을 갖는 서브 마운트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 서브 마운트 기판과 상기 땜납층 사이에 형성된 전극층을 더 구비한 서브 마운트.
  5. 제4항에 있어서,
    상기 전극층은 금을 포함하는 서브 마운트.
  6. 제4항 또는 제5항에 있어서,
    상기 땜납층과 상기 전극층 사이에 형성된 땜납 밀착층을 더 구비하고, 상기땜납 밀착층은, 상기 땜납층 측에 형성되고 금, 백금, 팔라듐 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 귀금속층과, 상기 전극층 측에 형성되고 티탄, 바나듐, 크롬, 지르코늄, 니오븀 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 천이 원소층을 포함하는 서브 마운트.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 서브 마운트 기판과 상기 땜납층 사이에 형성된 밀착층과 확산 방지층을 더 구비하고, 상기 서브 마운트 기판의 주 표면에 접촉하도록 상기 밀착층이 형성되어 있고, 상기 밀착층 위에 상기 확산 방지층이 형성되어 있는 서브 마운트.
  8. 제7항에 있어서,
    상기 밀착층은 티탄을 포함하며, 상기 확산 방지층은 백금을 포함하는 서브 마운트.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 서브 마운트 기판은 질화 알루미늄 소결체 또는 알루미나 소결체를 포함하는 서브 마운트.
  10. 제1항 내지 제9항 중 어느 한 항의 서브 마운트와, 상기 서브 마운트의 상기 땜납층 위에 탑재된 반도체 발광 소자를 구비한 반도체 장치.
KR1020057002228A 2002-08-09 2003-07-30 서브 마운트 및 반도체 장치 KR20050061452A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002233155A JP3882712B2 (ja) 2002-08-09 2002-08-09 サブマウントおよび半導体装置
JPJP-P-2002-00233155 2002-08-09

Publications (1)

Publication Number Publication Date
KR20050061452A true KR20050061452A (ko) 2005-06-22

Family

ID=31711855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002228A KR20050061452A (ko) 2002-08-09 2003-07-30 서브 마운트 및 반도체 장치

Country Status (8)

Country Link
US (1) US7196356B2 (ko)
EP (1) EP1542271B1 (ko)
JP (1) JP3882712B2 (ko)
KR (1) KR20050061452A (ko)
CN (1) CN100342510C (ko)
AU (1) AU2003252741A1 (ko)
DE (1) DE60335556D1 (ko)
WO (1) WO2004015756A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062439A (ko) * 2005-12-12 2007-06-15 하이 파워 옵토일렉트로닉스, 아이엔씨. 가열 싱크와 함께 통합된 반도체 장치 및 그 제조 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958054B1 (ko) * 2003-03-08 2010-05-13 삼성전자주식회사 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
CN100423217C (zh) * 2003-08-26 2008-10-01 德山株式会社 元件接合用基板、元件接合基板及其制造方法
EP1569263B1 (de) 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
JP4644007B2 (ja) * 2004-03-24 2011-03-02 株式会社トクヤマ 素子接合用基板およびその製造方法
WO2005091351A1 (ja) * 2004-03-24 2005-09-29 Tokuyama Corporation 素子接合用基板およびその製造方法
JP4537877B2 (ja) * 2005-03-31 2010-09-08 株式会社東芝 セラミックス配線基板とそれを用いた半導体装置
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트
JP4822155B2 (ja) 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
JP2007251142A (ja) * 2006-02-14 2007-09-27 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法
US7696523B2 (en) * 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
JP2007294899A (ja) 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
JP2008098194A (ja) * 2006-10-05 2008-04-24 Sharp Corp サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7679185B2 (en) 2006-11-09 2010-03-16 Interplex Qlp, Inc. Microcircuit package having ductile layer
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
WO2011037876A1 (en) * 2009-09-25 2011-03-31 Cree, Inc. Lighting device having heat dissipation element
FR2952314B1 (fr) * 2009-11-12 2012-02-10 Sagem Defense Securite Procede de brasage, gyroscope et piece brasee
JP5644160B2 (ja) * 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
JP6165411B2 (ja) * 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
JP5708512B2 (ja) 2012-01-30 2015-04-30 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US9355986B2 (en) * 2012-02-14 2016-05-31 Mitsubishi Materials Corporation Solder joint structure, power module, power module substrate with heat sink and method of manufacturing the same, and paste for forming solder base layer
US9475151B1 (en) 2012-10-30 2016-10-25 Western Digital (Fremont), Llc Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head
JP2014093425A (ja) * 2012-11-02 2014-05-19 Sumitomo Metal Mining Co Ltd Ｚｎを主成分とするはんだ合金との接合部を有する電子部品
US8897102B1 (en) 2013-04-02 2014-11-25 Western Digital (Fremont), Llc Method and system for measuring light delivery offsets in a heat assisted magnetic recording head
CN103290251A (zh) * 2013-05-17 2013-09-11 江西理工大学 一种金锡箔带材钎料的制备方法
US9070387B1 (en) 2013-08-23 2015-06-30 Western Digital Technologies, Inc. Integrated heat-assisted magnetic recording head/laser assembly
US9001628B1 (en) 2013-12-16 2015-04-07 Western Digital (Fremont), Llc Assistant waveguides for evaluating main waveguide coupling efficiency and diode laser alignment tolerances for hard disk
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
US9902023B1 (en) 2014-10-28 2018-02-27 Western Digital (Fremont), Llc Systems and devices for achieving high throughput attachment and sub-micron alignment of components
US9257138B1 (en) 2014-10-28 2016-02-09 Western Digital (Fremont), Llc Slider assembly and method of manufacturing same
JP6345347B2 (ja) * 2015-05-26 2018-06-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び接合材料
FR3051131B1 (fr) 2016-05-11 2018-05-25 Pnl Holding Procede de brasage d’un element metallique sur une piece de zircone et dispositif implantable brase
DE102017112866A1 (de) 2017-06-12 2018-12-13 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und elektronisches Bauelement
CN111670488B (zh) * 2018-02-01 2021-08-17 新唐科技日本株式会社 半导体装置
JP7168280B2 (ja) * 2018-06-26 2022-11-09 住友電工デバイス・イノベーション株式会社 半導体装置、および、半導体チップの搭載方法
CN109390843A (zh) * 2018-12-10 2019-02-26 业成科技（成都）有限公司 发射模组及其制作方法
CN112420638A (zh) * 2019-08-22 2021-02-26 中国科学院苏州纳米技术与纳米仿生研究所 金刚石薄膜复铜基热沉及其制备方法
JP7508918B2 (ja) 2020-07-22 2024-07-02 日本電気硝子株式会社 はんだ膜及びその製造方法、光学デバイス用部品、並びに光学デバイス
CN113079626A (zh) * 2021-03-18 2021-07-06 扬州国宇电子有限公司 一种陶瓷基板薄膜电路结构及其制备方法
CN115636695B (zh) * 2022-12-21 2023-04-18 四川科尔威光电科技有限公司 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法
CN118099927A (zh) * 2024-04-17 2024-05-28 化合积电(泉州)半导体科技有限公司 一种金刚石芯片及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137076A (en) * 1977-02-24 1979-01-30 Westinghouse Electric Corp. Electrical contact material of TiC, WC and silver
JPS57181356A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Sintered aluminum nitride body with high heat conductivity
JPH01109790A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 光半導体素子用サブマウント
JP3023883B2 (ja) * 1991-10-26 2000-03-21 ローム株式会社 サブマウント型レーザ
JP3190718B2 (ja) * 1992-01-14 2001-07-23 株式会社東芝 半導体レーザ用サブマウント
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US6696103B1 (en) * 1993-03-19 2004-02-24 Sumitomo Electric Industries, Ltd. Aluminium nitride ceramics and method for preparing the same
JPH09326463A (ja) * 1996-05-09 1997-12-16 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
CN2357414Y (zh) * 1998-11-27 2000-01-05 周万顺 改进的半导体元件引线框架
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
JP2001298199A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 光半導体装置の接続構造
JP2002043319A (ja) * 2000-07-19 2002-02-08 Mitsubishi Electric Corp 半導体装置
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
JP3982284B2 (ja) 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
JP3509809B2 (ja) 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
JP4072093B2 (ja) * 2003-05-20 2008-04-02 株式会社日立製作所 半導体レーザモジュール
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070062439A (ko) * 2005-12-12 2007-06-15 하이 파워 옵토일렉트로닉스, 아이엔씨. 가열 싱크와 함께 통합된 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20050194690A1 (en) 2005-09-08
US7196356B2 (en) 2007-03-27
CN1672251A (zh) 2005-09-21
JP3882712B2 (ja) 2007-02-21
EP1542271B1 (en) 2010-12-29
DE60335556D1 (de) 2011-02-10
EP1542271A4 (en) 2008-10-01
EP1542271A1 (en) 2005-06-15
JP2004072048A (ja) 2004-03-04
CN100342510C (zh) 2007-10-10
WO2004015756A1 (ja) 2004-02-19
AU2003252741A1 (en) 2004-02-25

Similar Documents

Publication Publication Date Title
KR100940164B1 (ko) 서브마운트 및 반도체 장치
KR20050061452A (ko) 서브 마운트 및 반도체 장치
KR101045507B1 (ko) 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
KR100957669B1 (ko) 서브 마운트 및 반도체 장치
JP5688412B2 (ja) 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法
KR20010061973A (ko) 반도체 레이저 소자의 제조 방법, 마운팅 기판 및 지지 기판
JP4979944B2 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP2013016838A (ja) セラミックス配線基板、およびそれを用いた半導体装置
JP3190718B2 (ja) 半導体レーザ用サブマウント
JP3912130B2 (ja) サブマウント
JP3779218B2 (ja) サブマウントおよび半導体装置
JP2004356429A (ja) サブマウントおよびそれを用いた半導体装置
JP2007134744A (ja) サブマウントおよび半導体装置
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2001237533A (ja) 回路基板及びそれを用いた回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application