JPH01109790A - 光半導体素子用サブマウント - Google Patents
光半導体素子用サブマウントInfo
- Publication number
- JPH01109790A JPH01109790A JP62268449A JP26844987A JPH01109790A JP H01109790 A JPH01109790 A JP H01109790A JP 62268449 A JP62268449 A JP 62268449A JP 26844987 A JP26844987 A JP 26844987A JP H01109790 A JPH01109790 A JP H01109790A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- submount
- base
- bonded
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 238000009429 electrical wiring Methods 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012777 electrically insulating material Substances 0.000 claims description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 claims 1
- 238000005476 soldering Methods 0.000 abstract 4
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 90
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光半導体素子のチップの実装に使用する光
半導体素子用サブマウントに関するものである。
半導体素子用サブマウントに関するものである。
第３図（ａ）、（ｂ）は従来の光半導体素子用サブマウ
ントの断面図および上面図を示し、第４図はＬＤチップ
を光半導体素子用サブマウンｌ−を弁して、放熱用金属
ブロックにグイボンドした際の状態を示す断面図である
。これらの図において、１は高熱伝導性を有する電気絶
縁材料であるサブマウント基体、４は前記サブマウント
基体１の両面にメタライズされた拡散バリヤ層を兼ねた
Ｔ ｉ層４ａ、Ｎｉ層／ｉｂ、Ａｇ層４ｃよりなる電気
配線層、５ａはＬＤチップが接着される側の電気配線１
ｄ４上にチップサイズに部分的に形成された半田層、５
ｂは裏面の電気配線層４上の全面に形成された半「１１
層である。６はＬＤチップ、７，８は前記ＬＤチップ６
に形成された表面電極および裏面電極、９は前記ＬＤチ
ップ６の裏面電極８に熱圧着されたＡｕワイヤ、１０は
前記サブマウント基体１の表面の電気配線層４上に熱圧
着されたＡｕワイヤ、１１は放熱用金属ブロックである
。
ントの断面図および上面図を示し、第４図はＬＤチップ
を光半導体素子用サブマウンｌ−を弁して、放熱用金属
ブロックにグイボンドした際の状態を示す断面図である
。これらの図において、１は高熱伝導性を有する電気絶
縁材料であるサブマウント基体、４は前記サブマウント
基体１の両面にメタライズされた拡散バリヤ層を兼ねた
Ｔ ｉ層４ａ、Ｎｉ層／ｉｂ、Ａｇ層４ｃよりなる電気
配線層、５ａはＬＤチップが接着される側の電気配線１
ｄ４上にチップサイズに部分的に形成された半田層、５
ｂは裏面の電気配線層４上の全面に形成された半「１１
層である。６はＬＤチップ、７，８は前記ＬＤチップ６
に形成された表面電極および裏面電極、９は前記ＬＤチ
ップ６の裏面電極８に熱圧着されたＡｕワイヤ、１０は
前記サブマウント基体１の表面の電気配線層４上に熱圧
着されたＡｕワイヤ、１１は放熱用金属ブロックである
。
次に、組立方法の概要について説明する。
まず、放熱用金属ブロック１１の上に、サブマウント基
体１の裏面の全面に形成された半田層５ｂが接合するよ
うにマウントされ、次に、ＬＤチップ６はサブマウント
基体１０表面上にチップサイズに形成された半田層５ａ
とＬＤチップ６の表面電極７が接合するようにマウント
される。その後、放熱用金属ブロック１１の下方よりと
−トアップされ、ある温度に達すると半ｌＪ層５ａ、５
ｂが溶融し、その後、徐冷され、ＬＤチップ６がサブマ
ウント基体１を介して放熱用金属ブロック１１に接着さ
れる。さらに、ＬＤチップ６の裏面電極８上およびサブ
マウント基体１の表面の電気配線層４上にそれぞれＡｕ
ワイヤ９，１０が熱圧着される。
体１の裏面の全面に形成された半田層５ｂが接合するよ
うにマウントされ、次に、ＬＤチップ６はサブマウント
基体１０表面上にチップサイズに形成された半田層５ａ
とＬＤチップ６の表面電極７が接合するようにマウント
される。その後、放熱用金属ブロック１１の下方よりと
−トアップされ、ある温度に達すると半ｌＪ層５ａ、５
ｂが溶融し、その後、徐冷され、ＬＤチップ６がサブマ
ウント基体１を介して放熱用金属ブロック１１に接着さ
れる。さらに、ＬＤチップ６の裏面電極８上およびサブ
マウント基体１の表面の電気配線層４上にそれぞれＡｕ
ワイヤ９，１０が熱圧着される。
従来の光半導体素子用サブマウントは、以上のように構
成されており、電気配線ＩＥＩ ４の最表面層であるＡ
ｇｇ層０表面にＡｕワイヤ１０を熱圧着しているが、場
合によってはＡｇ表面の変質によリワ・ｆヤボンディン
グ＃Ｘ度の低下を起こすことがある。、これを防ぐため
には、Ａｇ Ｉ！ ４ ｃをＡ ｕ Ｊ（５に変えれば
改善されることはわかっているが、しかし、Ａｕ層に変
えた場合、その上に形成されているＰｂ−８ｎ合金から
なる半田層５ａとＡｕＨの界面でＡ ｕ・Ｓｎの不均質
な合金層を形成し、グイボンディング強度の低下を生ず
るなどの問題点があった。
成されており、電気配線ＩＥＩ ４の最表面層であるＡ
ｇｇ層０表面にＡｕワイヤ１０を熱圧着しているが、場
合によってはＡｇ表面の変質によリワ・ｆヤボンディン
グ＃Ｘ度の低下を起こすことがある。、これを防ぐため
には、Ａｇ Ｉ！ ４ ｃをＡ ｕ Ｊ（５に変えれば
改善されることはわかっているが、しかし、Ａｕ層に変
えた場合、その上に形成されているＰｂ−８ｎ合金から
なる半田層５ａとＡｕＨの界面でＡ ｕ・Ｓｎの不均質
な合金層を形成し、グイボンディング強度の低下を生ず
るなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、電気配線層に対するＡｕワイヤのボンディ
ング強度を損なうことなく、ＬＤチップ表サすマウント
の接着強度も充分確保する乙とができ、信頼性が高く、
量産性に優れた光半導体素子用サブマウントを得ること
を目的とする。
れたもので、電気配線層に対するＡｕワイヤのボンディ
ング強度を損なうことなく、ＬＤチップ表サすマウント
の接着強度も充分確保する乙とができ、信頼性が高く、
量産性に優れた光半導体素子用サブマウントを得ること
を目的とする。
この発明に係る光半導体素子用サブマウントは、サブマ
ウント基体を電気絶縁性材料で構成するとともに、サブ
マウント基体のチップを接着する面の全面に、サブマウ
ント基体側から順次°１゛ｉ暦。
ウント基体を電気絶縁性材料で構成するとともに、サブ
マウント基体のチップを接着する面の全面に、サブマウ
ント基体側から順次°１゛ｉ暦。
Ｎ ｉ ＠、 Ａ ｕ層からなるバリヤ層を兼ねた電気
配線１ｉを設け、この電気配線層のチップが接着される
部分のみにサブマウント基体側から順次Ｔｉ層。
配線１ｉを設け、この電気配線層のチップが接着される
部分のみにサブマウント基体側から順次Ｔｉ層。
Ｎ ｉ ）ｆｊｊ、 Ａ ｇ層からなるバリヤ層を形成
し、このバリヤ層上に半田層を形成し、さらに、サブマ
ウント基体の放熱用金属ブロックに接着する面の全面に
、サブマウント基体側から順次１°ｉ層、Ｎｉ層ｐＡｇ
層からなるバリヤ層を形成し、このバリヤ５上全面に半
田層を形成したものである。
し、このバリヤ層上に半田層を形成し、さらに、サブマ
ウント基体の放熱用金属ブロックに接着する面の全面に
、サブマウント基体側から順次１°ｉ層、Ｎｉ層ｐＡｇ
層からなるバリヤ層を形成し、このバリヤ５上全面に半
田層を形成したものである。
この発明においては、サブマウント表面の電気配Ｓ層の
最表面がＡｕ層で形成されているため、この表面へのＡ
ｕワイヤのボンディング性は充分良好であり、また、Ｌ
Ｄチップを接着する部分にば、このＡｕ層表面上にＴ
ｉ ）ｆｊ 、 Ｎ ｔ ＰＪ ｐ Ａ ｇ Ｎからな
るバリヤ層を設け、その上に半田層を形成しているため
、Ａｕ層と半田層が直接接しないため、グイボンディン
グ強度を低下させる要因となる不均質な合金層が形成さ
れることがない。
最表面がＡｕ層で形成されているため、この表面へのＡ
ｕワイヤのボンディング性は充分良好であり、また、Ｌ
Ｄチップを接着する部分にば、このＡｕ層表面上にＴ
ｉ ）ｆｊ 、 Ｎ ｔ ＰＪ ｐ Ａ ｇ Ｎからな
るバリヤ層を設け、その上に半田層を形成しているため
、Ａｕ層と半田層が直接接しないため、グイボンディン
グ強度を低下させる要因となる不均質な合金層が形成さ
れることがない。
以下、この発明の一実施例を図面について説明する。
第１図（ａ）Ｐ （ｂ）はこの発明の一実施例を示す光
半導体素子用サブマウントの断面図および上面図である
。
半導体素子用サブマウントの断面図および上面図である
。
第１図において、２は、Ｔｉ層２ａ、Ｎｉ層２ｂ、Ａｕ
ｕ層Ｃよりなる電気配ｖ１．層、３は、１°ｉＪ！３ａ
ＰＮｉ層３ｂ、Ａｇ層３ｃよりなるバリヤ層である。こ
れ、以外の第３図、第４図と同一符号は同一構成部分を
示す。また、第２図に示す組立方法についても第４図の
場合と同様である。
ｕ層Ｃよりなる電気配ｖ１．層、３は、１°ｉＪ！３ａ
ＰＮｉ層３ｂ、Ａｇ層３ｃよりなるバリヤ層である。こ
れ、以外の第３図、第４図と同一符号は同一構成部分を
示す。また、第２図に示す組立方法についても第４図の
場合と同様である。
このように構成された光半導体素子用サブマウントは、
ＬＤチップ６が接着される面の？４気配′ａ層２は、最
表面がＡｕｕ層ｃであり、化学的に非常に安定であるの
で、表面の変質・酸化等がな（Ａ ｕワイヤ１０を熱圧
着した際にも良好なボンディング性を得ることができる
。しかし、もしこのＡｕ層２Ｃの上にＰｂ−８ｎ半田層
５ａを直接形成したとすると、Ａ ｕ Ｊ９２ ｃとＰ
ｂ−８ｎ半田Ｉ阿５ａの界面でＡｕ・Ｓｎの不均質な合
金層を形成し、グイボンド強度の低下を引き起こすこと
になる。そのため、Ａｕ層２Ｃと半＠１層５ａの間に′
１“１層３ａ、Ｎｉ層３ ｂ ｐ Ａ ｇ層３Ｃよりな
るバリヤ層３を形成することによって、グイボンド強度
の低下を防止している。
ＬＤチップ６が接着される面の？４気配′ａ層２は、最
表面がＡｕｕ層ｃであり、化学的に非常に安定であるの
で、表面の変質・酸化等がな（Ａ ｕワイヤ１０を熱圧
着した際にも良好なボンディング性を得ることができる
。しかし、もしこのＡｕ層２Ｃの上にＰｂ−８ｎ半田層
５ａを直接形成したとすると、Ａ ｕ Ｊ９２ ｃとＰ
ｂ−８ｎ半田Ｉ阿５ａの界面でＡｕ・Ｓｎの不均質な合
金層を形成し、グイボンド強度の低下を引き起こすこと
になる。そのため、Ａｕ層２Ｃと半＠１層５ａの間に′
１“１層３ａ、Ｎｉ層３ ｂ ｐ Ａ ｇ層３Ｃよりな
るバリヤ層３を形成することによって、グイボンド強度
の低下を防止している。
以上説明したように、この発明は、サブラウン１−基体
を電気絶縁性材料で構成するとともに、サブマウント基
体のチップを接着する面の全面に、サブマウント基体側
から順次Ｔｉ層、Ｎｉ層、Ａｕ層からなるバリヤ層を兼
ねた電気配線層を設け、この電気配線層のチップが接着
される部分のみにサブマウント基体側から順次Ｔｉ１１
３１．Ｎｉ層ｐ Ａ ｇ層からなるバリヤ層を形成し、
このバリヤ層上に半ｒｆ１層を形成し、さらに、サブラ
ウン１−基体の放熱用金属ブロックに接着する面の全面
に、サブマウント基体側から順次１°ｉ層、Ｎ ｉＪｄ
、Ａｇ層からなるバリヤ層を形成し、このバリヤ層上全
面に半Ｈｊ層を形成したので、Ａ ｕ ＪΔと半Ｉ’ｌ
１層が直接接触しないため不均質な合金層が形成される
ことがなくり、電気配線層上へのＡｕワイヤのボンデイ
ンク強度と、ＬＤチップとサブマウントのボンディング
強度のどちらも充分な強度が得られ、信頼性の高い光半
導体素子を歩留りよく製造する乙とができる利点がある
。
を電気絶縁性材料で構成するとともに、サブマウント基
体のチップを接着する面の全面に、サブマウント基体側
から順次Ｔｉ層、Ｎｉ層、Ａｕ層からなるバリヤ層を兼
ねた電気配線層を設け、この電気配線層のチップが接着
される部分のみにサブマウント基体側から順次Ｔｉ１１
３１．Ｎｉ層ｐ Ａ ｇ層からなるバリヤ層を形成し、
このバリヤ層上に半ｒｆ１層を形成し、さらに、サブラ
ウン１−基体の放熱用金属ブロックに接着する面の全面
に、サブマウント基体側から順次１°ｉ層、Ｎ ｉＪｄ
、Ａｇ層からなるバリヤ層を形成し、このバリヤ層上全
面に半Ｈｊ層を形成したので、Ａ ｕ ＪΔと半Ｉ’ｌ
１層が直接接触しないため不均質な合金層が形成される
ことがなくり、電気配線層上へのＡｕワイヤのボンデイ
ンク強度と、ＬＤチップとサブマウントのボンディング
強度のどちらも充分な強度が得られ、信頼性の高い光半
導体素子を歩留りよく製造する乙とができる利点がある
。
第１図（ａ）、（ｂ）はこの発明の一実施例を示す光半
導体素子用サブマウントの断面図および上面図、第２図
はこの発明のサブマウントを介してＬＤチップを放熱用
金属ブロックにグイボンドした状態を示す断面図、第３
図（ａ）、 （ｂ）は従来の光半導体素子用サブマウン
トを示す断面図および一ヒ向図、第４図は従来のサブマ
ウン）・を介してＬ Ｉ）チップを７ＡＭ用金属ブロッ
クにグイボンドした状態を示す断面図である。 図において、１はサブマウント基体、２はＴｉ層、Ｎｉ
層、Ａｕ層からなる電気配線層、３はＴｉ層、ＮＮ１１
ｄｐＡ層からなるバリヤ層、４は゛ｒ！層、Ｎｉ層ｐＡ
ｇＨからなる電気配線Ｊｌ、５ａ。 ５ｂは半田層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２０ 第３図 第４図
導体素子用サブマウントの断面図および上面図、第２図
はこの発明のサブマウントを介してＬＤチップを放熱用
金属ブロックにグイボンドした状態を示す断面図、第３
図（ａ）、 （ｂ）は従来の光半導体素子用サブマウン
トを示す断面図および一ヒ向図、第４図は従来のサブマ
ウン）・を介してＬ Ｉ）チップを７ＡＭ用金属ブロッ
クにグイボンドした状態を示す断面図である。 図において、１はサブマウント基体、２はＴｉ層、Ｎｉ
層、Ａｕ層からなる電気配線層、３はＴｉ層、ＮＮ１１
ｄｐＡ層からなるバリヤ層、４は゛ｒ！層、Ｎｉ層ｐＡ
ｇＨからなる電気配線Ｊｌ、５ａ。 ５ｂは半田層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２０ 第３図 第４図
Claims (2)
- （１）光半導体素子のチップをサブマウントを介して放
熱用金属ブロックに接着する光半導体素子用サブマウン
トにおいて、サブマウント基体を電気絶縁性材料で構成
するとともに、前記サブマウント基体のチップを接着す
る面の全面に、前記サブマウント基体側から順次Ｔｉ層
、Ｎｉ層、Ａｕ層からなるバリヤ層を兼ねた電気配線層
を設け、この電気配線層のチップが接着される部分のみ
に前記サブマウント基体側から順次Ｔｉ層、Ｎｉ層、Ａ
ｇ層からなるバリヤ層を形成し、このバリヤ層上に半田
層を形成し、さらに、前記サブマウント基体の放熱用金
属ブロックに接着する面の全面に、前記サブマウント基
体側から順次Ｔｉ層、Ｎｉ層、Ａｇ層からなるバリヤ層
を形成し、このバリヤ層上全面に半田層を形成したこと
を特徴とする光半導体素子用サブマウント。 - （２）半田層は、Ｐｂ・Ｓｎの合金半田で構成したこと
を特徴とする特許請求の範囲第（１）項記載の光半導体
素子用サブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268449A JPH01109790A (ja) | 1987-10-22 | 1987-10-22 | 光半導体素子用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268449A JPH01109790A (ja) | 1987-10-22 | 1987-10-22 | 光半導体素子用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109790A true JPH01109790A (ja) | 1989-04-26 |
Family
ID=17458664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268449A Pending JPH01109790A (ja) | 1987-10-22 | 1987-10-22 | 光半導体素子用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109790A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244548A (ja) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
| EP1564803A1 (en) * | 2002-04-30 | 2005-08-17 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| EP1542271A4 (en) * | 2002-08-09 | 2008-10-01 | Sumitomo Electric Industries | MOUNTING BASE AND SEMICONDUCTOR COMPONENT |
-
1987
- 1987-10-22 JP JP62268449A patent/JPH01109790A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244548A (ja) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
| WO2001065614A1 (en) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| US6920164B2 (en) | 2000-03-01 | 2005-07-19 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| EP1564803A1 (en) * | 2002-04-30 | 2005-08-17 | Sumitomo Electric Industries, Ltd. | Submount and semiconductor device |
| EP1564803A4 (en) * | 2002-04-30 | 2008-09-03 | Sumitomo Electric Industries | EMBASE AND SEMICONDUCTOR DEVICE |
| EP1542271A4 (en) * | 2002-08-09 | 2008-10-01 | Sumitomo Electric Industries | MOUNTING BASE AND SEMICONDUCTOR COMPONENT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02306656A (ja) | 樹脂封止型半導体装置 | |
| JP2013153195A (ja) | 発光素子パッケージ | |
| JPS5837713B2 (ja) | 半導体レ−ザ−装置の製造方法 | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JPH01109790A (ja) | 光半導体素子用サブマウント | |
| JP2003297994A5 (ja) | ||
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| US20240186207A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH02244661A (ja) | 半導体装置 | |
| JP3446829B2 (ja) | 半導体装置 | |
| JP2000150756A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2022016297A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JPS615593A (ja) | 発光電子装置およびその製造方法 | |
| JPS6244545Y2 (ja) |