JPH05198708A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05198708A JPH05198708A JP980792A JP980792A JPH05198708A JP H05198708 A JPH05198708 A JP H05198708A JP 980792 A JP980792 A JP 980792A JP 980792 A JP980792 A JP 980792A JP H05198708 A JPH05198708 A JP H05198708A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- flexible wiring
- package
- wiring board
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 マルチチップ実装に好適な高放熱、高信頼Ｌ
ＳＩパッケージを提供する。 【構成】 リング状に成形したフレキシブル配線基板６
上にＣＣＢバンプ７を介して半導体チップ４を実装する
と共に、半導体チップ４の背面を放熱板２に半田付け
し、フレキシブル配線基板６の配線５と電気的に接続さ
れた外部端子１１を有するパッケージ基板１と放熱板２
とによって囲まれたキャビティ３の内部にフレキシブル
配線基板６と半導体チップ４とを気密封止したＬＳＩパ
ッケージとする。
ＳＩパッケージを提供する。 【構成】 リング状に成形したフレキシブル配線基板６
上にＣＣＢバンプ７を介して半導体チップ４を実装する
と共に、半導体チップ４の背面を放熱板２に半田付け
し、フレキシブル配線基板６の配線５と電気的に接続さ
れた外部端子１１を有するパッケージ基板１と放熱板２
とによって囲まれたキャビティ３の内部にフレキシブル
配線基板６と半導体チップ４とを気密封止したＬＳＩパ
ッケージとする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にマルチチップ実装に好適なＬＳＩパッケージ
に関するものである。
関し、特にマルチチップ実装に好適なＬＳＩパッケージ
に関するものである。
【０００２】
【従来の技術】特開昭６２−２４９４２９号、特開昭６
３−３１０１３９号公報には、パッケージ基板に実装し
た半導体チップをキャップで気密封止したチップキャリ
ヤが記載されている。
３−３１０１３９号公報には、パッケージ基板に実装し
た半導体チップをキャップで気密封止したチップキャリ
ヤが記載されている。
【０００３】上記文献に記載されたチップキャリヤは、
ムライトなどのセラミック材料からなるパッケージ基板
上にＣＣＢバンプを介して半導体チップをフェイスダウ
ンボンディングし、この半導体チップをキャップで気密
封止したパッケージ構造を備えている。上記キャップ
は、窒化アルミニウム（ＡｌＮ）などの高熱伝導性セラ
ミックからなり、封止用半田によってパッケージ基板上
に接合されている。
ムライトなどのセラミック材料からなるパッケージ基板
上にＣＣＢバンプを介して半導体チップをフェイスダウ
ンボンディングし、この半導体チップをキャップで気密
封止したパッケージ構造を備えている。上記キャップ
は、窒化アルミニウム（ＡｌＮ）などの高熱伝導性セラ
ミックからなり、封止用半田によってパッケージ基板上
に接合されている。
【０００４】上記パッケージ基板とキャップとによって
囲まれたキャビティの内部に封止された半導体チップの
背面は、伝熱用半田を介してキャップの下面に接合され
ている。これは、半導体チップから発生した熱を伝熱用
半田を通じてキャップに伝達するためである。
囲まれたキャビティの内部に封止された半導体チップの
背面は、伝熱用半田を介してキャップの下面に接合され
ている。これは、半導体チップから発生した熱を伝熱用
半田を通じてキャップに伝達するためである。
【０００５】上記パッケージ基板の内層には、例えばＷ
（タングステン）からなる内部配線が形成されており、
この内部配線を通じてパッケージ基板の上面側の電極と
下面側の電極とが電気的に接続されている。パッケージ
基板の下面側の電極には、ＣＣＢバンプが接合されてお
り、チップキャリヤは、このＣＣＢバンプを介して基板
に実装される構造になっている。
（タングステン）からなる内部配線が形成されており、
この内部配線を通じてパッケージ基板の上面側の電極と
下面側の電極とが電気的に接続されている。パッケージ
基板の下面側の電極には、ＣＣＢバンプが接合されてお
り、チップキャリヤは、このＣＣＢバンプを介して基板
に実装される構造になっている。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
たチップキャリヤは、セラミック製のパッケージ基板上
にＣＣＢバンプを介して実装した半導体チップをキャッ
プで気密封止すると共に、半導体チップの背面をキャッ
プの下面に半田付けした構造であるため、互いに材質の
異なる半導体チップ、パッケージ基板およびキャップの
熱膨張係数差に起因してＣＣＢバンプに応力、歪が加わ
り易いという欠点がある。
たチップキャリヤは、セラミック製のパッケージ基板上
にＣＣＢバンプを介して実装した半導体チップをキャッ
プで気密封止すると共に、半導体チップの背面をキャッ
プの下面に半田付けした構造であるため、互いに材質の
異なる半導体チップ、パッケージ基板およびキャップの
熱膨張係数差に起因してＣＣＢバンプに応力、歪が加わ
り易いという欠点がある。
【０００７】そのため、前記チップキャリヤは、ＬＳＩ
の高集積化、高速化に伴って半導体チップの発熱量が増
大すると共に、半導体チップとパッケージ基板との接続
信頼性の確保が困難になる。また、パッケージ基板上に
複数の半導体チップをマルチチップ実装しようとする
と、放熱性を確保するためにパッケージが大形化してし
まうという問題がある。
の高集積化、高速化に伴って半導体チップの発熱量が増
大すると共に、半導体チップとパッケージ基板との接続
信頼性の確保が困難になる。また、パッケージ基板上に
複数の半導体チップをマルチチップ実装しようとする
と、放熱性を確保するためにパッケージが大形化してし
まうという問題がある。
【０００８】本発明の目的は、半導体チップとパッケー
ジ基板との接続信頼性が高いＬＳＩパッケージを提供す
ることにある。
ジ基板との接続信頼性が高いＬＳＩパッケージを提供す
ることにある。
【０００９】本発明の他の目的は、マルチチップ実装に
好適なＬＳＩパッケージを提供することにある。
好適なＬＳＩパッケージを提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１２】本発明のＬＳＩパッケージは、リング状に
成形されたフレキシブル配線基板上にＣＣＢバンプを介
して半導体チップを実装すると共に、前記半導体チップ
の背面を放熱板に接合し、前記フレキシブル配線基板の
配線と電気的に接続された外部端子を有するパッケージ
基板と前記放熱板とによって囲まれたキャビティの内部
に、前記フレキシブル配線基板および前記半導体チップ
を気密封止したものである。
成形されたフレキシブル配線基板上にＣＣＢバンプを介
して半導体チップを実装すると共に、前記半導体チップ
の背面を放熱板に接合し、前記フレキシブル配線基板の
配線と電気的に接続された外部端子を有するパッケージ
基板と前記放熱板とによって囲まれたキャビティの内部
に、前記フレキシブル配線基板および前記半導体チップ
を気密封止したものである。
【００１３】
【作用】上記した手段によれば、フレキシブル配線基板
上にＣＣＢバンプを介して半導体チップを実装すること
により、半導体チップの発熱によってＣＣＢバンプに加
わる応力、歪をフレキシブル配線基板が吸収、緩和する
ため、半導体チップとパッケージ基板との接続信頼性が
向上する。
上にＣＣＢバンプを介して半導体チップを実装すること
により、半導体チップの発熱によってＣＣＢバンプに加
わる応力、歪をフレキシブル配線基板が吸収、緩和する
ため、半導体チップとパッケージ基板との接続信頼性が
向上する。
【００１４】また、リング状に成形されたフレキシブル
配線基板上に半導体チップを実装すると共に、半導体チ
ップの背面を放熱板に接合することにより、多数の半導
体チップを小形のパッケージに封止することができる。
配線基板上に半導体チップを実装すると共に、半導体チ
ップの背面を放熱板に接合することにより、多数の半導
体チップを小形のパッケージに封止することができる。
【００１５】
【実施例】図１は、本発明の一実施例であるＬＳＩパッ
ケージの断面図、図２は、このＬＳＩパッケージの斜視
図である。
ケージの断面図、図２は、このＬＳＩパッケージの斜視
図である。
【００１６】本実施例のＬＳＩパッケージは、窒化アル
ミニウム、ムライトなどの高熱伝導性セラミック材料か
らなる四角枠状のパッケージ基板１、および同じく窒化
アルミニウム、ムライトなどからなる上下一対の放熱板
２，２によって隔成されたキャビティ３を有し、その内
部には、例えばＲＡＭなどのメモリＬＳＩが形成された
複数個の半導体チップ４が気密封止されている。
ミニウム、ムライトなどの高熱伝導性セラミック材料か
らなる四角枠状のパッケージ基板１、および同じく窒化
アルミニウム、ムライトなどからなる上下一対の放熱板
２，２によって隔成されたキャビティ３を有し、その内
部には、例えばＲＡＭなどのメモリＬＳＩが形成された
複数個の半導体チップ４が気密封止されている。
【００１７】このＬＳＩパッケージのキャビティ３の内
部には、例えばポリイミド樹脂からなる薄いフィルムの
片面にＣｕ配線５を形成したリング状のフレキシブル配
線基板６が封止されており、それぞれの半導体チップ４
は、その素子形成面に接合されたＣＣＢバンプ７を介し
てこのフレキシブル配線基板６上にフェイスダウンボン
ディングされている。上記ＣＣＢバンプ４は、例えば３
〜４重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融
温度＝３２０〜３３０℃程度）からなる。
部には、例えばポリイミド樹脂からなる薄いフィルムの
片面にＣｕ配線５を形成したリング状のフレキシブル配
線基板６が封止されており、それぞれの半導体チップ４
は、その素子形成面に接合されたＣＣＢバンプ７を介し
てこのフレキシブル配線基板６上にフェイスダウンボン
ディングされている。上記ＣＣＢバンプ４は、例えば３
〜４重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融
温度＝３２０〜３３０℃程度）からなる。
【００１８】上記半導体チップ４の背面は、伝熱用半田
８を介して放熱板２の内面に半田付けされており、半導
体チップ４から発生する熱は、この伝熱用半田８を通じ
て放熱板２に伝達される。上記伝熱用半田８は、例えば
１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融
温度＝２７５〜３００℃程度）からなる。
８を介して放熱板２の内面に半田付けされており、半導
体チップ４から発生する熱は、この伝熱用半田８を通じ
て放熱板２に伝達される。上記伝熱用半田８は、例えば
１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融
温度＝２７５〜３００℃程度）からなる。
【００１９】上記パッケージ基板１の内面には、メタラ
イズ９が設けられており、このメタライズ９と前記フレ
キシブル配線基板６のＣｕ配線５とは、Ａｕ、Ｃｕなど
からなるワイヤ１０を介して電気的に接続されている。
上記メタライズ９は、パッケージ基板１の内層に設けら
れた図示しない内部配線を介してパッケージ基板１の外
面に設けられた外部端子１１と電気的に接続されてい
る。上記メタライズ９および外部端子１１は、例えば
Ｗ、ＮｉおよびＡｕの薄膜を積層した複合金属膜からな
る。
イズ９が設けられており、このメタライズ９と前記フレ
キシブル配線基板６のＣｕ配線５とは、Ａｕ、Ｃｕなど
からなるワイヤ１０を介して電気的に接続されている。
上記メタライズ９は、パッケージ基板１の内層に設けら
れた図示しない内部配線を介してパッケージ基板１の外
面に設けられた外部端子１１と電気的に接続されてい
る。上記メタライズ９および外部端子１１は、例えば
Ｗ、ＮｉおよびＡｕの薄膜を積層した複合金属膜からな
る。
【００２０】上記パッケージ基板１と上下一対の放熱板
２，２とは、封止用半田１２を介して互いに接合され
る。この封止用半田１２は、例えば前記伝熱用半田８と
同じ組成のＰｂ／Ｓｎ合金からなる。
２，２とは、封止用半田１２を介して互いに接合され
る。この封止用半田１２は、例えば前記伝熱用半田８と
同じ組成のＰｂ／Ｓｎ合金からなる。
【００２１】上記ＬＳＩパッケージの組立て方法の一例
を説明すると、まず、細長い帯状のフレキシブル配線基
板の上に所定数の半導体チップ４をフェイスダウンボン
ディングした後、このフレキシブル配線基板の両端を貼
り合わせてリング状のフレキシブル配線基板６とする。
を説明すると、まず、細長い帯状のフレキシブル配線基
板の上に所定数の半導体チップ４をフェイスダウンボン
ディングした後、このフレキシブル配線基板の両端を貼
り合わせてリング状のフレキシブル配線基板６とする。
【００２２】次に、このフレキシブル配線基板６のＣｕ
配線５とパッケージ基板１のメタライズ９とをワイヤ１
０で接続した後、封止用半田１２を介してパッケージ基
板１と一対の放熱板２，２とを接合することにより、半
導体チップ４およびフレキシブル配線基板６を気密封止
する。また、このとき同時に半導体チップ４の背面と放
熱板２の内面とを伝熱用半田８によって接合する。
配線５とパッケージ基板１のメタライズ９とをワイヤ１
０で接続した後、封止用半田１２を介してパッケージ基
板１と一対の放熱板２，２とを接合することにより、半
導体チップ４およびフレキシブル配線基板６を気密封止
する。また、このとき同時に半導体チップ４の背面と放
熱板２の内面とを伝熱用半田８によって接合する。
【００２３】上記した組立て工程、特に半導体チップ４
と放熱板２とを伝熱用半田８で互いに接合する際、フレ
キシブル配線基板６の変形を防止し、半導体チップ４と
放熱板２との間隔を一定に保っておく目的で、フレキシ
ブル配線基板６の内側に支持部材１３を挿入しておくと
よい。この支持部材１３は、セラミック、耐熱性樹脂な
ど、フレキシブル配線基板６の形状を保持できるもので
あれば、任意のものを使用することができる。
と放熱板２とを伝熱用半田８で互いに接合する際、フレ
キシブル配線基板６の変形を防止し、半導体チップ４と
放熱板２との間隔を一定に保っておく目的で、フレキシ
ブル配線基板６の内側に支持部材１３を挿入しておくと
よい。この支持部材１３は、セラミック、耐熱性樹脂な
ど、フレキシブル配線基板６の形状を保持できるもので
あれば、任意のものを使用することができる。
【００２４】なお、図示は省略するが、フレキシブル配
線基板６の所定のＣｕ配線５，５同士をジャンパ線など
で接続することにより、半導体チップ４同士の間に高速
パスを形成することもできる。
線基板６の所定のＣｕ配線５，５同士をジャンパ線など
で接続することにより、半導体チップ４同士の間に高速
パスを形成することもできる。
【００２５】図３は、上記の構成からなるＬＳＩパッケ
ージの実装方法の一例を示す図である。
ージの実装方法の一例を示す図である。
【００２６】本実施例のＬＳＩパッケージを基板に実装
するには、図のようなソケット１４を用いる。このソケ
ット１４は、その上部にＶ字形の溝１５が設けてあり、
この溝１５の内周面には、ＬＳＩパッケージの外部端子
１１に対応する電極１６が設けられている。
するには、図のようなソケット１４を用いる。このソケ
ット１４は、その上部にＶ字形の溝１５が設けてあり、
この溝１５の内周面には、ＬＳＩパッケージの外部端子
１１に対応する電極１６が設けられている。
【００２７】ＬＳＩパッケージをソケット１４に装着す
るには、ＬＳＩパッケージを溝１５に嵌め込み、外部端
子１１と電極１６とを半田などにより接合する。また、
電極１６は、ソケット１４の下面に設けたピン１７と電
気的に接続されている。このピン１７は、図示しない基
板のスルーホールに挿入される。
るには、ＬＳＩパッケージを溝１５に嵌め込み、外部端
子１１と電極１６とを半田などにより接合する。また、
電極１６は、ソケット１４の下面に設けたピン１７と電
気的に接続されている。このピン１７は、図示しない基
板のスルーホールに挿入される。
【００２８】このように、本実施例のＬＳＩパッケージ
は、フレキシブル配線基板６上にＣＣＢバンプ７を介し
て半導体チップ４を実装したことにより、半導体チップ
４の発熱によってＣＣＢバンプ７に加わる応力、歪が、
このフレキシブル配線基板６によって吸収、緩和される
ので、従来のチップキャリヤに比べて半導体チップ４と
パッケージ基板１との接続信頼性が向上する。
は、フレキシブル配線基板６上にＣＣＢバンプ７を介し
て半導体チップ４を実装したことにより、半導体チップ
４の発熱によってＣＣＢバンプ７に加わる応力、歪が、
このフレキシブル配線基板６によって吸収、緩和される
ので、従来のチップキャリヤに比べて半導体チップ４と
パッケージ基板１との接続信頼性が向上する。
【００２９】また、半導体チップ４を実装するフレキシ
ブル配線基板６をリング状に成形すると共に、半導体チ
ップ４の背面を放熱板２に接合したことにより、多数の
半導体チップ４を小形のパッケージに封止することがで
きるので、マルチチップ実装に好適なＬＳＩパッケージ
が得られる。
ブル配線基板６をリング状に成形すると共に、半導体チ
ップ４の背面を放熱板２に接合したことにより、多数の
半導体チップ４を小形のパッケージに封止することがで
きるので、マルチチップ実装に好適なＬＳＩパッケージ
が得られる。
【００３０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３１】前記実施例では、フレキシブル配線基板の
上下両側に半導体チップを実装したが、例えば図４に示
すように、フレキシブル配線基板６の片側にのみ半導体
チップ４を実装することもできる。このようなＬＳＩパ
ッケージを基板に実装するには、従来のチップキャリヤ
と同様、パッケージ基板１の下面側に設けたＣＣＢバン
プ１８を介して行う。
上下両側に半導体チップを実装したが、例えば図４に示
すように、フレキシブル配線基板６の片側にのみ半導体
チップ４を実装することもできる。このようなＬＳＩパ
ッケージを基板に実装するには、従来のチップキャリヤ
と同様、パッケージ基板１の下面側に設けたＣＣＢバン
プ１８を介して行う。
【００３２】なお、ＬＳＩパッケージのキャビティ内に
封止する半導体チップは、一個でもよい。また、放熱板
上に放熱フィンを接合し、ＬＳＩパッケージの熱抵抗を
さらに低減させることも可能である。
封止する半導体チップは、一個でもよい。また、放熱板
上に放熱フィンを接合し、ＬＳＩパッケージの熱抵抗を
さらに低減させることも可能である。
【００３３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３４】本発明によれば、半導体チップとパッケー
ジ基板との接続信頼性が向上し、多数の半導体チップを
小形のパッケージに封止することが可能となるので、マ
ルチチップ実装に好適なＬＳＩパッケージが得られる。
ジ基板との接続信頼性が向上し、多数の半導体チップを
小形のパッケージに封止することが可能となるので、マ
ルチチップ実装に好適なＬＳＩパッケージが得られる。
【図１】本発明の一実施例であるＬＳＩパッケージの断
面図である。
面図である。
【図２】このＬＳＩパッケージの斜視図である。
【図３】このＬＳＩパッケージの実装方法を説明する図
である。
である。
【図４】本発明の他の実施例であるＬＳＩパッケージの
断面図である。
断面図である。
１ パッケージ基板 ２ 放熱板 ３ キャビティ ４ 半導体チップ ５ Ｃｕ配線 ６ フレキシブル配線基板 ７ ＣＣＢバンプ ８ 伝熱用半田 ９ メタライズ １０ ワイヤ １１ 外部端子 １２ 封止用半田 １３ 支持部材 １４ ソケット １５ 溝 １６ 電極 １７ ピン １８ ＣＣＢバンプ
Claims (3)
- 【請求項１】 リング状に成形されたフレキシブル配線
基板上にＣＣＢバンプを介して半導体チップを実装する
と共に、前記半導体チップの背面を放熱板に接合し、前
記フレキシブル配線基板の配線と電気的に接続された外
部端子を有するパッケージ基板と前記放熱板とによって
囲まれたキャビティの内部に、前記フレキシブル配線基
板および前記半導体チップを気密封止したパッケージを
備えていることを特徴とする半導体集積回路装置。 - 【請求項２】 前記リング状に成形されたフレキシブル
配線基板の内側に、その形状を保持するための支持部材
を挿入したことを特徴とする請求項１記載の半導体集積
回路装置。 - 【請求項３】 前記リング状に成形されたフレキシブル
配線基板上に、複数の半導体チップを実装したことを特
徴とする請求項１または２記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP980792A JPH05198708A (ja) | 1992-01-23 | 1992-01-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP980792A JPH05198708A (ja) | 1992-01-23 | 1992-01-23 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198708A true JPH05198708A (ja) | 1993-08-06 |
Family
ID=11730456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP980792A Pending JPH05198708A (ja) | 1992-01-23 | 1992-01-23 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198708A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| JP2002503032A (ja) * | 1998-02-06 | 2002-01-29 | インテル・コーポレーション | 電子カートリッジのための熱母線設計 |
| KR20080076081A (ko) * | 2007-02-14 | 2008-08-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2013191830A (ja) * | 2012-02-15 | 2013-09-26 | Panasonic Corp | グラファイト構造体およびそれを用いた電子デバイス |
| JP2017011274A (ja) * | 2015-06-25 | 2017-01-12 | スリーディー プラス | ボールグリッドアレイパッケージの積層を含む３次元電子モジュール |
-
1992
- 1992-01-23 JP JP980792A patent/JPH05198708A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| JP2002503032A (ja) * | 1998-02-06 | 2002-01-29 | インテル・コーポレーション | 電子カートリッジのための熱母線設計 |
| KR20080076081A (ko) * | 2007-02-14 | 2008-08-20 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2013191830A (ja) * | 2012-02-15 | 2013-09-26 | Panasonic Corp | グラファイト構造体およびそれを用いた電子デバイス |
| JP2017011274A (ja) * | 2015-06-25 | 2017-01-12 | スリーディー プラス | ボールグリッドアレイパッケージの積層を含む３次元電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| US7605020B2 (en) | Semiconductor chip package | |
| US20060156737A1 (en) | Cooling structure of solid state and formation thereof with integrated package | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH0855875A (ja) | 半導体装置 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP3055960B2 (ja) | 半導体装置の製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPS6220701B2 (ja) | ||
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH0393259A (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPS6348850A (ja) | 半導体装置の製造方法 | |
| JPH05275578A (ja) | 半導体装置 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 |