JP2936819B2 - Ｉｃチップの実装構造 - Google Patents

Ｉｃチップの実装構造

Info

Publication number
JP2936819B2
JP2936819B2 JP3206224A JP20622491A JP2936819B2 JP 2936819 B2 JP2936819 B2 JP 2936819B2 JP 3206224 A JP3206224 A JP 3206224A JP 20622491 A JP20622491 A JP 20622491A JP 2936819 B2 JP2936819 B2 JP 2936819B2
Authority
JP
Japan
Prior art keywords
chip
wiring board
mounting structure
frame
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3206224A
Other languages
English (en)
Other versions
JPH0529484A (ja
Inventor
裕一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3206224A priority Critical patent/JP2936819B2/ja
Priority to DE69231501T priority patent/DE69231501T2/de
Priority to EP92112614A priority patent/EP0525651B1/en
Priority to CA002074575A priority patent/CA2074575A1/en
Publication of JPH0529484A publication Critical patent/JPH0529484A/ja
Application granted granted Critical
Publication of JP2936819B2 publication Critical patent/JP2936819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子装置等に適用され
るＩＣチップを配線基板上に実装するＩＣチップの実装
構造に関するものである。
【０００２】
【従来の技術】従来より行われてきたＩＣチップの配線
基板上への実装方法を図６、図７および図８に示す。図
６は、ベアのＩＣチップ６０１を、内部に層内配線６０
５を有し信号入出力用のピン６０４を有する配線基板６
０３上に直接リフロー等によってバンプ６０２を半田付
けした状態を示すものである。
【０００３】また、図７，図８は、特開昭６３−７３６
５０号公報に開示されている半導体装置を示したもので
ある。図７によると、基板７０６上に実装された１個あ
るいは 複数の半導体素子７０１が、ヒートシンク７０
４が接着されたただ１個のキャップ７０５で気密封止さ
れている。図８には、図７の左端部を拡大したものを示
す。この構成によると、半導体素子８０１にヒートシン
ク８０４が直接接触しているため、半導体素子８０１の
放熱効果が大きく、気密封止の可能な半導体装置が得ら
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
のＩＣチップ等の半導体素子の実装構造では、図６に示
したようにベアで配線基板上に実装されているため、Ｉ
Ｃチップと配線基板との接続部がむき出し状態となり、
情報処理装置の信頼性が極めて低くなるという問題があ
る。また、図７，図８の例では、ＩＣチップをキャリア
に気密封止し、さらにそれらのＩＣチップを気密封止し
た複数個のキャリアを１枚の配線基板に搭載して情報処
理装置として使用するため、ＩＣチップ間の距離が長く
なり、要求される処理速度が得られないという問題があ
った。
【０００５】したがって本発明は、上述した従来の問題
に鑑みてなされたものであり、その目的は、ＩＣチップ
と配線基板との接続部の信頼性を向上させることができ
るＩＣチップの実装構造を提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ＩＣチップの有するバンプと配線基
板の有するパッドとが半田接続され、ＩＣチップのバン
プのない面にキャップとなる枠体が接合され、枠体が配
線基板に具備された枠体接続用パッドに接続されてい
る。
【０００７】
【作用】本発明においては、ＩＣチップが配線基板とキ
ャップとによって完全に気密封止される。
【０００８】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明によるＩＣチップの実装構造
に一実施例を示す断面図である。同図において、配線基
板１０５は、信号を外部に出力し、内部に入力するため
のピン１０６を有し、ＩＣチップ１０１同志を電気的に
相互に接続し、ＩＣチップとピン１０６とを電気的に接
続するための内部に複数の層で構成された配線層１０７
が具備されている。ＩＣチップ１０１は、配線基板１０
５上に設けられた複数のバンプ１０４とＩＣチップ１０
１に備えられた複数のパッド１０８とを半田付けするこ
とによって配線基板１０５と電気的に接続されている。
個々のＩＣチップ１０１のパッド１０８のない面には、
各々のＩＣチップ１０１に枠１０２がＡｇ入りのろう材
等で接着されている。ＩＣチップ１０１の取り付けられ
た枠１０２のＩＣチップ１０１に取り付けられていない
部分は、配線基板１０５上にＩＣチップ１０１を取り囲
むようにして設けられた枠用パッド１０３に半田付けに
よって接合されている。これによってＩＣチップ１０１
は配線基板１０５と枠１０２とによって完全に気密封止
され、パッド１０８とバンプ１０４との接続の信頼性の
高いものが得られる。枠１０２を配線基板１０５とＩＣ
チップ１０１とに接合する際に雰囲気を真空あるいは
Ｎ2、Ａｒ等の不活性ガスにすれば、気密封止されたＩ
Ｃチップ１０１のパッド１０８と配線基板１０５上のバ
ンプ１０４との接続の信頼性はさらに高いものとなる。
【０００９】図２は、本発明によるＩＣチップの実装構
造の他の実施例を示す断面図である。同図においては、
図１における枠２０２をヒートシンク２０８にろう材等
の接着剤２０９で接着してキャップ２１１を形成する。
このキャップ２１１をろう剤等の接着剤２１０でＩＣチ
ップ２０１に設けられたパッド２１２のない面に接着す
る。さらに枠２０２のヒートシンク２０８に接着してい
ない部分を配線基板２０５上に具備された枠用パッド２
０３に半田付けで接続することによってＩＣチップ２０
１を気密封止する。このようにキャップ２１１が直接Ｉ
Ｃチップ２０１に接着されているため、ＩＣチップ２０
１から発生した熱は極めて効率良く排熱されるため、Ｉ
Ｃチップ２０１の信頼性が大きくなる。
【００１０】図３は、本発明によるＩＣチップの実装構
造のさらに他の実施例を示す断面図である。同図におい
ては、外部に入出力用のピン３０６を有し、内部に配線
層３０７を有する配線基板３０５上に図１でのＩＣチッ
プ１０１の代わりにリード３０４を有するＴＡＢチップ
３０１が、配線基板３０５上に具備されたリード用パッ
ド３０９と半田によって接続されている。さらにリード
３０４に無理な応力がかからないようにＴＡＢチップ３
０１と配線基板３０５との間にラバー３０８が取り付け
られている。ＴＡＢチップ３０１の上に図２のようなキ
ャップ２１１を取り付けることも可能である。
【００１１】図４は、本発明によるＩＣチップの実装構
造の他の実施例を示す断面図である。同図においては、
図１でのＩＣチップ１０１の配線基板接続用のパッド１
０８に代えて例えば長さ１ｍｍ，直径１００μｍの微小
ピン４０４をＩＣチップ４０１に取り付け、この微小ピ
ン４０４によって配線基板４０５にＩＣチップ４０１が
接続される。この微小ピン４０４を有するＩＣチップ４
０１に図１による枠４０２を取り付け、さらに枠４０２
を配線基板４０５に取り付けることによってＩＣチップ
４０１を気密封止することができる。図１のパッド１０
８を微小ピン４０４としたことによって図１の場合より
も配線基板４０５とＩＣチップ４０１との熱膨張差によ
る歪を容易に緩和することが可能となる。また、ＩＣチ
ップ４０１の微小ピン４０４のない面上に図２によるキ
ャップ２１１も取り付けることが可能である。
【００１２】図５は、本発明によるＩＣチップの実装構
造の他の実施例を示す断面図である。同図においては、
図１でのパッド１０８を配線基板１０５のパッド１０５
に半田付けしたのに対してＩＣチップ５０１に具備され
たパッド５０９と配線基板５０５上に備えられたバンプ
５０４とを導電性接着剤５０８で接続する。さらに枠５
０２の配線基板５０５への接合にも同様の接着剤を使用
することによって半田を一切使用せずにＩＣチップ５０
１を配線基板５０５上に搭載することが可能となり、作
業性が極めて高くなる。また、ＩＣチップ５０１上に図
２によるキャップ２１１を取り付けることにより、さら
に放熱性の良いＩＣチップの実装構造が得られる。
【００１３】
【発明の効果】以上、説明したように本発明によれば、
次のような効果が得られる。ＩＣチップが複数個搭載
可能な配線基板上に直接ＩＣチップを搭載する実装構造
において、ＩＣチップの裏面に枠体をＩＣチップと配線
基板とに接合して個々のＩＣチップ各々を気密封止する
構造をとることによって配線基板と個々のＩＣチップと
の接続部の信頼性が高いものが得られる。また、ＩＣチ
ップの裏面が外部に近いことから、ＩＣチップの放熱性
にも優れている。さらにＩＣチップと複数チップ搭載可
能な配線基板との間に基板等の挿入物がなく、これらに
よる電気信号の遅延がないため、ＩＣチップをチップキ
ャリアに個々に気密封止したときに比べて極めて高速の
処理速度を得ることができる。上記ＩＣチップの実装
構造において、枠体を放熱板に取り付けてＩＣチップの
キャップとし、このキャップをＩＣチップおよび配線基
板に接合することで、放熱性が極めて良く、信頼性の高
い構造が得られる。また、キャップをＩＣチップから取
り外すことが可能なため、個々のＩＣチップの修理，交
換も容易になる。上記の構成において、ＩＣチップ
をＴＡＢチップとすることにより、ＴＡＢチップのリー
ドがＩＣチップと配線基板との熱膨張差を緩和すること
ができるため、熱膨張による応力緩和が比較的容易にな
る。また、高さ方向のバラツキもリードによって均一に
することができる。上記の構成において、ＩＣチッ
プのバンプを微小ピンにすることにより、熱膨張係数の
異なるＩＣチップと配線基板との熱応力を緩和すること
が可能となる。上記の構成において、ＩＣチップと
配線基板との接続を、半田の金属ではなく、電気伝導性
の接着剤を使用するため、比較的低温度（例えば１００
℃）で接続の作業が行える。したがって作業性が極めて
簡便になり、コスト的にも極めて優れているという特徴
がある。
【図面の簡単な説明】
【図１】本発明のＩＣチップの実装構造の一実施例によ
る構成を示す断面図である。
【図２】本発明のＩＣチップの実装構造の他の実施例に
よる構成を示す断面図である。
【図３】本発明のＩＣチップの実装構造のさらに他の実
施例による構成を示す断面図である。
【図４】本発明のＩＣチップの実装構造の他の実施例に
よる構成を示す断面図である。
【図５】本発明のＩＣチップの実装構造の他の実施例に
よる構成を示す断面図である。
【図６】従来の半導体装置の実装構造の構成を示す断面
図である。
【図７】従来の半導体装置の実装構造の構成を示す断面
図である。
【図８】図７の要部の構成を示す拡大断面図である。
【符号の説明】
１０１ ＩＣチップ １０２ 枠 １０３ 枠用パッド １０４ バンプ １０５ 配線基板 １０６ ピン １０７ 配線層 １０８ パッド ２０１ ＩＣチップ ２０２ 枠 ２０３ 枠用パッド ２０４ バンプ ２０５ 配線基板 ２０６ ピン ２０７ 配線層 ２０８ ヒートシンク ２０９ 接着剤 ２１０ 接着剤 ２１１ キャップ ２１２ パッド ３０１ ＴＡＢチップ ３０２ 枠 ３０３ 枠用パッド ３０４ リード ３０５ 配線基板 ３０６ ピン ３０７ 配線層 ３０８ ラバー ３０９ リード用パッド ４０１ ＩＣチップ ４０２ 枠 ４０３ 枠用パッド ４０４ 微小ピン ４０５ 配線基板 ４０６ ピン ４０７ 配線層 ４０８ バンプ ５０１ ＩＣチップ ５０２ 枠 ５０３ 枠用パッド ５０４ バンプ ５０５ 配線基板 ５０６ ピン ５０７ 配線層 ５０８ 導電性接着剤 ５０９ パッド ６０１ ＩＣチップ ６０２ バンプ ６０３ 配線基板 ６０４ ピン ６０５ 層内配線 ６０６ パッド

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 一方の面に複数のＩＣチップが搭載可能
    でかつ他方の面に信号の入出力用ピンを有する配線基板
    上に複数のＩＣチップを搭載するＩＣチップの実装構造
    において、上記ＩＣチップの有するバンプと上記配線基
    板の有するパッドとが半田接続され、上記ＩＣチップの
    バンプのない面にキャップとなる枠体が接合され、上記
    枠体が上記配線基板に具備された枠体接続用パッドに接
    続されたことを特徴とするＩＣチップの実装構造。
  2. 【請求項２】 請求項１において、上記ＩＣチップをＴ
    ＡＢチップとし、上記ＴＡＢチップのリードを上記配線
    基板上に具備されたリード接続用パッドに接続されたこ
    とを特徴とするＩＣチップの実装構造。
  3. 【請求項３】 請求項１において、上記ＩＣチップが信
    号入出力用の微小ピンを有し、上記微小ピンを介して上
    記配線基板とＩＣチップとが接続されたことを特徴とす
    るＩＣチップの実装構造。
  4. 【請求項４】 請求項１において、上記枠体を放熱板に
    接合してなるキャップが、上記ＩＣチップと上記配線基
    板上の枠体接続用パッドとに接続され、上記ＩＣチップ
    が信号入出力用の微小ピンを有し、上記微小ピンを介し
    て上記配線基板とＩＣチップとが接続されたことを特徴
    とするＩＣチップの実装構造。
  5. 【請求項５】 請求項１において、上記ＩＣチップと上
    記配線基板とが電気伝導性の接着剤を介して電気的に接
    続されたことを特徴とするＩＣチップの実装構造。
JP3206224A 1991-07-24 1991-07-24 Ｉｃチップの実装構造 Expired - Fee Related JP2936819B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3206224A JP2936819B2 (ja) 1991-07-24 1991-07-24 Ｉｃチップの実装構造
DE69231501T DE69231501T2 (de) 1991-07-24 1992-07-23 Packungsstruktur für integrierte Schaltungschips
EP92112614A EP0525651B1 (en) 1991-07-24 1992-07-23 Package structure for one or more IC chips
CA002074575A CA2074575A1 (en) 1991-07-24 1992-07-23 Packaging structure for one or more ic chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3206224A JP2936819B2 (ja) 1991-07-24 1991-07-24 Ｉｃチップの実装構造

Publications (2)

Publication Number Publication Date
JPH0529484A JPH0529484A (ja) 1993-02-05
JP2936819B2 true JP2936819B2 (ja) 1999-08-23

Family

ID=16519822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3206224A Expired - Fee Related JP2936819B2 (ja) 1991-07-24 1991-07-24 Ｉｃチップの実装構造

Country Status (4)

Country Link
EP (1) EP0525651B1 (ja)
JP (1) JP2936819B2 (ja)
CA (1) CA2074575A1 (ja)
DE (1) DE69231501T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9400384D0 (en) * 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
JP5346148B2 (ja) 2003-03-28 2013-11-20 エー・デー・ガイストリヒ・ゾーネ・アクチェンゲゼルシャフト・フュール・ヒェーミシェ・インダストリー 抗新生物性組成物および治療方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0525651B1 (en) 2000-10-11
DE69231501D1 (de) 2000-11-16
JPH0529484A (ja) 1993-02-05
CA2074575A1 (en) 1993-01-25
EP0525651A1 (en) 1993-02-03
DE69231501T2 (de) 2001-02-15

Similar Documents

Publication Publication Date Title
JP2664754B2 (ja) 高密度電子パッケージ及びその製造方法
US6208025B1 (en) Microelectronic component with rigid interposer
JPH05226487A (ja) 半導体装置
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH03142847A (ja) 半導体集積回路装置
JP2949969B2 (ja) フィルムキャリア半導体装置
JP2646989B2 (ja) チップキャリア
JPH10275887A (ja) 半導体装置
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JPH06120296A (ja) 半導体集積回路装置
JP2004087700A (ja) 半導体装置およびその製造方法
JPH02105446A (ja) 混成集積回路
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH0196952A (ja) 気密封止チツプキヤリア
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JPH05198708A (ja) 半導体集積回路装置
JP3267671B2 (ja) 半導体装置
JP2986661B2 (ja) 半導体装置の製造方法
JP2817425B2 (ja) 半導体装置の実装方法
JPH0661306A (ja) チップキャリアとその実装構造体
JPH0451056B2 (ja)
KR100264644B1 (ko) 모듈 패키지
JPH10214934A (ja) 半導体装置及びその製造方法
JPH05183102A (ja) 半導体装置及びその製造方法
JPH0797616B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees