JPH10275887A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10275887A JPH10275887A JP9081334A JP8133497A JPH10275887A JP H10275887 A JPH10275887 A JP H10275887A JP 9081334 A JP9081334 A JP 9081334A JP 8133497 A JP8133497 A JP 8133497A JP H10275887 A JPH10275887 A JP H10275887A
- Authority
- JP
- Japan
- Prior art keywords
- heat spreader
- semiconductor chip
- terminal
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩの高速化対応パッケージとしてインダ
クタンスの低減、基板実装性の向上、実装基板の小型
化、半導体装置に使用するリードフレームを低価格で提
供することを目的とするものである。 【解決手段】 半導体チップが半導体チップ搭載部に接
着され、半導体チップの電極パッドと半導体チップ搭載
部周囲に一端を配列した内部リードとがワイヤーで接続
され、かつヒートスプレッダーが両面接着テープを介し
て内部リードと接合され、それらが樹脂で封止され、内
部リードの他端が外部リードとして樹脂封止部から露出
され、所望の形状に切断成形され、かつヒートスプレッ
ダーの一部が端子としてパッケージ外へ突出する手段を
有する樹脂封止型半導体装置。また半導体チップの接地
用端子とヒートスプレッダーとがワイヤーで接続されて
いる手段を含む。
クタンスの低減、基板実装性の向上、実装基板の小型
化、半導体装置に使用するリードフレームを低価格で提
供することを目的とするものである。 【解決手段】 半導体チップが半導体チップ搭載部に接
着され、半導体チップの電極パッドと半導体チップ搭載
部周囲に一端を配列した内部リードとがワイヤーで接続
され、かつヒートスプレッダーが両面接着テープを介し
て内部リードと接合され、それらが樹脂で封止され、内
部リードの他端が外部リードとして樹脂封止部から露出
され、所望の形状に切断成形され、かつヒートスプレッ
ダーの一部が端子としてパッケージ外へ突出する手段を
有する樹脂封止型半導体装置。また半導体チップの接地
用端子とヒートスプレッダーとがワイヤーで接続されて
いる手段を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にパッケージ内にヒートスプレッダーを有する樹
脂封止型半導体装置に関する。
し、特にパッケージ内にヒートスプレッダーを有する樹
脂封止型半導体装置に関する。
【０００２】
【従来の技術】半導体チップの高速化に伴い、パッケー
ジの電気的特性、特にインダクタンスの低減が必要とな
っている。図７のように、通常半導体チップ１はアイラ
ンド１０に搭載され、半導体チップ上の全ての電極パッ
ドはワイヤー６を介して内部リードと接続され、樹脂封
止される構造となっている。しかし、半導体チップに高
速化によるノイズの問題、半導体チップ小型化に伴う長
ワイヤー化による電気的特性の悪化の問題があった。
ジの電気的特性、特にインダクタンスの低減が必要とな
っている。図７のように、通常半導体チップ１はアイラ
ンド１０に搭載され、半導体チップ上の全ての電極パッ
ドはワイヤー６を介して内部リードと接続され、樹脂封
止される構造となっている。しかし、半導体チップに高
速化によるノイズの問題、半導体チップ小型化に伴う長
ワイヤー化による電気的特性の悪化の問題があった。
【０００３】その対策の従来の技術としては、図８のよ
うに、ヒートスプレッダー３に溶接用タブ１１を設け、
内部リードとヒートスプレッダーを両面接着テープ５を
介して接合し、さらに溶接用タブと所定の内部リードを
溶接した構造のリードフレームを用い、ヒートスプレッ
ダー上に半導体チップを接着し、信号用端子と内部リー
ド、また接地用端子とヒートスプレッダーとがワイヤー
で接続され、それらを樹脂封止して得られる半導体装置
がある。
うに、ヒートスプレッダー３に溶接用タブ１１を設け、
内部リードとヒートスプレッダーを両面接着テープ５を
介して接合し、さらに溶接用タブと所定の内部リードを
溶接した構造のリードフレームを用い、ヒートスプレッ
ダー上に半導体チップを接着し、信号用端子と内部リー
ド、また接地用端子とヒートスプレッダーとがワイヤー
で接続され、それらを樹脂封止して得られる半導体装置
がある。
【０００４】また特開平４−１８１７６４には、図９、
１０のように、信号用、電源用、接地用端子それぞれに
対応したリードフレームを用い、さらに電源用及び接地
用リードフレームにはそれぞれ電源ピン及び接地ピンを
介して電源端子１３及び接地端子１４が接続され、これ
らの電源端子及び接地端子は、直方体の形状を有して平
行に配置されることを開示している。半導体チップ、ワ
イヤー、各種リードフレーム、電源端子及び接地端子は
樹脂封止され、電源端子及び接地端子はそれぞれ実装基
板８上のパターンに平面付けにより接続されるようにな
っている。
１０のように、信号用、電源用、接地用端子それぞれに
対応したリードフレームを用い、さらに電源用及び接地
用リードフレームにはそれぞれ電源ピン及び接地ピンを
介して電源端子１３及び接地端子１４が接続され、これ
らの電源端子及び接地端子は、直方体の形状を有して平
行に配置されることを開示している。半導体チップ、ワ
イヤー、各種リードフレーム、電源端子及び接地端子は
樹脂封止され、電源端子及び接地端子はそれぞれ実装基
板８上のパターンに平面付けにより接続されるようにな
っている。
【０００５】
【発明が解決しようとする課題】第１の問題点は、従来
の技術においてインダクタンスが増大することである。
の技術においてインダクタンスが増大することである。
【０００６】その理由は、インダクタンスの低減を考慮
する場合、半導体チップの電極パッドから実装基板まで
の配線経路をいかに短くするかが最も重要な事項であ
り、従来の技術の場合、接地用プレーンとして使用して
いるヒートスプレッダーと内部リードを接続しているた
め、半導体チップ上の接地用端子とヒートスプレッダー
とは比較的短いワイヤーで接続することが可能である
が、ヒートスプレッダーと所定の内部リードが接続さ
れ、その先外部リード端子から実装基板へと接続されて
いるため、配線経路としては長くなるからである。
する場合、半導体チップの電極パッドから実装基板まで
の配線経路をいかに短くするかが最も重要な事項であ
り、従来の技術の場合、接地用プレーンとして使用して
いるヒートスプレッダーと内部リードを接続しているた
め、半導体チップ上の接地用端子とヒートスプレッダー
とは比較的短いワイヤーで接続することが可能である
が、ヒートスプレッダーと所定の内部リードが接続さ
れ、その先外部リード端子から実装基板へと接続されて
いるため、配線経路としては長くなるからである。
【０００７】第２の問題点は、特開平４−１８１７６４
に記載の構造において、組立が困難及びインダクタンス
が増大、パッケージの反りが増大及び基板実装が困難、
実装基板設計の制限、リードフレームのコストが大幅に
高くなることである。半導体チップ上の接地用端子及び
電源用端子は、接地用リードフレーム及び電源用リード
フレームの一端にそれぞれワイヤーで接続され、その後
接地用リードフレーム及び電源用リードフレームと接地
用端子及び電源用端子とがワイヤーで接続されているた
め、同一リードフレームに少なくとも２回以上ワイヤー
ボンディングをしなければならない。更に、半導体チッ
プ上の接地用端子及び電源用端子から接地用端子及び電
源用端子に至るまでに少なくとも２本以上のワイヤーを
経由しなければならず、配線経路が長くなるからであ
る。
に記載の構造において、組立が困難及びインダクタンス
が増大、パッケージの反りが増大及び基板実装が困難、
実装基板設計の制限、リードフレームのコストが大幅に
高くなることである。半導体チップ上の接地用端子及び
電源用端子は、接地用リードフレーム及び電源用リード
フレームの一端にそれぞれワイヤーで接続され、その後
接地用リードフレーム及び電源用リードフレームと接地
用端子及び電源用端子とがワイヤーで接続されているた
め、同一リードフレームに少なくとも２回以上ワイヤー
ボンディングをしなければならない。更に、半導体チッ
プ上の接地用端子及び電源用端子から接地用端子及び電
源用端子に至るまでに少なくとも２本以上のワイヤーを
経由しなければならず、配線経路が長くなるからであ
る。
【０００８】次にパッケージの反りが増大及び基板実装
が困難な点については、パッケージの下型の内、大部分
を接地用端子及び電源用端子が占めており、パッケージ
の上型と下型の断面方向に対する構造のアンバランスが
大きくなるからである。またそれに伴い接地用端子及び
電源用端子が平坦性が確保できなくなるため、基板実装
を行う際に未接続といった不具合が生じる。また、非常
に大きな接地用端子及び電源用端子を用いているため、
パッケージの重量も増え、基板実装時のパッケージの吸
着が困難になる。実装基板設計の制限については、パッ
ケージから突出している接地用端子及び電源用端子の形
状が大きいため、パッケージ下面に相当する範囲に基板
配線特に信号用配線の引き回しができなくなり、実装基
板の小型化に対して不利となってしまう。最後にリード
フレームのコストについては、構成部材として、信号
用、電源用、接地用端子それぞれに対応したリードフレ
ームを用い、さらには電源端子及び接地端子部材が必要
となるため、非常に高価なものとなってしまう。
が困難な点については、パッケージの下型の内、大部分
を接地用端子及び電源用端子が占めており、パッケージ
の上型と下型の断面方向に対する構造のアンバランスが
大きくなるからである。またそれに伴い接地用端子及び
電源用端子が平坦性が確保できなくなるため、基板実装
を行う際に未接続といった不具合が生じる。また、非常
に大きな接地用端子及び電源用端子を用いているため、
パッケージの重量も増え、基板実装時のパッケージの吸
着が困難になる。実装基板設計の制限については、パッ
ケージから突出している接地用端子及び電源用端子の形
状が大きいため、パッケージ下面に相当する範囲に基板
配線特に信号用配線の引き回しができなくなり、実装基
板の小型化に対して不利となってしまう。最後にリード
フレームのコストについては、構成部材として、信号
用、電源用、接地用端子それぞれに対応したリードフレ
ームを用い、さらには電源端子及び接地端子部材が必要
となるため、非常に高価なものとなってしまう。
【０００９】本発明は、ＬＳＩの高速化対応パッケージ
としてインダクタンスの低減、基板実装性の向上、実装
基板の小型化、半導体装置に使用するリードフレームの
低価格化を目的とするものである。
としてインダクタンスの低減、基板実装性の向上、実装
基板の小型化、半導体装置に使用するリードフレームの
低価格化を目的とするものである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップが半導体チップ搭載部に接着され、半導体
チップの電極パッドと半導体チップ搭載部周囲に一端を
配列した内部リードとがワイヤーで接続され、かつヒー
トスプレッダーが両面接着テープを介して内部リードと
接合され、半導体チップ、半導体搭載部、ワイヤー、内
部リード、及びヒートスプレッダーとが樹脂で封止さ
れ、内部リードの他端が外部リードとして樹脂封止部か
ら露出され、所望の形状に切断成形されてなる樹脂封止
型半導体装置において、ヒートスプレッダーの一部が端
子としてパッケージ外へ突出する手段（図１の４ａ）を
有する。また半導体チップの接地用端子とヒートスプレ
ッダーとがワイヤーで接続されている手段（図１の６）
を含む。
半導体チップが半導体チップ搭載部に接着され、半導体
チップの電極パッドと半導体チップ搭載部周囲に一端を
配列した内部リードとがワイヤーで接続され、かつヒー
トスプレッダーが両面接着テープを介して内部リードと
接合され、半導体チップ、半導体搭載部、ワイヤー、内
部リード、及びヒートスプレッダーとが樹脂で封止さ
れ、内部リードの他端が外部リードとして樹脂封止部か
ら露出され、所望の形状に切断成形されてなる樹脂封止
型半導体装置において、ヒートスプレッダーの一部が端
子としてパッケージ外へ突出する手段（図１の４ａ）を
有する。また半導体チップの接地用端子とヒートスプレ
ッダーとがワイヤーで接続されている手段（図１の６）
を含む。
【００１１】半導体チップの接地用端子と接地用プレー
ンとして使用するヒートスプレッダーとをワイヤーを介
して接続し、ヒートスプレッダーの所定の位置にはパッ
ケージ外へ突出する端子を有しており、その突出した端
子が基板実装時に実装基板と接続され、最短の配線経路
で接続されることによりインダクタンスの低減が図られ
る。また、ヒートスプレッダーがパッケージに内蔵され
ているので、パッケージの断面構造の樹脂厚の上下比の
バランスがよくなるため、パッケージ反りが低減され基
板実装も容易になる。また、ヒートスプレッダーの端子
は局所的な配置にしているので、実装基板の配線の設計
も自由度が増す。
ンとして使用するヒートスプレッダーとをワイヤーを介
して接続し、ヒートスプレッダーの所定の位置にはパッ
ケージ外へ突出する端子を有しており、その突出した端
子が基板実装時に実装基板と接続され、最短の配線経路
で接続されることによりインダクタンスの低減が図られ
る。また、ヒートスプレッダーがパッケージに内蔵され
ているので、パッケージの断面構造の樹脂厚の上下比の
バランスがよくなるため、パッケージ反りが低減され基
板実装も容易になる。また、ヒートスプレッダーの端子
は局所的な配置にしているので、実装基板の配線の設計
も自由度が増す。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１を参照すると、
まず半導体チップ１を搭載するリードフレーム２及びヒ
ートスプレッダー３は、電気的・熱的特性を考慮し銅系
の金属を用い、リードフレーム２は半導体チップ１を中
心に放射状にパターンがエッチングまたはプレス加工に
より形成され、また、図２にようにヒートスプレッダー
は、樹脂封止後ヒートスプレッダーの一部が端子４ａと
してパッケージ外に突出するように加工が施されてい
る。リードフレーム２とヒートスプレッダー３は、両面
接着テープ５を介して貼り合わされ、所定のリードフレ
ームが得られ、それに半導体チップ１が接着剤を介して
搭載され、半導体チップ１上の接地用端子とヒートスプ
レッダー３とが、またその他の端子とリードフレームの
所定のインナーリードとがワイヤー６を介して接続さ
れ、その後樹脂封止され、ヒートスプレッダー３の一部
が端子としてパッケージ外へ突出する構成となってい
る。このパッケージ外へ突出したヒートスプレッダー３
の一部の端子４ａは、基板実装時に、実装基板８上に設
けられた接地用パターンと接続される。
て図面を参照して詳細に説明する。図１を参照すると、
まず半導体チップ１を搭載するリードフレーム２及びヒ
ートスプレッダー３は、電気的・熱的特性を考慮し銅系
の金属を用い、リードフレーム２は半導体チップ１を中
心に放射状にパターンがエッチングまたはプレス加工に
より形成され、また、図２にようにヒートスプレッダー
は、樹脂封止後ヒートスプレッダーの一部が端子４ａと
してパッケージ外に突出するように加工が施されてい
る。リードフレーム２とヒートスプレッダー３は、両面
接着テープ５を介して貼り合わされ、所定のリードフレ
ームが得られ、それに半導体チップ１が接着剤を介して
搭載され、半導体チップ１上の接地用端子とヒートスプ
レッダー３とが、またその他の端子とリードフレームの
所定のインナーリードとがワイヤー６を介して接続さ
れ、その後樹脂封止され、ヒートスプレッダー３の一部
が端子としてパッケージ外へ突出する構成となってい
る。このパッケージ外へ突出したヒートスプレッダー３
の一部の端子４ａは、基板実装時に、実装基板８上に設
けられた接地用パターンと接続される。
【００１３】半導体チップ１は接着剤を介して所定のリ
ードフレームに搭載され、半導体チップ１上の接地用端
子とヒートスプレッダー３とが比較的短いワイヤー６で
接続され、ワイヤー６で接続されたヒートスプレッダー
３にはパッケージ外へ突出する端子４ａがあり、その端
子４ａが基板実装される際に直接実装基板８の接地用パ
ターンと接続されているので、半導体チップ１上の接地
用端子から実装基板８に至るまでの配線経路としては、
最短で接続することが可能となり、インダクタンスの低
減が図られる。
ードフレームに搭載され、半導体チップ１上の接地用端
子とヒートスプレッダー３とが比較的短いワイヤー６で
接続され、ワイヤー６で接続されたヒートスプレッダー
３にはパッケージ外へ突出する端子４ａがあり、その端
子４ａが基板実装される際に直接実装基板８の接地用パ
ターンと接続されているので、半導体チップ１上の接地
用端子から実装基板８に至るまでの配線経路としては、
最短で接続することが可能となり、インダクタンスの低
減が図られる。
【００１４】本発明の実施例は、まず半導体チップ１を
搭載するリードフレーム２及びヒートスプレッダー３
は、電気的・熱的特性を考慮し銅系の金属を用いる。リ
ードフレーム２は半導体チップ１を中心に放射状にパタ
ーンがエッチングまたはプレス加工により形成されてい
る。このリードフレーム２においては、半導体チップを
搭載するアイランド１０の設置の有無は特に限定しな
い。またヒートスプレッダー３は、樹脂封止後ヒートス
プレッダー３の一部が端子４ａとしてパッケージ外に突
出し、かつその他の外部端子リードと同一平面になるよ
うなＬ字型（ガルウィング）の形状に、加工が施されて
いる。
搭載するリードフレーム２及びヒートスプレッダー３
は、電気的・熱的特性を考慮し銅系の金属を用いる。リ
ードフレーム２は半導体チップ１を中心に放射状にパタ
ーンがエッチングまたはプレス加工により形成されてい
る。このリードフレーム２においては、半導体チップを
搭載するアイランド１０の設置の有無は特に限定しな
い。またヒートスプレッダー３は、樹脂封止後ヒートス
プレッダー３の一部が端子４ａとしてパッケージ外に突
出し、かつその他の外部端子リードと同一平面になるよ
うなＬ字型（ガルウィング）の形状に、加工が施されて
いる。
【００１５】リードフレーム２とヒートスプレッダー３
は、ポリイミド系の両面接着テープ５を介して貼り合わ
され、その後ワイヤーボンディングを行うリードフレー
ム２の先端部及びヒートスプレッダー３上にＡｇメッキ
を施し、半導体チップ１搭載用リードフレームが得られ
る。
は、ポリイミド系の両面接着テープ５を介して貼り合わ
され、その後ワイヤーボンディングを行うリードフレー
ム２の先端部及びヒートスプレッダー３上にＡｇメッキ
を施し、半導体チップ１搭載用リードフレームが得られ
る。
【００１６】次にリードフレームを用い、アイランドを
有するリードフレームの場合はアイランド上に、またア
イランドがない場合はヒートスプレッダー３上に半導体
チップ１がＡｇペースト等の接着剤を介して搭載され、
半導体チップ１上の接地用端子とヒートスプレッダー３
とが、またその他の半導体チップ１上の端子とリードフ
レーム２の所定のインナーリードとがワイヤー６を介し
て接続される。通常ワイヤーはＡｕ線が主流で使用され
ているが、本発明では特に限定しない。
有するリードフレームの場合はアイランド上に、またア
イランドがない場合はヒートスプレッダー３上に半導体
チップ１がＡｇペースト等の接着剤を介して搭載され、
半導体チップ１上の接地用端子とヒートスプレッダー３
とが、またその他の半導体チップ１上の端子とリードフ
レーム２の所定のインナーリードとがワイヤー６を介し
て接続される。通常ワイヤーはＡｕ線が主流で使用され
ているが、本発明では特に限定しない。
【００１７】その後樹脂封止され、インナーリードの他
端が外部リードとして樹脂封止部から露出され、所望の
形状に切断成形され、またその段階でヒートスプレッダ
ー３の一部は基板接続端子４ａとしてパッケージ外へ突
出している。こうして本発明の半導体装置が得られる。
この半導体装置を基板実装する際に、パッケージ外へ突
出したヒートスプレッダー３の一部の端子４ａは、実装
基板上に設けられた接地用パターンと半田ペーストや導
電性フィルムを介して接続される。
端が外部リードとして樹脂封止部から露出され、所望の
形状に切断成形され、またその段階でヒートスプレッダ
ー３の一部は基板接続端子４ａとしてパッケージ外へ突
出している。こうして本発明の半導体装置が得られる。
この半導体装置を基板実装する際に、パッケージ外へ突
出したヒートスプレッダー３の一部の端子４ａは、実装
基板上に設けられた接地用パターンと半田ペーストや導
電性フィルムを介して接続される。
【００１８】図１を参照すると、半導体チップ１はＡｇ
ペースト等の接着剤を介して所定のリードフレームに搭
載され、半導体チップ上の接地用端子とヒートスプレッ
ダー３とが０．５ｍｍ程度の比較的短いワイヤー６で接
続される。さらにワイヤーで接続されたヒートスプレッ
ダー３にはパッケージ外へ突出する端子４ａがあり、そ
の端子が基板実装される際に直接実装基板８の接地用パ
ターンと接続されている。
ペースト等の接着剤を介して所定のリードフレームに搭
載され、半導体チップ上の接地用端子とヒートスプレッ
ダー３とが０．５ｍｍ程度の比較的短いワイヤー６で接
続される。さらにワイヤーで接続されたヒートスプレッ
ダー３にはパッケージ外へ突出する端子４ａがあり、そ
の端子が基板実装される際に直接実装基板８の接地用パ
ターンと接続されている。
【００１９】ここで図７に示すような従来構造との配線
経路の比較をすれば、□２８ｍｍの２０８ｐを例にした
場合、半導体チップ１が□８ｍｍとした時、まずワイヤ
ー長は約４．０〜４．５ｍｍ、さらにインナーリード長
６．０〜１０．０ｍｍとななりさらに外部リードを経由
して実装基板に接続される。一方で本発明の場合、接地
用端子のワイヤー長は前述通り約０．５ｍｍでヒートス
プレッダー３と接続され、プレーンとして使用されるヒ
ートスプレッダー３のパッケージ外へ突出した端子４ａ
から直接実装基板８に接続される。このように本発明に
おいては、半導体チップ１上の接地用端子から実装基板
８に至るまでの配線経路としては、最短で接続すること
が可能となり、インダクタンスの低減が図られる。
経路の比較をすれば、□２８ｍｍの２０８ｐを例にした
場合、半導体チップ１が□８ｍｍとした時、まずワイヤ
ー長は約４．０〜４．５ｍｍ、さらにインナーリード長
６．０〜１０．０ｍｍとななりさらに外部リードを経由
して実装基板に接続される。一方で本発明の場合、接地
用端子のワイヤー長は前述通り約０．５ｍｍでヒートス
プレッダー３と接続され、プレーンとして使用されるヒ
ートスプレッダー３のパッケージ外へ突出した端子４ａ
から直接実装基板８に接続される。このように本発明に
おいては、半導体チップ１上の接地用端子から実装基板
８に至るまでの配線経路としては、最短で接続すること
が可能となり、インダクタンスの低減が図られる。
【００２０】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２１】図３に示すように、プレーンとして使用す
るヒートスプレッダー３の端子の形状を垂直に折り曲
げ、樹脂封止後ヒートスプレッダー３の端子の端面がパ
ッケージ下面の表面に露出するようにする。その後、パ
ッケージ下面の表面に露出したヒートスプレッダーの端
子の端面に半田ボール９を取り付けることにより、本発
明の第２の実施例の半導体装置が得られる。この半導体
装置を用いれば、実装基板８と図５に示すようなヒート
スプレッダー３の端子４ｂとが半田ボール９を介して接
続されることにより、第１の実施例と比較して、接合部
寸法を小さくすることが可能となり、実装基板８の配線
の引き回しがさらに容易となる。
るヒートスプレッダー３の端子の形状を垂直に折り曲
げ、樹脂封止後ヒートスプレッダー３の端子の端面がパ
ッケージ下面の表面に露出するようにする。その後、パ
ッケージ下面の表面に露出したヒートスプレッダーの端
子の端面に半田ボール９を取り付けることにより、本発
明の第２の実施例の半導体装置が得られる。この半導体
装置を用いれば、実装基板８と図５に示すようなヒート
スプレッダー３の端子４ｂとが半田ボール９を介して接
続されることにより、第１の実施例と比較して、接合部
寸法を小さくすることが可能となり、実装基板８の配線
の引き回しがさらに容易となる。
【００２２】次に、本発明の第３の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２３】図４に示すように、プレーンとして使用す
るヒートスプレッダーの端子形状のその他の例として、
ＤＩＰに代表される挿入型半導体装置の外部リード形状
に類似した先端絞りの形状４ｃにし、その端子を垂直に
折り曲げることにより、本発明の第３の実施例の半導体
装置が得られる。この半導体装置を基板実装する際に
は、ヒートスプレッダーの端子４ｃと実装基板８の接続
する箇所にビアホールを設ける必要があるが、端子を実
装基板に設けられたビアホールに挿入し接続することに
より、実装の位置合わせが容易となり、また未接続など
の不良は解消できる。
るヒートスプレッダーの端子形状のその他の例として、
ＤＩＰに代表される挿入型半導体装置の外部リード形状
に類似した先端絞りの形状４ｃにし、その端子を垂直に
折り曲げることにより、本発明の第３の実施例の半導体
装置が得られる。この半導体装置を基板実装する際に
は、ヒートスプレッダーの端子４ｃと実装基板８の接続
する箇所にビアホールを設ける必要があるが、端子を実
装基板に設けられたビアホールに挿入し接続することに
より、実装の位置合わせが容易となり、また未接続など
の不良は解消できる。
【００２４】
【発明の効果】第１の効果は、ＬＳＩの高速化対応パッ
ケージとしてインダクタンスの低減及び半導体チップの
ＧＮＤの強化が実現できることである。
ケージとしてインダクタンスの低減及び半導体チップの
ＧＮＤの強化が実現できることである。
【００２５】その理由は、半導体チップの接地用端子と
接地用プレーンとして使用するヒートスプレッダーとを
ワイヤーを介して接続し、ヒートスプレッダーの所定の
位置にはパッケージ外へ突出する端子を有しており、そ
の突出した端子が基板実装時に実装基板と接続され、最
短の配線経路で接続されるからである。また、ヒートス
プレッダーと半導体チップ上の接地用端子とをワイヤー
で接続する際には、接地用端子の数に制限がなくなるか
らである。
接地用プレーンとして使用するヒートスプレッダーとを
ワイヤーを介して接続し、ヒートスプレッダーの所定の
位置にはパッケージ外へ突出する端子を有しており、そ
の突出した端子が基板実装時に実装基板と接続され、最
短の配線経路で接続されるからである。また、ヒートス
プレッダーと半導体チップ上の接地用端子とをワイヤー
で接続する際には、接地用端子の数に制限がなくなるか
らである。
【００２６】第２の効果は、基板実装性の向上、実装基
板の小型化が実現できることである。
板の小型化が実現できることである。
【００２７】その理由は、ヒートスプレッダーがパッケ
ージに内蔵されているので、パッケージの断面構造の樹
脂厚の上下比のバランスがよくなるため、パッケージ反
りが低減され、また、ヒートスプレッダーの端子は局所
的な配置にしているので、実装基板の配線の設計も自由
度が増すからである。
ージに内蔵されているので、パッケージの断面構造の樹
脂厚の上下比のバランスがよくなるため、パッケージ反
りが低減され、また、ヒートスプレッダーの端子は局所
的な配置にしているので、実装基板の配線の設計も自由
度が増すからである。
【００２８】第３の効果は、半導体装置に使用するリー
ドフレームを安価で提供できることである。
ドフレームを安価で提供できることである。
【００２９】その理由は、リードフレーム用部材として
１種類のリードフレーム、ヒートスプレッダー、及び両
面接着剤のみで構成されているからである。
１種類のリードフレーム、ヒートスプレッダー、及び両
面接着剤のみで構成されているからである。
【図１】本発明の半導体装置の一実施の形態を示す断面
図である。
図である。
【図２】本発明の半導体装置の一実施の形態に使用され
るヒートスプレッダーを示す平面図である。
るヒートスプレッダーを示す平面図である。
【図３】本発明の半導体装置の他の実施の形態を示す断
面図である。
面図である。
【図４】本発明の半導体装置の他の実施の形態を示す断
面図である。
面図である。
【図５】本発明の半導体装置の他の実施の形態に使用さ
れるヒートスプレッダーを示す平面図である。
れるヒートスプレッダーを示す平面図である。
【図６】本発明の半導体装置の他の実施の形態に使用さ
れるヒートスプレッダーを示す平面図である。
れるヒートスプレッダーを示す平面図である。
【図７】従来の半導体装置を示す断面図である。
【図８】従来の半導体装置を示す断面図である。
【図９】従来の半導体装置を示す図１０のＩ−Ｉ線断面
図である。
図である。
【図１０】従来の半導体装置を示す底面図である。
１ 半導体チップ ２ リードフレーム ３ ヒートスプレッダー ４ａ 端子 ４ｂ 端子 ４ｃ 端子 ５ 接着剤 ６ ワイヤー ７ 樹脂 ８ 実装基板 ９ 半田ボール １０ アイランド １１ 溶接用タブ １２ａ 電源用リードフレーム １２ｂ 接地用リードフレーム １３ 電源端子 １４ 接地端子
Claims (5)
- 【請求項１】 半導体チップが半導体チップ搭載部に接
着され、前記半導体チップの電極パッドと前記半導体チ
ップ搭載部周囲に一端を配列した内部リードとがワイヤ
ーで接続され、ヒートスプレッダーが両面接着テープを
介して内部リードと接合され、前記半導体チップ、前記
半導体搭載部、前記ワイヤー、前記内部リード、及び前
記ヒートスプレッダーとが樹脂で封止され、前記内部リ
ードの他端が外部リードとして樹脂封止部から露出され
所望の形状に切断成形されてなる樹脂封止型半導体装置
において、前記ヒートスプレッダーの一部が端子として
パッケージ外へ突出することを特徴とする樹脂封止型半
導体装置。 - 【請求項２】 前記半導体チップの接地用端子と前記ヒ
ートスプレッダーとがワイヤーで接続されていることを
特徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 外部リード端子と半導体装置外へ突出し
た前記ヒートスプレッダーの一部の端子は同一平面上に
形成されることを特徴とする請求項１及び２記載の樹脂
封止型半導体装置。 - 【請求項４】 半導体装置外へ突出した前記ヒートスプ
レッダーの一部の端子は、半導体装置搭載基板と接続さ
れることを特徴とする請求項１及び２及び３記載の樹脂
封止型半導体装置。 - 【請求項５】 半導体装置外へ突出した前記ヒートスプ
レッダーの一部の端子に半田ボールが接合されることを
特徴とする請求項４記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081334A JPH10275887A (ja) | 1997-03-31 | 1997-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081334A JPH10275887A (ja) | 1997-03-31 | 1997-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275887A true JPH10275887A (ja) | 1998-10-13 |
Family
ID=13743490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9081334A Pending JPH10275887A (ja) | 1997-03-31 | 1997-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275887A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314024A (ja) * | 2001-04-13 | 2002-10-25 | Yamaha Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
| KR100393097B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7170149B2 (en) | 2001-04-13 | 2007-01-30 | Yamaha Corporation | Semiconductor device and package, and method of manufacture therefor |
| US8961867B2 (en) | 2008-09-09 | 2015-02-24 | H.C. Starck Inc. | Dynamic dehydriding of refractory metal powders |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
| US9095932B2 (en) | 2006-12-13 | 2015-08-04 | H.C. Starck Inc. | Methods of joining metallic protective layers |
| US9108273B2 (en) | 2011-09-29 | 2015-08-18 | H.C. Starck Inc. | Methods of manufacturing large-area sputtering targets using interlocking joints |
| US9783882B2 (en) | 2007-05-04 | 2017-10-10 | H.C. Starck Inc. | Fine grained, non banded, refractory metal sputtering targets with a uniformly random crystallographic orientation, method for making such film, and thin film based devices and products made therefrom |
-
1997
- 1997-03-31 JP JP9081334A patent/JPH10275887A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393097B1 (ko) * | 2000-12-26 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7554182B2 (en) | 2001-04-13 | 2009-06-30 | Yamaha Corporation | Semiconductor device and package, and method of manufacturer therefor |
| US7170149B2 (en) | 2001-04-13 | 2007-01-30 | Yamaha Corporation | Semiconductor device and package, and method of manufacture therefor |
| KR100677651B1 (ko) * | 2001-04-13 | 2007-02-01 | 야마하 가부시키가이샤 | 반도체 소자 및 패키지와 그 제조방법 |
| KR100831818B1 (ko) * | 2001-04-13 | 2008-05-28 | 야마하 가부시키가이샤 | 반도체 패키지 |
| KR100836303B1 (ko) * | 2001-04-13 | 2008-06-09 | 야마하 가부시키가이샤 | 반도체 소자 및 패키지와 그 제조방법 |
| JP2002314024A (ja) * | 2001-04-13 | 2002-10-25 | Yamaha Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
| US9095932B2 (en) | 2006-12-13 | 2015-08-04 | H.C. Starck Inc. | Methods of joining metallic protective layers |
| US9783882B2 (en) | 2007-05-04 | 2017-10-10 | H.C. Starck Inc. | Fine grained, non banded, refractory metal sputtering targets with a uniformly random crystallographic orientation, method for making such film, and thin film based devices and products made therefrom |
| US8961867B2 (en) | 2008-09-09 | 2015-02-24 | H.C. Starck Inc. | Dynamic dehydriding of refractory metal powders |
| US9120183B2 (en) | 2011-09-29 | 2015-09-01 | H.C. Starck Inc. | Methods of manufacturing large-area sputtering targets |
| US9108273B2 (en) | 2011-09-29 | 2015-08-18 | H.C. Starck Inc. | Methods of manufacturing large-area sputtering targets using interlocking joints |
| US9293306B2 (en) | 2011-09-29 | 2016-03-22 | H.C. Starck, Inc. | Methods of manufacturing large-area sputtering targets using interlocking joints |
| US9412568B2 (en) | 2011-09-29 | 2016-08-09 | H.C. Starck, Inc. | Large-area sputtering targets |
| US9059128B2 (en) | 2012-04-27 | 2015-06-16 | Mitsubishi Electric Corporation | Semiconductor device having improved thermal properties |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JP2859194B2 (ja) | プラスチックパッケージ型半導体集積回路及びその製造 方法 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| US6864588B2 (en) | MCM package with bridge connection | |
| EP0710982A2 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH10275887A (ja) | 半導体装置 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| KR100390466B1 (ko) | 멀티칩 모듈 반도체패키지 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| KR200169583Y1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 | |
| JP2000269376A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR100567045B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |