JP2001177005A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001177005A JP2001177005A JP35974399A JP35974399A JP2001177005A JP 2001177005 A JP2001177005 A JP 2001177005A JP 35974399 A JP35974399 A JP 35974399A JP 35974399 A JP35974399 A JP 35974399A JP 2001177005 A JP2001177005 A JP 2001177005A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor
- semiconductor element
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 小型且つ薄型であるとともに、動作試験が容
易に行え、且つ積層による３Ｄモジュール化が容易なパ
ッケージの半導体装置を提供する。 【解決手段】 半導体素子１と、半導体素子１の側方に
近接して配設された複数のリード２と、ボンディングワ
イヤ３と、封止樹脂４とを有し、リード２の上面は上面
上段部2aとそれより低い上面下段部2bとを有し、上面上
段部2aにおけるリードの厚さは半導体素子１の厚さより
厚く、ボンディングワイヤ３は上面下段部2bと半導体素
子１の表面に形成された電極パッドとにボンディングさ
れており、封止樹脂４の上面がリード２の上面上段部2a
と同一平面をなしてリード２の上面上段部2aが露出して
おり、封止樹脂４の下面がリードの下面2c及び半導体素
子１の裏面と同一平面をなしてリード２の下面2c及び半
導体素子１の裏面が露出している半導体装置とする。
易に行え、且つ積層による３Ｄモジュール化が容易なパ
ッケージの半導体装置を提供する。 【解決手段】 半導体素子１と、半導体素子１の側方に
近接して配設された複数のリード２と、ボンディングワ
イヤ３と、封止樹脂４とを有し、リード２の上面は上面
上段部2aとそれより低い上面下段部2bとを有し、上面上
段部2aにおけるリードの厚さは半導体素子１の厚さより
厚く、ボンディングワイヤ３は上面下段部2bと半導体素
子１の表面に形成された電極パッドとにボンディングさ
れており、封止樹脂４の上面がリード２の上面上段部2a
と同一平面をなしてリード２の上面上段部2aが露出して
おり、封止樹脂４の下面がリードの下面2c及び半導体素
子１の裏面と同一平面をなしてリード２の下面2c及び半
導体素子１の裏面が露出している半導体装置とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係り、特にアウタリードの突出がない（以
下、リードレスと記す）表面実装型パッケージの半導体
装置に関する。
製造方法に係り、特にアウタリードの突出がない（以
下、リードレスと記す）表面実装型パッケージの半導体
装置に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化の要
求に対応するために半導体装置の小型化・薄型化が継続
的に強く求められており、実装面積が小さい表面実装型
のパッケージが種々開発及び提案されている。
求に対応するために半導体装置の小型化・薄型化が継続
的に強く求められており、実装面積が小さい表面実装型
のパッケージが種々開発及び提案されている。
【０００３】図７は第１の従来例を示す断面図である。
このパッケージは従来のＱＦＰ（Quad Flat Package)や
ＳＯＰ（Small Out-line Package) のアウタリードの突
出をなくすことで小型化した表面実装型パッケージであ
り、リードフレームのダイパッド１０に半導体素子１を
搭載し、半導体素子１の電極パッドとリードフレームの
リード１２とをボンディングワイヤ１３で接続し、封止
樹脂１４で封止した後、リードフレームのフレーム部分
（図示を省略）を切断除去することで得られる。リード
１２の下面が露出して外部端子となっている。
このパッケージは従来のＱＦＰ（Quad Flat Package)や
ＳＯＰ（Small Out-line Package) のアウタリードの突
出をなくすことで小型化した表面実装型パッケージであ
り、リードフレームのダイパッド１０に半導体素子１を
搭載し、半導体素子１の電極パッドとリードフレームの
リード１２とをボンディングワイヤ１３で接続し、封止
樹脂１４で封止した後、リードフレームのフレーム部分
（図示を省略）を切断除去することで得られる。リード
１２の下面が露出して外部端子となっている。
【０００４】図８は第２の従来例を示す断面図である。
このパッケージは図７のパッケージにおけるダイパッド
１０をなくすことで薄型化したものであり、リード１２
の下面と半導体素子１の裏面が露出している。２３はボ
ンディングワイヤ、２４は封止樹脂である。
このパッケージは図７のパッケージにおけるダイパッド
１０をなくすことで薄型化したものであり、リード１２
の下面と半導体素子１の裏面が露出している。２３はボ
ンディングワイヤ、２４は封止樹脂である。
【０００５】
【発明が解決しようとする課題】このようなリードレス
表面実装型パッケージでは、外部端子が裏面側にあるか
ら、動作試験時にプローブピンとの接触の確認が容易で
はなく、また、積層（多段化）による３Ｄモジュール化
が容易ではない、という問題があった。
表面実装型パッケージでは、外部端子が裏面側にあるか
ら、動作試験時にプローブピンとの接触の確認が容易で
はなく、また、積層（多段化）による３Ｄモジュール化
が容易ではない、という問題があった。
【０００６】本発明は、このような問題を解決して、小
型且つ薄型であるとともに、動作試験時にプローブピン
との接触の確認が容易に行え、且つ積層による３Ｄモジ
ュール化が容易な超薄型リードレス表面実装型パッケー
ジの半導体装置とその製造方法を提供することを目的と
する。
型且つ薄型であるとともに、動作試験時にプローブピン
との接触の確認が容易に行え、且つ積層による３Ｄモジ
ュール化が容易な超薄型リードレス表面実装型パッケー
ジの半導体装置とその製造方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】この目的を達成するた
め、本発明の請求項１においては、半導体素子と、該半
導体素子の側方に近接して配設された複数のリードと、
該リードと該半導体素子とを接続するボンディングワイ
ヤと、該半導体素子と該ボンディングワイヤとを封止す
る封止樹脂とを有する半導体装置において、該リードの
上面は上面上段部と該上面上段部より低い上面下段部と
を有し、該上面上段部における該リードの厚さは該半導
体素子の厚さより厚く、該ボンディングワイヤは該上面
下段部と該半導体素子の表面に形成された電極パッドと
にボンディングされており、該封止樹脂の上面が該上面
上段部と同一平面をなして該リードの上面上段部が露出
し、該封止樹脂体の下面が該リードの下面及び該半導体
素子の裏面と同一平面をなして該リードの下面及び該半
導体素子の裏面が露出している半導体装置としている。
め、本発明の請求項１においては、半導体素子と、該半
導体素子の側方に近接して配設された複数のリードと、
該リードと該半導体素子とを接続するボンディングワイ
ヤと、該半導体素子と該ボンディングワイヤとを封止す
る封止樹脂とを有する半導体装置において、該リードの
上面は上面上段部と該上面上段部より低い上面下段部と
を有し、該上面上段部における該リードの厚さは該半導
体素子の厚さより厚く、該ボンディングワイヤは該上面
下段部と該半導体素子の表面に形成された電極パッドと
にボンディングされており、該封止樹脂の上面が該上面
上段部と同一平面をなして該リードの上面上段部が露出
し、該封止樹脂体の下面が該リードの下面及び該半導体
素子の裏面と同一平面をなして該リードの下面及び該半
導体素子の裏面が露出している半導体装置としている。
【０００８】また、本発明の請求項２においては、請求
項１記載の半導体装置を複数個積み重ね、下方の該半導
体装置のリードの上面上段部と上方の該半導体装置のリ
ードの下面とを導電性接合材で接合することで多段化さ
れた半導体装置としている。
項１記載の半導体装置を複数個積み重ね、下方の該半導
体装置のリードの上面上段部と上方の該半導体装置のリ
ードの下面とを導電性接合材で接合することで多段化さ
れた半導体装置としている。
【０００９】また、本発明の請求項３においては、上面
に上段部と該上段部より低い下段部を有するリード部と
フレーム部からなるリードフレームと該リードフレーム
より薄い半導体素子を使用し、該リードフレーム及び半
導体素子を組立用基板に固定する工程と、該リード部の
下段部と該半導体素子の表面に形成された電極パッドと
をボンディングワイヤで接続する工程と、該半導体素子
の表面と該ボンディングワイヤを樹脂封止する工程と、
該リードフレームのリード部とフレーム部とを分断する
ことで樹脂パッケージを形成する工程と、該樹脂パッケ
ージを該組立用基板から剥離する工程とを有する半導体
装置の製造方法としている。
に上段部と該上段部より低い下段部を有するリード部と
フレーム部からなるリードフレームと該リードフレーム
より薄い半導体素子を使用し、該リードフレーム及び半
導体素子を組立用基板に固定する工程と、該リード部の
下段部と該半導体素子の表面に形成された電極パッドと
をボンディングワイヤで接続する工程と、該半導体素子
の表面と該ボンディングワイヤを樹脂封止する工程と、
該リードフレームのリード部とフレーム部とを分断する
ことで樹脂パッケージを形成する工程と、該樹脂パッケ
ージを該組立用基板から剥離する工程とを有する半導体
装置の製造方法としている。
【００１０】即ち、各リードの上面には上段部と下段部
とが設けられており、下段部にワイヤをボンディングす
るから上段部を封止樹脂から露出させることが可能とな
り、その結果、各リードの上下面とも封止樹脂から露出
させたから、この半導体装置の動作試験に際してプロー
ブピンとの接触の確認が容易となり、また、多段化によ
る３Ｄモジュール化も容易となった。
とが設けられており、下段部にワイヤをボンディングす
るから上段部を封止樹脂から露出させることが可能とな
り、その結果、各リードの上下面とも封止樹脂から露出
させたから、この半導体装置の動作試験に際してプロー
ブピンとの接触の確認が容易となり、また、多段化によ
る３Ｄモジュール化も容易となった。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、図
を参照しながら説明する。
を参照しながら説明する。
【００１２】〔半導体装置の実施形態〕図１及び図２は
本発明の半導体装置を示す断面図及び斜視図である。同
図において、１は半導体素子（チップ）、２はリード、
３はボンディングワイヤ、４は封止樹脂である。
本発明の半導体装置を示す断面図及び斜視図である。同
図において、１は半導体素子（チップ）、２はリード、
３はボンディングワイヤ、４は封止樹脂である。
【００１３】多数のリード２が半導体素子１の対向する
２辺又は４辺の側方に近接して配設されている。各リー
ド２の上面側は段差を有し、上面上段部２ａと上面下段
部２ｂからなっている。いずれも半導体素子１寄りが上
面下段部２ｂであり、上面上段部２ａより低い。半導体
素子１の裏面側にはダイパッドはなく、半導体素子１の
厚さはリード２の上面上段部２ａにおける厚さより薄
い。ボンディングワイヤ３はリード２の上面下段部２ｂ
と半導体素子１表面の電極パッド（図示は省略）とにボ
ンディングされており、そのループの頂点はリード２の
上面上段部２ａより低く形成されている。
２辺又は４辺の側方に近接して配設されている。各リー
ド２の上面側は段差を有し、上面上段部２ａと上面下段
部２ｂからなっている。いずれも半導体素子１寄りが上
面下段部２ｂであり、上面上段部２ａより低い。半導体
素子１の裏面側にはダイパッドはなく、半導体素子１の
厚さはリード２の上面上段部２ａにおける厚さより薄
い。ボンディングワイヤ３はリード２の上面下段部２ｂ
と半導体素子１表面の電極パッド（図示は省略）とにボ
ンディングされており、そのループの頂点はリード２の
上面上段部２ａより低く形成されている。
【００１４】半導体素子１の表面とボンディングワイヤ
３とを封止する封止樹脂４の表面はリード２の上面上段
部２ａと同一平面をなし、従ってリード２の上面上段部
２ａは露出している（図２（Ａ）参照）。封止樹脂４の
裏面はリード２の下面２ｃと同一平面をなし、従ってリ
ード２の下面２ｃと半導体素子１の裏面は露出している
（図２（Ｂ）参照）。尚、リード２の外側端面も露出し
ている。
３とを封止する封止樹脂４の表面はリード２の上面上段
部２ａと同一平面をなし、従ってリード２の上面上段部
２ａは露出している（図２（Ａ）参照）。封止樹脂４の
裏面はリード２の下面２ｃと同一平面をなし、従ってリ
ード２の下面２ｃと半導体素子１の裏面は露出している
（図２（Ｂ）参照）。尚、リード２の外側端面も露出し
ている。
【００１５】〔半導体装置の他の実施形態〕図３は本発
明の半導体装置の他の実施形態を示す断面図である。同
図において、図１及び図２と同じものには同一の符号を
付与した。５は実装基板（例えば、プリント配線板）、
６は導電性接合材（例えば、半田）である。
明の半導体装置の他の実施形態を示す断面図である。同
図において、図１及び図２と同じものには同一の符号を
付与した。５は実装基板（例えば、プリント配線板）、
６は導電性接合材（例えば、半田）である。
【００１６】複数の半導体装置を実装基板５上に積み重
ね、３Ｄモジュール化したものであり、第１の半導体装
置のリード２の下面２ｃは実装基板５のランド５ａと、
第１の半導体装置のリード２の上面上段部２ａは第２の
半導体装置のリード２の下面２ｃと、第２の半導体装置
のリード２の上面上段部２ａは第３の半導体装置のリー
ド２の下面２ｃと、それぞれ導電性接合材６で接合され
ている。
ね、３Ｄモジュール化したものであり、第１の半導体装
置のリード２の下面２ｃは実装基板５のランド５ａと、
第１の半導体装置のリード２の上面上段部２ａは第２の
半導体装置のリード２の下面２ｃと、第２の半導体装置
のリード２の上面上段部２ａは第３の半導体装置のリー
ド２の下面２ｃと、それぞれ導電性接合材６で接合され
ている。
【００１７】〔半導体装置の製造方法の実施形態〕図４
は本発明の半導体装置の製造に使用するリードフレーム
を示す図、図５は本発明の半導体装置の製造方法を示す
断面図である。同図において、図１及び図２と同じもの
には同一の符号を付与した。７はリードフレーム、８は
組立用基板である。
は本発明の半導体装置の製造に使用するリードフレーム
を示す図、図５は本発明の半導体装置の製造方法を示す
断面図である。同図において、図１及び図２と同じもの
には同一の符号を付与した。７はリードフレーム、８は
組立用基板である。
【００１８】この半導体装置の製造に使用するリードフ
レーム７はリード部７ａとフレーム７ｂからなり、ダイ
パッドはない。各リード部７ａの上面にはエッチング
（ハーフエッチ）又はプレス加工（コイニング）により
形成された段差を有している。組立用基板８としては片
面粘着シートや、金属板に両面粘着シートを貼着したも
の等が適している。
レーム７はリード部７ａとフレーム７ｂからなり、ダイ
パッドはない。各リード部７ａの上面にはエッチング
（ハーフエッチ）又はプレス加工（コイニング）により
形成された段差を有している。組立用基板８としては片
面粘着シートや、金属板に両面粘着シートを貼着したも
の等が適している。
【００１９】先ず、このリードフレーム７と半導体素子
１とを所定の相対位置で組立用基板８に貼着固定する。
図５（ａ）がこの状態である。この組立用基板８にリー
ドフレーム７と半導体素子１の貼着位置を示すマークと
して貫通穴（図示は省略）を設けておくと好都合であ
る。
１とを所定の相対位置で組立用基板８に貼着固定する。
図５（ａ）がこの状態である。この組立用基板８にリー
ドフレーム７と半導体素子１の貼着位置を示すマークと
して貫通穴（図示は省略）を設けておくと好都合であ
る。
【００２０】次に、リード部７ａの下段側と半導体素子
１をボンディングワイヤ３で接続し、更に、リード部７
ａの上面レベルより下方の空間を封止樹脂４で充填して
半導体素子１の表面とボンディングワイヤとを封止す
る。図５（ｂ）がこの状態である。この際、封止樹脂４
の表面がリードフレーム７のリード部７ａの上面と同じ
レベルとなるようにする。一度、リード部７ａの上面を
覆うように樹脂封止した後、研削加工してリード部７ａ
上面を露出させてもよい。
１をボンディングワイヤ３で接続し、更に、リード部７
ａの上面レベルより下方の空間を封止樹脂４で充填して
半導体素子１の表面とボンディングワイヤとを封止す
る。図５（ｂ）がこの状態である。この際、封止樹脂４
の表面がリードフレーム７のリード部７ａの上面と同じ
レベルとなるようにする。一度、リード部７ａの上面を
覆うように樹脂封止した後、研削加工してリード部７ａ
上面を露出させてもよい。
【００２１】次に、リードフレーム７のリード部７ａと
フレーム７ｂとを例えばダイシングブレードで分断し
て、組立用基板８上に樹脂パッケージ９を形成する。図
５（ｃ）がこの状態である。この樹脂パッケージ９を組
立用基板８から剥離すると、本発明の半導体装置が得ら
れる。図５（ｄ）がこの状態である。尚、この後、必要
に応じてリード部７ａの露出部分に半田コートを施す。
フレーム７ｂとを例えばダイシングブレードで分断し
て、組立用基板８上に樹脂パッケージ９を形成する。図
５（ｃ）がこの状態である。この樹脂パッケージ９を組
立用基板８から剥離すると、本発明の半導体装置が得ら
れる。図５（ｄ）がこの状態である。尚、この後、必要
に応じてリード部７ａの露出部分に半田コートを施す。
【００２２】〔半導体装置の製造方法の他の実施形態〕
図６は本発明の半導体装置の製造方法の他の実施形態を
示す上面図である。この場合、前述のリードフレーム７
に代えて、リード７ａの付け根の部分に貫通穴７ｃを設
け、且つこの貫通穴７ｃの内面を含むリード部７ａに予
め半田等のメッキを施したリードフレームを使用する。
これにより、組立後、リード部７ａとフレーム７ｂとを
分断しても、リード部７ａの端面に半田等のメッキ部分
が残り、実装時の半田の濡れに寄与する。
図６は本発明の半導体装置の製造方法の他の実施形態を
示す上面図である。この場合、前述のリードフレーム７
に代えて、リード７ａの付け根の部分に貫通穴７ｃを設
け、且つこの貫通穴７ｃの内面を含むリード部７ａに予
め半田等のメッキを施したリードフレームを使用する。
これにより、組立後、リード部７ａとフレーム７ｂとを
分断しても、リード部７ａの端面に半田等のメッキ部分
が残り、実装時の半田の濡れに寄与する。
【００２３】本発明は以上の例に限定されることなく、
更に種々変形して実施することができる。
更に種々変形して実施することができる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
小型且つ薄型であるとともに、動作試験が容易に行え、
且つ積層による３Ｄモジュール化が容易なパッケージの
半導体装置とその製造方法を提供することができる。
小型且つ薄型であるとともに、動作試験が容易に行え、
且つ積層による３Ｄモジュール化が容易なパッケージの
半導体装置とその製造方法を提供することができる。
【図１】 本発明の半導体装置を示す断面図である。
【図２】 本発明の半導体装置を示す斜視図である。
【図３】 本発明の半導体装置の他の実施形態を示す断
面図である。
面図である。
【図４】 本発明の半導体装置の製造に使用するリード
フレームを示す図である。
フレームを示す図である。
【図５】 本発明の半導体装置の製造方法を示す断面図
である。
である。
【図６】 本発明の半導体装置の製造方法の他の実施形
態を示す上面図である。
態を示す上面図である。
【図７】 第１の従来例を示す断面図である。
【図８】 第２の従来例を示す断面図である。
１ 半導体素子 ２，１２ リード ２ａ 上面上段部 ２ｂ 上面下段部 ２ｃ 下面 ３，１３，２３ ボンディングワイヤ ４，１４，２４ 封止樹脂 ５ 実装基板 ５ａ ランド ６ 導電性接合材 ７ リードフレーム ７ａ リード部 ７ｂ フレーム部 ７ｃ 貫通穴 ８ 組立用基板 ９ 樹脂パッケージ １０ ダイパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/065 Ｈ０１Ｌ 25/08 Ｚ 25/07 25/18 Ｆターム(参考） 5F044 AA01 GG03 GG08 JJ03 5F061 AA01 BA01 CA04 CB13 5F067 AA01 AB02 BB01 BE10 DF03
Claims (3)
- 【請求項１】 半導体素子と、該半導体素子の側方に近
接して配設された複数のリードと、該リードと該半導体
素子とを接続するボンディングワイヤと、該半導体素子
と該ボンディングワイヤとを封止する封止樹脂とを有す
る半導体装置において、 該リードの上面は上面上段部と該上面上段部より低い上
面下段部とを有し、該上面上段部における該リードの厚
さは該半導体素子の厚さより厚く、該ボンディングワイ
ヤは該上面下段部と該半導体素子の表面に形成された電
極パッドとにボンディングされており、該封止樹脂の上
面が該リードの上面上段部と同一平面をなして該リード
の上面上段部が露出し、該封止樹脂体の下面が該リード
の下面及び該半導体素子の裏面と同一平面をなして該リ
ードの下面及び該半導体素子の裏面が露出していること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置を複数個積み
重ね、下方の該半導体装置のリードの上面上段部と上方
の該半導体装置のリードの下面とを導電性接合材で接合
することで多段化されていることを特徴とする半導体装
置。 - 【請求項３】 上面が上面上段部と該上面上段部より低
い上面下段部とからなるリード部とフレーム部とを有す
るリードフレームと、該上面上段部における該リードフ
レームの厚さより薄い半導体素子とを使用し、 該リードフレーム及び該半導体素子を組立用基板に固定
する工程と、該上面下段部と該半導体素子の表面に形成
された電極パッドとをボンディングワイヤで接続する工
程と、該半導体素子の表面と該ボンディングワイヤを樹
脂封止する工程と、該リードフレームを該リード部と該
フレーム部とに分断することで樹脂パッケージを形成す
る工程と、該樹脂パッケージを該組立用基板から剥離す
る工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35974399A JP2001177005A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35974399A JP2001177005A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177005A true JP2001177005A (ja) | 2001-06-29 |
Family
ID=18466081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35974399A Withdrawn JP2001177005A (ja) | 1999-12-17 | 1999-12-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177005A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134573A (ja) * | 2002-10-10 | 2004-04-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006523964A (ja) * | 2003-04-18 | 2006-10-19 | フリースケール セミコンダクター インコーポレイテッド | 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法 |
| JP2007235791A (ja) * | 2006-03-03 | 2007-09-13 | Epson Toyocom Corp | 圧電デバイス |
| JP2008109121A (ja) * | 2006-09-28 | 2008-05-08 | Stats Chippac Ltd | 集積回路パッケージシステム |
| US7476962B2 (en) | 2005-03-04 | 2009-01-13 | Samsung Electronics Co., Ltd. | Stack semiconductor package formed by multiple molding and method of manufacturing the same |
| CN102386144A (zh) * | 2010-09-03 | 2012-03-21 | 鸿富锦精密工业（深圳）有限公司 | 芯片 |
| US8471374B2 (en) | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
| US8692377B2 (en) | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
| JP2018192760A (ja) * | 2017-05-22 | 2018-12-06 | 三菱電機株式会社 | インサート樹脂成形品 |
-
1999
- 1999-12-17 JP JP35974399A patent/JP2001177005A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134573A (ja) * | 2002-10-10 | 2004-04-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006523964A (ja) * | 2003-04-18 | 2006-10-19 | フリースケール セミコンダクター インコーポレイテッド | 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法 |
| US8072062B2 (en) | 2003-04-18 | 2011-12-06 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging and method for forming |
| US7476962B2 (en) | 2005-03-04 | 2009-01-13 | Samsung Electronics Co., Ltd. | Stack semiconductor package formed by multiple molding and method of manufacturing the same |
| US8471374B2 (en) | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
| JP2007235791A (ja) * | 2006-03-03 | 2007-09-13 | Epson Toyocom Corp | 圧電デバイス |
| JP2008109121A (ja) * | 2006-09-28 | 2008-05-08 | Stats Chippac Ltd | 集積回路パッケージシステム |
| US8642383B2 (en) | 2006-09-28 | 2014-02-04 | Stats Chippac Ltd. | Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires |
| CN102386144A (zh) * | 2010-09-03 | 2012-03-21 | 鸿富锦精密工业（深圳）有限公司 | 芯片 |
| US8692377B2 (en) | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
| US9142531B1 (en) | 2011-03-23 | 2015-09-22 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
| JP2018192760A (ja) * | 2017-05-22 | 2018-12-06 | 三菱電機株式会社 | インサート樹脂成形品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US6109369A (en) | Chip scale package | |
| JPH1126648A (ja) | 半導体装置およびそのリードフレーム | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR100818077B1 (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |