JPH07326690A - 半導体装置用パッケージおよび半導体装置 - Google Patents

半導体装置用パッケージおよび半導体装置

Info

Publication number
JPH07326690A
JPH07326690A JP22331894A JP22331894A JPH07326690A JP H07326690 A JPH07326690 A JP H07326690A JP 22331894 A JP22331894 A JP 22331894A JP 22331894 A JP22331894 A JP 22331894A JP H07326690 A JPH07326690 A JP H07326690A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
core substrate
metal core
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22331894A
Other languages
English (en)
Inventor
Daiya Araya
大也 荒谷
Koichi Totani
公一 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP22331894A priority Critical patent/JPH07326690A/ja
Publication of JPH07326690A publication Critical patent/JPH07326690A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】 多ピン化が図れる半導体装置用パッケージを
提供する。れる半導体装置を短期間に且つ安価に製造す
る。 【構成】 半導体チップ11が搭載されるメタルコア基
板12と、メタルコア基板12の半導体チップ搭載面側
に銅箔等により形成された内部配線パターン14と、メ
タルコア基板12の内部配線パターン14と電気的に接
続されたアウターリード20と、アウターリード20を
メタルコア基板12との間で挟み、メタルコア基板12
の半導体チップ搭載面側に接着された枠体22とを具備
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用パッケージ
および半導体装置に関する。
【0002】
【従来の技術】図7に特開平5−129482号公報に
開示された電子部品収納用パッケージを示す。この電子
部品収納用パッケージは、下面に半導体素子1が固定さ
れるアルミニウム製の基体2と、基体2の下面側に外部
リード端子3を挟んで固定されたアルミニウム製の枠体
4と、半導体素子1を覆うように枠体4内に充填された
樹脂層5を備え、樹脂層5が高熱伝導性粉末を含んでい
ることを特徴とするものである。アルミニウム製の基体
2および枠体4は表面に陽極酸化膜が形成されている。
この従来の電子部品収納用パッケージでは、基体2およ
び枠体4がアルミニウムの金属製であること、また樹脂
層5が高熱伝導性粉末を含んでいることにより放熱性に
優れている。
【0003】
【発明が解決しようとする課題】最近は半導体チップの
高集積化に伴い多ピン化が進み、微細な回路パターンが
要求されている。特にリードフレームのインナーリード
部は微細になるため加工が難しく、信頼性があるものを
短期間で製作することが難しいという課題があった。上
記従来の電子部品収納用パッケージでは、外部リード端
子(インナーリード部を含む)が金属板を加工して形成
されるものであるため、上記の微細加工が難しく、高集
積化した半導体チップに対応するのが困難であった。
【0004】そこで、本発明の目的は、多ピン化が可能
で、高集積半導体チップを搭載可能な半導体装置用パッ
ケージおよび該半導体チップを搭載した半導体装置を提
供するにある。また本発明の目的は、放熱性に優れる半
導体装置用パッケージ、さらには電磁シールド性に優れ
る半導体装置を提供するにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、本発明にか
かる半導体装置用パッケージは、半導体チップが搭載さ
れるメタルコア基板と、該メタルコア基板の半導体チッ
プ搭載面側に銅箔等により形成された内部配線パターン
と、前記メタルコア基板の内部配線パターンと電気的に
接続されたアウターリードと、前記アウターリードを前
記メタルコア基板との間で挟み、該メタルコア基板の半
導体チップ搭載面側に半導体チップ搭載部を囲んで接着
された枠体とを具備することを特徴としている。
【0006】また上記の半導体装置用パッケージにおい
て、前記メタルコア基板の半導体チップが搭載される部
分を凹部に形成することによって、半導体装置を薄く形
成することができる。
【0007】また本発明に係る半導体装置は、半導体チ
ップが搭載されるメタルコア基板と、該メタルコア基板
の半導体チップ搭載面側に銅箔等により形成された内部
配線パターンと、前記メタルコア基板の内部配線パター
ンと電気的に接続されたアウターリードと、前記アウタ
ーリードを前記メタルコア基板との間で挟み、該メタル
コア基板の半導体チップ搭載面側に半導体チップ搭載部
を囲んで接着された枠体と、前記メタルコア基板に前記
内部配線パターンと電気的に接続して搭載された前記半
導体チップと、前記枠体の枠内に充填され、前記半導体
チップを封止する樹脂とを具備することを特徴としてい
る。
【0008】前記メタルコア基板の前記半導体チップが
載置される部分を凹部に形成することで薄型化が可能と
なる。また前記樹脂による封止部の表層部に金属キャッ
プを固着することで、放熱性を向上できると共に、電磁
シールド効果を得ることができる。この場合枠体も金属
製とすることでさらにシールド効果を高められる。
【0009】さらに本発明の半導体装置用パッケージで
は、樹脂基体の表面に半導体チップ搭載部を囲んで銅箔
等により内部配線パターンが形成されたプリント回路基
板と、前記内部配線パターンと電気的に接続されたアウ
ターリードと、前記アウターリードを前記プリント回路
基板との間で挟み、該プリント回路基板の半導体チップ
搭載面側に接着された枠体とを具備することを特徴とし
ており、また半導体装置はこのパッケージに半導体チッ
プを搭載して樹脂封止したものである。
【0010】前記内部配線パターンが形成された面と反
対側のプリント回路基板の面に金属板を固定することに
よって放熱性を向上させることができる。さらにこの場
合において、前記樹脂による封止部の表層部に金属キャ
ップを固着することで、放熱性を向上できると共に、電
磁シールド効果を得ることができる。枠体も金属製とす
ることでさらにシールド効果が高められる。
【0011】
【作用】本発明の半導体装置用パッケージによれば、内
部配線パターンがメタルコア基板または樹脂基体に形成
され、アウターリードがその内部配線パターンに接続さ
れている。内部配線パターンは、例えば銅箔を基板上に
絶縁性の接着剤などで貼り付けてエッチング加工するこ
とで容易に形成することができ、微細加工が可能であ
り、多ピン化に対応して信頼性のある半導体装置を容易
に製作できる。
【0012】また、内部配線パターンが形成されたメタ
ルコア基板の半導体チップが載置される部分が凹部に形
成されていることで、半導体装置を薄く製作することが
可能である。
【0013】メタルコア基板型のもの、およびプリント
回路基板型のものにおいてプリント基板裏面に金属板を
固定したものでは、樹脂による封止部の表層部に金属キ
ャップを固着することで、半導体チップを上下から金属
で挾む構造となるから、放熱性を向上できると共に、電
磁シールド効果を得ることができるのである。この場合
に枠体も金属製とすることでさらにシールド効果が高め
られる。
【0014】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は、本発明にかかる半導体
装置10の一例を示す断面図である。12はメタルコア
基板であり、図1においてその上面に半導体チップ11
が搭載される。このメタルコア基板12は、半導体装置
10の放熱性の向上および半導体チップ11が樹脂封止
される際の変形防止のため、樹脂材と比較して熱伝導率
が高く剛性のある金属(例えば、銅またはアルミニウ
ム)が使用されている。メタルコア基板12の材質がア
ルミニウムである場合は、その表面を酸化することで絶
縁層16を容易に形成できる。従って、他に特別な絶縁
層を形成することなく、メタルコア基板12の表面に内
部配線パターンを形成できるという利点がある。また、
絶縁層16を形成するには、ポリイミド等の絶縁材を塗
布することもできる。
【0015】メタルコア基板12の半導体チップ11が
搭載される部分は、凹部26に形成されている。これに
より半導体装置10を薄型化することができる。また、
半導体チップ11の表面と内部配線パターン14の表面
をほぼ同一面内とすることができ、ボンディングワイヤ
28により半導体チップ11と内部配線パターン14の
接続を容易に行うことができる。
【0016】14は内部配線パターンであり、メタルコ
ア基板12の半導体チップ11の搭載面側に形成されて
いる。この内部配線パターン14の形成方法としては、
絶縁層16に銅箔を貼着してエッチングする方法、或い
は絶縁層16の全面を無電解めっきして所望のパターン
にエッチングした後そのパターン部分に電解めっきを施
して(アディティブ法)形成する方法、その他の薄膜技
術を利用することができる。
【0017】20はアウターリードであり、予め所定の
形状に形成され、メタルコア基板12の半導体チップ1
1の搭載面側に設けられた内部配線パターン14と、Au
-Ag接合の熱圧着によって電気的に接続され、固着され
ている。図1の実施例はQFPであるので、ガルウイン
グ状(Z状)に形成された複数のアウターリード20が
四方向に設けられている。この複数のアウターリード2
0は、半導体チップ11が樹脂封止される前で少なくと
も内部配線パターン14に接続・固着される前の状態に
おいて、リード部の先端側で連結されて一体化してい
る。アウターリード20を個々に切り離すトリーミング
・フォーミング工程(T/F工程)は、アウターリード
20を内部配線パターン14に接続した後の半導体装置
用パッケージを形成する段階、或いは半導体チップが樹
脂封止された後でも行うことができる。
【0018】22は枠体であり、予め矩形の枠状に形成
されており、アウターリード20をメタルコア基板12
との間で挟み、メタルコア基板12の半導体チップ搭載
面側に接着されている。本実施例では、樹脂製の枠体2
2がエポキシ樹脂からなる接着材24によって接着され
る また、この枠体22の材質をアルミニウムや銅等の金属
とすれば、樹脂の場合と比較して放熱性を向上できる。
この場合、少なくともアウターリード20に接する枠体
22の表面には、絶縁層を設ける必要がある。枠体22
にアルミニウムを使用する場合は、その表面に酸化膜を
作ることで絶縁層を形成でき、これにより絶縁性を容易
に確保できるという利点がある。なお、絶縁層としては
ポリイミド等を使用することも可能である。
【0019】以上のメタルコア基板12、内部配線パタ
ーン14、アウターリード20、および枠体22を構成
要素として半導体装置用パッケージが形成される。そし
て、メタルコア基板12の凹部26の底面上に半導体チ
ップ11が搭載され、この半導体チップ11と内部配線
パターン14とがボンディングワイヤ28によって電気
的に接続される。なお、半導体チップ11と内部配線パ
ターン14を、TABテープにより接続しても良い。3
0はポッティング樹脂であり、枠体22の枠内にポッテ
ィングによって充填されている。このポッティング樹脂
30によって、枠体22の枠内に搭載された半導体チッ
プ11を封止し、ボンディングワイヤ28等が腐食しな
いように空気を遮断する。このようにして半導体装置に
完成される。なお、ポッティング樹脂30に代えてシリ
コーンを充填しても同様の封止効果を得ることができる
のは勿論である。
【0020】図2は本発明の他の実施例を示す。図1の
実施例とは、ポッティング樹脂30による封止部の表層
部に金属製のキャップ32が固着されたことが異なる。
このキャップ32はアルミニウムや銅などの金属製であ
り、熱放散性が高いことから、放熱性を向上できる。ま
た、半導体チップの上方を覆うことができるから、メタ
ルコア基板12と共に半導体チップ11を上下から挟
み、電磁シールド効果を高めることができる。電磁シー
ルド効果は、枠体22を金属で形成することでより向上
できる。また、金属は樹脂と比較して剛性が高いため、
補強プレートとして強度維持の役目もする なお、キャップ32はポッティングしたポッティング樹
脂30が硬化する前に上面に載せるだけでポッティング
樹脂層の所定の位置に固着でき、容易に搭載可能であ
る。この際、枠体22の内周上角部に段差部22aが、
キャップ32を受けるべく形成されているので、キャッ
プ32を寸法精度良く所定の位置に固着できる。
【0021】次に図1の半導体装置10にかかる製造方
法について説明する。先ず、半導体チップ11が搭載さ
れるメタルコア基板12の半導体チップ搭載面側に絶縁
層16を介して前記した方法により内部配線パターン1
4を形成する。次に、予めZ字状に形成されたアウター
リード20をメタルコア基板12上の内部配線パターン
14と電気的に接続して、アウターリード20をメタル
コア基板12との間に挟むよう予め矩形枠状に形成され
た枠体22をメタルコア基板12の半導体チップ搭載面
側にエポキシ樹脂で接着すると共に、半導体チップ11
をメタルコア基板12に搭載して、ボンディングワイヤ
28によって半導体チップ11と内部配線パターン14
とを電気的に接続する。そして、枠体22の枠内にポッ
ティングによりポッティング樹脂30を充填し、半導体
チップ11を封止することで、半導体装置10が所定形
状に形成される。
【0022】なお、枠体22をメタルコア基板12の半
導体チップ搭載面側に接着する工程は、前記の半導体装
置用パッケージを形成するために半導体チップ11を搭
載する前に行ってもよいし、半導体チップ11を搭載し
てワイヤボンディングをした後に枠体22を接着するこ
とも可能である。枠体22をメタルコア基板12に接着
する前に、半導体チップ11を搭載してワイヤボンディ
ングをすれば、枠体22が邪魔にならず、ワイヤボンデ
ィングをしやすいという利点がある。
【0023】また、アウターリード20を内部配線パタ
ーン14と電気的に接続する工程は、半導体チップ11
をメタルコア基板12に搭載してワイヤボンディングを
した後で行うことも可能である。これによっても、ワイ
ヤボンディングをしやすいという利点がある。なお、ア
ウターリードは複数本が連結された状態で予め所定の形
状(例えば、Z字状)に成形しておけばよい。歪みを吸
収する部分を設ければ、QFPのため四方に出ている複
数のアウターリードをリング状に一体に成形できる。こ
のように、予めアウターリードがフォーミングされた半
導体装置用パッケージを在庫しておけば、半導体チップ
搭載後のT/F加工が不要であるため、短期間で製作で
き、コストを低減できる。
【0024】また、内部配線パターン14が形成された
メタルコア基板12の半導体チップ11が搭載される部
分を、その半導体チップ11のサイズに対応させて切削
(ザグリ)加工によって所定サイズの凹部に形成するこ
とも可能である。ザグリ加工は、フライスカッター等の
工作機械によって容易にできる。従って、小さい半導体
チップに合わせたメタルコア基板を形成しておけば、半
導体装置が同ピン(同一外形)であり、半導体のチップ
のサイズが異なるものに対応できる。すなわち、半導体
装置用パッケージを汎用化でき、これにより製造コスト
を低減できる。
【0025】また、本発明の半導体装置によれば、ヒー
トスプレッダとして作用するメタルコア基板12を用い
ているため熱放散性は良いが、図3に示すように、メタ
ルコア基板12にフィン34を装着することも容易であ
り、さらに放熱性を向上できる。
【0026】また、本発明の半導体装置用パッケージ
は、単体パッケージ(個片パッケージ)なので、アルミ
ニウム線によるウェッジ・ボンディング法の使用が可能
である。すなわち、個片のパッケージを回転させてワイ
ヤボンディングをすることができるため、ルーピングに
方向性の制約を受けるウェッジ・ボンディング法に用い
られるアルミニウム線の使用が可能になり、金線を使用
する場合と比較して高密度な接続ピッチに対応したボン
ディングが可能となるし、接続の信頼性も向上する。
【0027】以上、内部配線パターン14が単層に形成
されている場合を説明してきたが、メタルコア基板12
の表面を多層回路に製作してもよいのはもちろんであ
る。また、上記の実施例ではQFPを中心に説明してき
たが、これに限られることなくDIP(Dual Inline Pa
ckage)タイプなど他のタイプの半導体装置にも応用でき
る。
【0028】図4はPCB基板(プリント回路基板)を
用いた半導体装置40を示す。42はプリント回路基板
であり、樹脂基体44の表面に内部配線パターン46が
形成されて成る。内部配線パターン46は半導体チップ
搭載部を囲むようにして形成されており、また前記の内
部配線パターン14と同様にして、例えば基体44の表
面に接着された銅箔等をエッチング加工して形成され
る。従って微細なパターンの形成が可能である。48は
アウターリードであり、金属板をプレス加工もしくはエ
ッチング加工して形成され、前記のアウターリード20
と同様に、一端側(外側)で外枠(図示せず)により連
結された形状に形成され、また予めガルウィング形状に
T/F加工されている。アウターリード48も前記と同
様にAu-Ag による熱圧着により内部配線パターン46上
にその内端側で固着されている。
【0029】50は樹脂製の枠体であり、接着性を有す
る樹脂材料を用いて予め所定の枠状に成形されている。
そして自身の接着力により、樹脂基体44上に固定され
る。その際アウターリード48の内端側は樹脂基体44
と枠体50とで挟まれる構造となっている。接着性を有
する樹脂は例えば熱可塑性ポリイミド樹脂のようなもの
が利用できる。なお枠体50は必ずしも接着性を有する
樹脂でなく、通常の樹脂材料を用いて成形してもよく、
この場合には別途接着剤を用いて樹脂基体44上に接着
するとよい。枠体50は樹脂で成形すると所定の形状に
容易かつ安価に形成でき、有利である。しかしながら枠
体50は、アルミニウムあるいは銅材等の金属を用いて
形成することもできる。上記のようにして半導体装置用
パッケージに形成できる。
【0030】半導体装置に完成するには、上記パッケー
ジのチップ搭載部に半導体チップ11を接着剤等を用い
て搭載し、半導体チップ11と内部配線パターン46と
をワイヤ28で電気的に接続し、さらに前記と同様にし
て、枠体50で形成された空間内にポッティング樹脂3
0を充填して、半導体チップ11を封止して形成され
る。ポッティング樹脂30の代わりにシリコーンを充填
するようにしてもよい。またワイヤ28の代わりにTA
Bテープを用いてもよい。上記のようにして、安価かつ
容易に、多ピンの半導体装置用パッケージおよび半導体
装置を形成できる。
【0031】図5はさらに他の実施例を示す。本実施例
で図4に示す実施例と相違する点は、樹脂基体44の裏
面側(内部配線パターン46と反対側の面)に金属板5
2を固定した点である。金属板52は図示しない接着剤
を用いて固定できる。金属板52は熱伝導性に優れる金
属、例えば銅、アルミニウムなどを用いると好適であ
る。図5は半導体装置に完成したもので示しているが、
半導体装置用パッケージを内在していることはもちろん
である。本実施例では、金属板52が放熱機能を有する
ことか熱放散性に優れる。また図示しないが、ポッティ
ング樹脂30による封止部の表層部に金属製のキャップ
を固定することにより、金属板52と共に半導体チップ
11を両側から挾む構造となることから、電磁シールド
効果を高めることができる。この場合に枠体50も金属
製のものを用いることでさらにシールド効果を向上させ
得る。
【0032】図6はさらにまた他の実施例を示す。本実
施例では、図5に示す実施例のものにおいて、金属板5
2の裏面側にさらに樹脂基体54を接着剤によって固定
している点で相違している。本実施例でも半導体装置と
半導体装置用パッケージとの両方が内在されることはも
ちろんである。このように金属板52の両面側に樹脂基
体44、54を固定した構造となっているので、金属板
52の両側で強度的バランスが取れ、反りの発生を完全
に防止できる。さらに本実施例では、樹脂基体54の裏
面側にソルダーレジスト56を塗布して、さらに強度的
バランスを図るようにすることもできる。また図示の例
では、ソルダーレジスト56の上に放熱フィン34を接
着剤35を用いて固定した例を示した。このようにする
ことでさらに放熱効果を高めることができる。なお、本
実施例でも、図示しないが、ポッティング樹脂30によ
る封止部の表層部に金属製のキャップを固定することに
より、金属板52と共に半導体チップ11を両側から挾
む構造となることから、電磁シールド効果を高めること
ができる。この場合に枠体50も金属製のものを用いる
ことでさらにシールド効果を向上させ得る。
【0033】なお、図示のように樹脂基体44にスルー
ホール58を形成し、このスルーホール58にスルーホ
ールめっきを施し、スルーホールめっき膜60を介して
内部配線パターン46中のグランド端子と金属板52と
を接続することで金属板52をグランドとして使用で
き、電気的特性の向上が図れる。
【0034】以上、本発明の好適な実施例について種々
述べてきたが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内でさらに多くの
改変を施し得るのはもちろんのことである。
【0035】
【発明の効果】本発明の半導体装置用パッケージによれ
ば、内部配線パターンがメタルコア基板または樹脂基体
に形成され、アウターリードがその内部配線パターンに
接続され、内部配線パターンは、例えば銅箔をエッチン
グ加工するなど、薄膜を加工して形成されるので、容易
かつ微細な加工が可能であり、多ピンのパッケージを提
供できる。また、内部配線パターンが形成されたメタル
コア基板の半導体チップが載置される部分が凹部に形成
されていることで、半導体装置を薄く製作することが可
能である。
【0036】また本発明に係る半導体装置は、高集積度
であり、かつ信頼性が向上している。メタルコア基板型
のもの、およびプリント回路基板型のものにおいてプリ
ント回路基板裏面に金属板を固定したものでは、樹脂に
よる封止部の表層部に金属キャップを固着することで、
半導体チップを上下から金属で挾む構造となるから、放
熱性を向上できると共に、電磁シールド効果を得ること
ができる。この場合に枠体も金属製とすることでさらに
シールド効果を高められる。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の一実施例を示す断
面図である。
【図2】本発明にかかる半導体装置の他の実施例を示す
断面図である。
【図3】本発明にかかる半導体装置に放熱フィンを搭載
した実施例を示す断面図である。
【図4】半導体装置の他の実施例を示す断面図である。
【図5】半導体装置のさらに他の実施例を示す断面図で
ある。
【図6】半導体装置のさらにまた他の実施例を示す断面
図である。
【図7】従来の技術を示す断面図である。
【符号の説明】
10 半導体装置 11 半導体チップ 12 メタルコア基板 14 内部配線パターン 16 絶縁層 20 リード 22 枠体 24 接着材 26 凹部 28 ボンディングワイヤ 30 ポッティング樹脂 32 キャップ 40 半導体装置 42 プリント回路基板 44 樹脂基体 46 内部配線パターン 48 アウターリード 50 枠体 52 金属板

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが搭載されるメタルコア基
    板と、 該メタルコア基板の半導体チップ搭載面側に銅箔等によ
    り形成された内部配線パターンと、 前記メタルコア基板の内部配線パターンと電気的に接続
    されたアウターリードと、 前記アウターリードを前記メタルコア基板との間で挟
    み、該メタルコア基板の半導体チップ搭載面側に半導体
    チップ搭載部を囲んで接着された枠体とを具備すること
    を特徴とする半導体装置用パッケージ。
  2. 【請求項2】 前記メタルコア基板の半導体チップが搭
    載される部分が凹部に形成されていることを特徴とする
    請求項1記載の半導体装置用パッケージ。
  3. 【請求項3】 半導体チップが搭載されるメタルコア基
    板と、 該メタルコア基板の半導体チップ搭載面側に銅箔等によ
    り形成された内部配線パターンと、 前記メタルコア基板の内部配線パターンと電気的に接続
    されたアウターリードと、 前記アウターリードを前記メタルコア基板との間で挟
    み、該メタルコア基板の半導体チップ搭載面側に半導体
    チップ搭載部を囲んで接着された枠体と、 前記メタルコア基板に前記内部配線パターンと電気的に
    接続して搭載された前記半導体チップと、 前記枠体の枠内に充填され、前記半導体チップを封止す
    る樹脂とを具備することを特徴とする半導体装置。
  4. 【請求項4】 前記メタルコア基板の前記半導体チップ
    が載置される部分が凹部に形成されていることを特徴と
    する請求項3記載の半導体装置。
  5. 【請求項5】 前記枠体を金属で形成したことを特徴と
    する請求項3または4記載の半導体装置。
  6. 【請求項6】 前記樹脂による封止部の表層部に金属キ
    ャップが固着されたことを特徴とする請求項3、4また
    は5記載の半導体装置。
  7. 【請求項7】 樹脂基体の表面に半導体チップ搭載部を
    囲んで銅箔等により内部配線パターンが形成されたプリ
    ント回路基板と、 前記内部配線パターンと電気的に接続されたアウターリ
    ードと、 前記アウターリードを前記プリント回路基板との間で挟
    み、該プリント回路基板の半導体チップ搭載面側に接着
    された枠体とを具備することを特徴とする半導体装置用
    パッケージ。
  8. 【請求項8】 前記内部配線パターンが形成された面と
    反対側のプリント回路基板の面に金属板が固定されてい
    ることを特徴とする請求項6記載の半導体装置用パッケ
    ージ。
  9. 【請求項9】 請求項7記載の半導体装置用パッケージ
    の半導体チップ搭載部に半導体チップが搭載され、該半
    導体チップと内部配線パターンとが電気的に接続され、
    前記枠体内に樹脂が充填されて前記半導体チップが封止
    されていることを特徴とする半導体装置。
  10. 【請求項10】 請求項8記載の半導体装置用パッケー
    ジの半導体チップ搭載部に半導体チップが搭載され、該
    半導体チップと内部配線パターンとが電気的に接続さ
    れ、前記枠体内に樹脂が充填されて前記半導体チップが
    封止されていることを特徴とする半導体装置。
  11. 【請求項11】 前記枠体が金属で形成されていること
    を特徴とする請求項10記載の半導体装置。
  12. 【請求項12】 前記樹脂による封止部の表層部に金属
    キャップが固着されたことを特徴とする請求項10また
    は11記載の半導体装置。
JP22331894A 1994-04-07 1994-09-19 半導体装置用パッケージおよび半導体装置 Pending JPH07326690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22331894A JPH07326690A (ja) 1994-04-07 1994-09-19 半導体装置用パッケージおよび半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-69196 1994-04-07
JP6919694 1994-04-07
JP22331894A JPH07326690A (ja) 1994-04-07 1994-09-19 半導体装置用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JPH07326690A true JPH07326690A (ja) 1995-12-12

Family

ID=26410396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22331894A Pending JPH07326690A (ja) 1994-04-07 1994-09-19 半導体装置用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JPH07326690A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法
EP1261028A2 (en) 2001-05-22 2002-11-27 Hitachi, Ltd. Cooling arrangement for an electronic apparatus
JP2007124862A (ja) * 2005-10-31 2007-05-17 Furukawa Electric Co Ltd:The バスバー付き回路基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法
EP1261028A2 (en) 2001-05-22 2002-11-27 Hitachi, Ltd. Cooling arrangement for an electronic apparatus
US7145231B2 (en) 2001-05-22 2006-12-05 Hitachi, Ltd. Electronic apparatus
US7425762B2 (en) 2001-05-22 2008-09-16 Hitachi, Ltd. Electronic apparatus
JP2007124862A (ja) * 2005-10-31 2007-05-17 Furukawa Electric Co Ltd:The バスバー付き回路基板
JP4728776B2 (ja) * 2005-10-31 2011-07-20 古河電気工業株式会社 バスバー付き回路基板

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US5397921A (en) Tab grid array
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US5854512A (en) High density leaded ball-grid array package
JP2001015679A (ja) 半導体装置及びその製造方法
EP0623954B1 (en) Molded plastic packaging of electronic devices
KR100271639B1 (ko) 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US20020190366A1 (en) Micro BGA package
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2622862B2 (ja) リード付電子部品搭載用基板
JP2612468B2 (ja) 電子部品搭載用基板
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH06216492A (ja) 電子装置
KR200159861Y1 (ko) 반도체 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JP4311294B2 (ja) 電子装置およびその製造方法
KR950003904B1 (ko) 반도체 패키지
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지