KR100393097B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100393097B1
KR100393097B1 KR10-2000-0081969A KR20000081969A KR100393097B1 KR 100393097 B1 KR100393097 B1 KR 100393097B1 KR 20000081969 A KR20000081969 A KR 20000081969A KR 100393097 B1 KR100393097 B1 KR 100393097B1
Authority
KR
South Korea
Prior art keywords
heat spreader
circuit board
semiconductor chip
plating layer
input
Prior art date
Application number
KR10-2000-0081969A
Other languages
English (en)
Other versions
KR20020052575A (ko
Inventor
문두환
허정필
이기욱
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0081969A priority Critical patent/KR100393097B1/ko
Publication of KR20020052575A publication Critical patent/KR20020052575A/ko
Application granted granted Critical
Publication of KR100393097B1 publication Critical patent/KR100393097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체패키지에 관한 것으로, 히트스프레더를 공통의 그라운드 수단으로 사용함으로써, 시그널용 배선패턴의 갯수를 최대한 확보함과 동시에 배선패턴 상호간의 크로스터크 현상도 최소화시킬 수 있도록, 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성된 히트스프레더와, 상기 히트스프레더의 요부 바닥면에 접착층으로 접착되고, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 히트스프레더의 요부 외주연 상면에 접착층으로 접착되어 있으며, 볼랜드 및 본드핑거를 갖는 다수의 배선패턴이 형성된 회로기판과, 상기 반도체칩의 입출력패드와 회로기판의 배선패턴중 본드핑거를 전기적으로 접속시키는 다수의 전기적 접속수단과, 상기 반도체칩 및 전기적 접속수단이 봉지재로 봉지되어 형성된 봉지부와, 상기 회로기판중 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서, 상기 히트스프레더는 그라운드용으로 이용될 수 있도록, 회로기판 또는 반도체칩의 입출력패드중 어느 하나와 전기적 접속수단으로 접속된 것을 특징으로 한다.

Description

반도체패키지{Semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 히트스프레더를 구비한 볼그리드어레이(Ball Grid Array) 반도체패키지에 관한 것이다.
통상 볼그리드어레이 반도체패키지는 마더보드에 실장되는 입출력 단자가 회로기판 일면에 어레이된 다수의 도전성볼로 이루어진 것을 말한다. 이러한 반도체패키지는 실장면적을 최소화시킴과 동시에, 많은 입출력 단자를 확보할 수 있어 최근의 통신기기, 셀룰러 폰, 노트북, 무선 시스템 등의 요구를 충족시키게 적합함으로써, 최근 급속하게 이용되고 있는 추세이다. 또한, 최근에는 상기 반도체패키지의 방열성능을 향상시키기 위해 회로기판의 일면에 히트스프레더를 장착한 것들이 출시되고 있다.
이러한 종래의 반도체패키지(100')가 도1에 도시되어 있으며, 이를 참조하여 종래 기술을 설명하면 다음과 같다.
먼저, 대략 판상으로서 상면 중앙에 요부(3')(凹部')가 형성된 히트스프레더(2')가 구비되어 있고, 상기 히트스프레더(2')의 요부(3') 바닥면에는 반도체칩(5')이 접착층(11')으로 접착되어 있다. 상기 반도체칩(5')은 상면에 다수의 입출력패드(5a')가 형성되어 있다.
상기 히트스프레더(2')의 요부(3')를 제외한 상면에는 인쇄회로기판, 써킷테이프, 써킷필름 등의 회로기판(10')이 접착층(11')에 의해 접착되어 있다. 상기 회로기판(10')은 통상 수지층(12')을 기본층으로 그 상면에 볼랜드(13a') 및 본드핑거(13b')를 갖는 다수의 배선패턴(13')이 형성되어 있으며, 상기 배선패턴(13')중본드핑거(13b')는 반도체칩(5')의 입출력패드(5a')와 도전성와이어와 같은 전기적 접속수단(6')에 의해 상호 연결되어 있다. 물론, 상기 볼랜드(13a') 및 본드핑거(13b')를 제외한 배선패턴(13') 및 수지층(12') 상면에는 절연성 솔더마스크(14')가 코팅되어 있다.
계속해서, 상기 회로기판(10')의 볼랜드(13a')에는 도전성볼(30')이 융착되어 있으며, 상기 반도체칩(5'), 전기적 접속수단(6') 등은 봉지재로 봉지되어 일정 형태의 봉지부(21')가 형성되어 있다.
도면중 미설명 부호 22'는 액상 봉지재를 이용하여 봉지부(21)를 형성할 경우, 상기 액상 봉지재가 볼랜드(13a')쪽으로 과도하게 흘러가지 않토록 하는 댐이다.
이러한 종래 반도체패키지(100)는 반도체칩(5')의 시그널(Signal), 그라운드(Ground) 및 파워(Power) 신호가 전기적 접속수단(6'), 배선패턴(13') 및 도전성볼(30')을 통하여 외부로 출력 또는 입력된다.
그러나, 이러한 종래의 반도체패키지는 상기 배선패턴중 다수를 그라운드용으로 할당하여여 하는 문제가 있다. 즉, 공통된 그라운드 수단이 없기 때문에, 상기 배선패턴중 다수개를 그라운드용으로 사용함으로써, 그만큼 시그널용 배선패턴의 갯구가 낭비되는 단점이 있다.
또한, 최근의 배선패턴은 많은 수의 입출력 단자를 확보하기 위해, 파인피치(Fine Pitch)화 됨으로써, 상기 배선패턴 상호간의 크로스 터크(Cross Talk) 현상이 심하게 발생하고 이에 따라, 반도체칩과 마더보드 사이의 신호 지연시간이 길어지고, 또한 반도체칩의 전기적 성능을 저하시키는 단점도 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 히트스프레더를 공통의 그라운드 수단으로 사용함으로써, 시그널용 배선패턴의 갯수를 최대한 확보함과 동시에 배선패턴 상호간의 크로스터크 현상도 최소화시킬 수 있는 반도체패키지를 제공하는데 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 및 도2b는 본 발명의 제1,2실시예에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
101,102; 본 발명에 의한 반도체패키지
2; 히트스프레더 3; 요부(凹部)
4a; 제1도금층 4b; 제2도금층
5; 반도체칩 5a; 입출력패드
6a,6b; 전기적 접속수단 10; 회로기판
11; 접착층 12; 수지층
13; 배선패턴 13a; 볼랜드
13b; 본드핑거 14; 솔더마스크
16; 관통공 21a,21b; 봉지부
22; 댐 30; 도전성볼
상기한 목적을 달성하기 위해 본 발명은 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성된 히트스프레더와, 상기 히트스프레더의 요부 바닥면에 접착층으로 접착되고, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 히트스프레더의 요부 외주연 상면에 접착층으로 접착되어 있으며, 볼랜드 및 본드핑거를 갖는 다수의 배선패턴이 형성된 회로기판과, 상기 반도체칩의 입출력패드와 회로기판의 배선패턴중 본드핑거를 전기적으로 접속시키는 다수의 전기적 접속수단과, 상기 반도체칩 및 전기적 접속수단이 봉지재로 봉지되어 형성된 봉지부와, 상기 회로기판중 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서, 상기 히트스프레더는 그라운드용으로 이용될 수 있도록, 회로기판 또는 반도체칩의 입출력패드중 어느 하나와 전기적 접속수단으로 접속된 것을 특징으로 한다.
여기서, 상기 히트스프레더는 요부의 외주연 상면에 다수의 제1도금층이 형성되어 있고, 상기 히트스프레더의 상면 내주연에는 다수의 제2도금층이 형성되어 있으며, 상기 제1도금층은 전기적 접속수단에 의해 반도체칩의 입출력패드에 접속되어 있고, 상기 제2도금층은 전기적 접속수단에 의해 회로기판의 배선패턴에 접속될 수 있다.
또한, 상기 히트스프레더는 요부의 외주연 상면에 다수의 제1도금층이 형성되어 있고, 상기 회로기판 및 접착층을 관통하여서는 관통공이 형성된 동시에, 상기 관통공 내측의 히트스프레더 상면에는 제2도금층이 형성되어 있고, 상기 제1도금층은 전기적 접속수단에 의해 반도체칩의 입출력패드에 접속되어 있고, 상기 제2도금층은 전기적 접속수단에 의해 회로기판의 배선패턴에 접속될 수도 있다.
더불어, 상기 전기적 접속수단은 도전성와이어일 수 있고, 또한 상기 제1도금층 및 제2도금층은 금(Au) 또는 은(Ag)중 어느 하나가 도금되어 형성될 수 있다.
또한, 상기 제2도금층 및 이것에 접속된 전기적 접속수단에는 봉지재가 충진되어 일정 형상의 봉지부가 더 형성되어 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 히트스프레더가 공통의 그라운드용으로 이용됨으로써, 반도체칩의 그라운드 신호가 상기 히트스프레더쪽으로 통전되도록 하여, 시그널용 배선패턴을 최대로 확보할 수 있는 장점이 있다.
또한, 회로기판 하면에 위치한 히트스프레더가 그라운드용으로 작용함으로써, 상기 회로기판에 형성된 배선패턴의 크로스터크 현상이 최소화되어 전기적 신호 지연 시간이 짧아지고 또한 반도체칩의 전기적 성능도 향상되는 장점이 있다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여상세하게 설명하면 다음과 같다.
도2a는 본 발명의 제1실시예에 의한 반도체패키지(101)를 도시한 단면도이다.
대략 판상으로서 상면 중앙에 일정깊이의 요부(3)(凹部)가 형성된 히트스프레더(2)가 구비되어 있고, 상기 히트스프레더(2)의 요부(3) 바닥면에는 접착층(11)으로 상면에 다수의 입출력패드(5a)가 형성된 반도체칩(5)이 접착되어 있으며, 상기 히트스프레더(2)의 요부(3) 외주연 상면에 접착층(11)으로 접착되어 있으며, 볼랜드(13a) 및 본드핑거(13b)를 갖는 다수의 배선패턴(13)이 형성된 회로기판(10)이 구비되어 있다. 또한 상기 반도체칩(5)의 입출력패드(5a)와 회로기판(10)의 배선패턴(13)(예를 들면, 시그널용 배선패턴)중 본드핑거(13b)는 전기적 접속수단(6)에 의해 접속되어 있고, 상기 반도체칩(5) 및 전기적 접속수단(6)은 봉지재로 봉지되어 일정형상의 봉지부(21a)가 형성되어 있다. 또한, 상기 회로기판(10)중 볼랜드(13a)에는 도전성볼(30)이 융착되어 있으며, 이러한 구조는 종래와 동일하다.
단, 본 발명은 상기 히트스프레더(2)가 그라운드용으로 이용될 수 있도록, 상기 히트스프레더(2)가 회로기판(10) 또는 반도체칩(5)의 입출력패드(5a)중 어느 하나와 전기적 접속수단(6a)(6b)으로 접속된 것을 특징으로 한다.
즉, 도2a에 도시된 바와 같이 상기 히트스프레더(2)는 요부(3)의 외주연 상면에 금(Au) 또는 은(Ag)과 같이 녹는점이 비교적 작은 물질로 다수의 제1도금층(4a)이 형성되어 있고, 상기 히트스프레더(2)의 상면 내주연 역시 상기금 또는 은과 같은 물질로 다수의 제2도금층(4b)이 형성되어 있다. 물론, 상기 제1도금층(4a) 및 제2도금층(4b)이 형성된 영역에는 접착층(11) 및 회로기판(10)이 접착되어 있지 않다.
또한, 상기 제1도금층(4a)은 도전성와이어와 같은 전기적 접속수단(6a)에 의해 반도체칩(5)의 그라운드용 입출력패드(5a)에 접속되어 있고, 상기 제2도금층(4b) 역시 도전성와이어와 같은 전기적 접속수단(6b)에 의해 회로기판(10)의 배선패턴(13)에 접속되어 있다.
더불어, 상기 제2도금층(4b) 및 이것에 접속된 전기적 접속수단(6b)에는 봉지재가 충진되어 일정 형상의 봉지부(21b)가 더 형성되어 있다.
따라서, 반도체칩(5)의 그라운드 신호는 전기적 접속수단(6a), 히트스프레더(2), 전기적 접속수단(6b), 배선패턴(13) 및 도전성볼(30)을 통하여 마더보드에 전달된다. 마더보드의 그라운드 신호는 상기와 역순으로 반도체칩(5)에 전달된다.
한편, 도2b의 반도체패키지(102)를 참조하면, 상기 히트스프레더(2)는 요부(3)의 외주연 상면에 다수의 제1도금층(4a)이 형성되어 있고, 상기 회로기판(10) 및 접착층(11)을 관통하여서는 관통공(16)이 형성된 동시에, 상기 관통공(16) 내측의 히트스프레더(2) 상면에는 제2도금층(4b)이 형성되어 있다. 여기서도, 상기 제1도금층(4a) 및 제2도금층(4b) 역시 금(Au) 또는 은(Ag)중 어느 하나가 이용되어 형성됨이 바람직하다.
또한, 상기 제1도금층(4a)은 도전성와이어와 같은 전기적 접속수단(6a)에 의해 반도체칩(5)의 그라운드용 입출력패드(5a)에 접속되어 있고, 상기 제2도금층(4b) 역시 도전성와이어와 같은 전기적 접속수단(6b)에 의해 회로기판(10)의 배선패턴(13)에 접속되어 있다.
여기서, 상기 제2도금층(4b) 및 이것에 접속된 전기적 접속수단(6b)에는 봉지재가 충진되어 일정 형상의 봉지부(21b)가 더 형성되어 있다.
상기와 같이 하여, 반도체칩(5)의 그라운드 신호는 전기적 접속수단(6a), 히트스프레더(2), 전기적 접속수단(6b), 배선패턴(13) 및 도전성볼(30)을 통하여 마더보드에 전달되고, 마더보드의 그라운드 신호는 상기와 역순으로 반도체칩(5)에 전달된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지에 의하면 히트스프레더가 공통의 그라운드용으로 이용됨으로써, 반도체칩의 그라운드 신호가 상기 히트스프레더쪽으로 통전되도록 하여, 시그널용 배선패턴을 최대로 확보할 수 있는 효과가 있다.
또한, 회로기판 하면에 위치한 히트스프레더가 그라운드용으로 작용함으로써, 상기 회로기판에 형성된 배선패턴의 크로스터크 현상이 최소화되어 전기적 신호 지연 시간이 짧아지고 또한 반도체칩의 전기적 성능도 향상되는 효과가 있다.

Claims (6)

  1. (삭제)
  2. (정정) 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성된 히트스프레더와, 상기 히트스프레더의 요부 바닥면에 접착층으로 접착되고, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 히트스프레더의 요부 외주연 상면에 접착층으로 접착되어 있으며, 볼랜드 및 본드핑거를 갖는 다수의 배선패턴이 형성된 회로기판과, 상기 반도체칩의 입출력패드와 회로기판의 배선패턴중 본드핑거를 전기적으로 접속시키는 다수의 전기적 접속수단과, 상기 반도체칩 및 전기적 접속수단이 봉지재로 봉지되어 형성된 봉지부와, 상기 회로기판중 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서,
    상기 히트스프레더는 요부의 외주연 상면에 다수의 제1도금층이 형성되고, 상기 제1도금층은 도전성 와이어에 의해 상기 반도체칩의 입출력패드에 전기적으로 접속되며, 상기 회로기판의 외주연인 동시에 상기 히트스프레더의 상면 내주연에는 다수의 제2도금층이 형성되고, 상기 제2도금층은 도전성 와이어에 의해 상기 회로기판의 배선패턴에 전기적으로 접속되는 동시에, 상기 제2도금층, 이것에 연결된 도전성 와이어의 주변은 봉지재가 도포되어 봉지부가 형성된 것을 특징으로 하는 반도체패키지.
  3. (정정) 대략 판상으로서 상면 중앙에 일정깊이의 요부(凹部)가 형성된 히트스프레더와, 상기 히트스프레더의 요부 바닥면에 접착층으로 접착되고, 상면에 다수의 입출력패드가 형성된 반도체칩과, 상기 히트스프레더의 요부 외주연 상면에 접착층으로 접착되어 있으며, 볼랜드 및 본드핑거를 갖는 다수의 배선패턴이 형성된 회로기판과, 상기 반도체칩의 입출력패드와 회로기판의 배선패턴중 본드핑거를 전기적으로 접속시키는 다수의 전기적 접속수단과, 상기 반도체칩 및 전기적 접속수단이 봉지재로 봉지되어 형성된 봉지부와, 상기 회로기판중 볼랜드에 융착된 다수의 도전성볼로 이루어진 반도체패키지에 있어서,
    상기 히트스프레더는 요부의 외주연 상면에 다수의 제1도금층이 형성되고, 상기 제1도금층은 도전성 와이어에 의해 상기 반도체칩의 입출력패드에 전기적으로 접속되며, 상기 회로기판 및 접착층을 관통하여서는 관통공이 형성된 동시에, 상기 관통공 내측의 히트스프레더 상면에는 제2도금층이 형성되고, 상기 제2도금층은 도전성 와이어에 의해 상기 회로기판의 배선패턴에 전기적으로 접속되는 동시에, 상기 제2도금층 및 이것에 연결된 도전성 와이어의 주변은 봉지재가 도포되어 봉지부가 형성된 것을 특징으로 하는 반도체패키지.
  4. (삭제)
  5. 제2항 또는 제3항에 있어서, 상기 제1도금층 및 제2도금층은 금(Au) 또는 은(Ag)중 어느 하나가 도금되어 형성된 것을 특징으로 하는 반도체패키지.
  6. (삭제)
KR10-2000-0081969A 2000-12-26 2000-12-26 반도체패키지 KR100393097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081969A KR100393097B1 (ko) 2000-12-26 2000-12-26 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081969A KR100393097B1 (ko) 2000-12-26 2000-12-26 반도체패키지

Publications (2)

Publication Number Publication Date
KR20020052575A KR20020052575A (ko) 2002-07-04
KR100393097B1 true KR100393097B1 (ko) 2003-07-31

Family

ID=27685959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0081969A KR100393097B1 (ko) 2000-12-26 2000-12-26 반도체패키지

Country Status (1)

Country Link
KR (1) KR100393097B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275887A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275887A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体装置
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP2000332160A (ja) * 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ

Also Published As

Publication number Publication date
KR20020052575A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100411811B1 (ko) 반도체패키지
KR100260997B1 (ko) 반도체패키지
KR20050023538A (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100393097B1 (ko) 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR100549311B1 (ko) 반도체패키지
JPH1093013A (ja) 半導体装置
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR100779346B1 (ko) 반도체패키지 및 그 제조 방법
KR100337455B1 (ko) 반도체패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP2993480B2 (ja) 半導体装置
KR100421777B1 (ko) 반도체패키지
KR100393098B1 (ko) 반도체패키지용 부자재의 패턴층 형성 방법
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR100388293B1 (ko) 반도체패키지
KR100426501B1 (ko) 반도체패키지의 제조 방법
KR100337460B1 (ko) 반도체 장치
KR100406447B1 (ko) 반도체패키지 및 그 제조방법
KR100298691B1 (ko) 반도체 장치
KR100381838B1 (ko) 반도체패키지
JP3703662B2 (ja) 半導体装置
KR20020013287A (ko) 반도체패키지
KR20010058584A (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 16