JPH0974158A - 高電力混成集積回路用パッケージ - Google Patents
高電力混成集積回路用パッケージInfo
- Publication number
- JPH0974158A JPH0974158A JP7248298A JP24829895A JPH0974158A JP H0974158 A JPH0974158 A JP H0974158A JP 7248298 A JP7248298 A JP 7248298A JP 24829895 A JP24829895 A JP 24829895A JP H0974158 A JPH0974158 A JP H0974158A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- lead
- current
- bottom plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 パッケージ寸法を大きくすることなくリード
ピン数を十分に増やせる高電力混成集積回路用パッケー
ジを提供する。 【解決手段】 数アンペアの大電流が流れる大電流用パ
ッケージリード２４と、比較的小さい電流が流れる小電
流用パッケージリード２６とを混在させる。
ピン数を十分に増やせる高電力混成集積回路用パッケー
ジを提供する。 【解決手段】 数アンペアの大電流が流れる大電流用パ
ッケージリード２４と、比較的小さい電流が流れる小電
流用パッケージリード２６とを混在させる。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーＩＣなどの
大電力回路と、信号処理用あるいは回路保護用のＡＳＩ
ＣやＩＣなどの小電力回路とを混載した高電力混成集積
回路を気密封止するために用いるパッケージに関するも
のである。
大電力回路と、信号処理用あるいは回路保護用のＡＳＩ
ＣやＩＣなどの小電力回路とを混載した高電力混成集積
回路を気密封止するために用いるパッケージに関するも
のである。
【０００２】
【従来の技術】この種の高電力混成集積回路（以下高電
力ハイブリッドＩＣ、高電力ＨＩＣという）では、大電
流の入出力があるため、最大電流の大きさに対応した線
径が大きいリードピンを用いる必要がある。
力ハイブリッドＩＣ、高電力ＨＩＣという）では、大電
流の入出力があるため、最大電流の大きさに対応した線
径が大きいリードピンを用いる必要がある。
【０００３】例えばこの大電流用のリードピンをガラス
封止用ガラスと熱膨張率が略同じ鉄・コバルト・ニッケ
ル合金（以下コバールという）で作り、パッケージの金
属枠に貫通させてガラス封止することが考えられる。こ
の場合、線径が大きいコバールでリードピンを作ると、
コバールは脆いため曲げ加工が困難である。そこで本願
の出願人は、このコバール製のリードピンの外部突出端
に小径の銅製のリードを溶接することを提案した（実願
平２−３５２９５号）。また小径のリードピンを複数本
並列接続して大電流を流せるようにすることも考えられ
ている。
封止用ガラスと熱膨張率が略同じ鉄・コバルト・ニッケ
ル合金（以下コバールという）で作り、パッケージの金
属枠に貫通させてガラス封止することが考えられる。こ
の場合、線径が大きいコバールでリードピンを作ると、
コバールは脆いため曲げ加工が困難である。そこで本願
の出願人は、このコバール製のリードピンの外部突出端
に小径の銅製のリードを溶接することを提案した（実願
平２−３５２９５号）。また小径のリードピンを複数本
並列接続して大電流を流せるようにすることも考えられ
ている。
【０００４】
【従来の技術の問題点】大径のコバール製リードピン
と、銅製のリードピンとを接続する方法では、リードピ
ンの数を増やすことが困難であった。すなわち１０アン
ペア程度の電流に耐え得るコバール製リードピンの線径
（直径）は１ｍｍ程度となり、この場合には枠体部のガ
ラス封止を考慮するとリードピッチは５．０８ｍｍとす
るのが一般的であるからである。従って２５×５０ｍｍ
程度の寸法のフラットパッケージで、対向する２辺から
リードを引き出すものでは、２０ピン程度のピン数しか
確保できないという問題があった。
と、銅製のリードピンとを接続する方法では、リードピ
ンの数を増やすことが困難であった。すなわち１０アン
ペア程度の電流に耐え得るコバール製リードピンの線径
（直径）は１ｍｍ程度となり、この場合には枠体部のガ
ラス封止を考慮するとリードピッチは５．０８ｍｍとす
るのが一般的であるからである。従って２５×５０ｍｍ
程度の寸法のフラットパッケージで、対向する２辺から
リードを引き出すものでは、２０ピン程度のピン数しか
確保できないという問題があった。
【０００５】また小電流用のリードを複数本並列接続す
る方法では、電流が大きくなるのにつれて並列接続する
リード数も増え、リードと回路基板との接続を行うワイ
ヤボンディング本数が増えるため、パッケージの小型化
が困難となる。例えば厚さ０．２５ｍｍで０．３８ｍｍ
幅のリードでは、リードのピッチは通常１．２７ｍｍで
あり、この場合には前記した２５×５０ｍｍ程度のフラ
ットパッケージでは５０本以上のリードピンを設けるこ
とが可能である。しかしこのリードピンの使用可能な電
流は高々１アンペア程度であり、数アンペアを流すのな
ら数本のリードピンの並列接続ですむが、１０アンペア
を越える大電流を流す場合は１０本以上のリードピンを
並列接続しなければならなくなるからである。
る方法では、電流が大きくなるのにつれて並列接続する
リード数も増え、リードと回路基板との接続を行うワイ
ヤボンディング本数が増えるため、パッケージの小型化
が困難となる。例えば厚さ０．２５ｍｍで０．３８ｍｍ
幅のリードでは、リードのピッチは通常１．２７ｍｍで
あり、この場合には前記した２５×５０ｍｍ程度のフラ
ットパッケージでは５０本以上のリードピンを設けるこ
とが可能である。しかしこのリードピンの使用可能な電
流は高々１アンペア程度であり、数アンペアを流すのな
ら数本のリードピンの並列接続ですむが、１０アンペア
を越える大電流を流す場合は１０本以上のリードピンを
並列接続しなければならなくなるからである。
【０００６】
【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、パッケージ寸法を大きくすることなくリー
ドピン数を十分に増やすことができる高電力混成集積回
路用パッケージを提供することを目的とする。
ものであり、パッケージ寸法を大きくすることなくリー
ドピン数を十分に増やすことができる高電力混成集積回
路用パッケージを提供することを目的とする。
【０００７】
【発明の構成】本発明によればこの目的は、数アンペア
の大電流が流れる大電流用パッケージリードと、比較的
小さい電流が流れる小電流用パッケージリードとを混在
させたことを特徴とする高電力混成集積回路用パッケー
ジ、により達成される。
の大電流が流れる大電流用パッケージリードと、比較的
小さい電流が流れる小電流用パッケージリードとを混在
させたことを特徴とする高電力混成集積回路用パッケー
ジ、により達成される。
【０００８】ここにパッケージリードは断面積を大きく
したものを大電流用とし、小さくしたものを小電流用と
することができる（請求項２）。底板部にコバール製の
枠体部を接合し、この枠体部の開口をコバール製キャッ
プで塞ぐ一方、大電流用パッケージリードはこの枠体部
に貫通させてここにガラス封止することができる（請求
項３）。
したものを大電流用とし、小さくしたものを小電流用と
することができる（請求項２）。底板部にコバール製の
枠体部を接合し、この枠体部の開口をコバール製キャッ
プで塞ぐ一方、大電流用パッケージリードはこの枠体部
に貫通させてここにガラス封止することができる（請求
項３）。
【０００９】ここに底板部をセラミック基板とした場合
には、小電流用パッケージリードもこの枠体部に貫通さ
せてガラス封止することができる（請求項４）。またセ
ラミック基板を多層とし、小電流用パッケージリードは
この基板に設けてその内層回路導体に接続する構造とし
てもよい（請求項５）。底板部を銅タングステン製と
し、小電流用パッケージリードをこの底板部に貫通しこ
こにガラス封止してもよい（請求項６）。
には、小電流用パッケージリードもこの枠体部に貫通さ
せてガラス封止することができる（請求項４）。またセ
ラミック基板を多層とし、小電流用パッケージリードは
この基板に設けてその内層回路導体に接続する構造とし
てもよい（請求項５）。底板部を銅タングステン製と
し、小電流用パッケージリードをこの底板部に貫通しこ
こにガラス封止してもよい（請求項６）。
【００１０】
【発明の実施態様】図１は本発明の一実施態様の斜視図
であり、この図ではキャップおよび内部の回路は省かれ
ている。図２はその２種のパッケージリードを含む断面
図である。
であり、この図ではキャップおよび内部の回路は省かれ
ている。図２はその２種のパッケージリードを含む断面
図である。
【００１０】これらの図で符号１０は底板部であり積層
セラミック基板で作られている。例えばアルミナ、窒化
アルミ（ＡｌＮ）で作られている。１２はコバール合金
製の枠体部であり、底板部１０の上にハンダ付けあるい
はロー付けされる。底板部１０の上には図２に示すよう
に、大電力回路を構成するパワーＦＥＴ（電界効果トラ
ンジスタ）１４や、小電力回路を形成する信号処理用あ
るいは保護回路用のＡＳＩＣ１６やＩＣ１８などが搭載
されている。
セラミック基板で作られている。例えばアルミナ、窒化
アルミ（ＡｌＮ）で作られている。１２はコバール合金
製の枠体部であり、底板部１０の上にハンダ付けあるい
はロー付けされる。底板部１０の上には図２に示すよう
に、大電力回路を構成するパワーＦＥＴ（電界効果トラ
ンジスタ）１４や、小電力回路を形成する信号処理用あ
るいは保護回路用のＡＳＩＣ１６やＩＣ１８などが搭載
されている。
【００１１】これらのＦＥＴ１４やＩＣ１６、１８は、
大電流用リード線２０および小電流用のリード線２２に
よって基板１０のパッド（図示せず）に接続されてい
る。なおリード線２０は直径約３００μｍのアルミ線で
ある。
大電流用リード線２０および小電流用のリード線２２に
よって基板１０のパッド（図示せず）に接続されてい
る。なおリード線２０は直径約３００μｍのアルミ線で
ある。
【００１２】枠体部１２には所定数の大電流用パッケー
ジリード２４と、所定数の小電流用パッケージリード２
６とが貫通し、それぞれガラス２８、３０によってガラ
ス封止されている。大電流用パッケージリード２４は図
２に示すように、大径のコバール製内部リード２４Ａ
と、この内部リード２４Ａの外部突出端に溶接された銅
製の外部リード２４Ｂとで作られている。内部リード２
４Ａの部分が枠体部１２にガラス封止２８されている。
ジリード２４と、所定数の小電流用パッケージリード２
６とが貫通し、それぞれガラス２８、３０によってガラ
ス封止されている。大電流用パッケージリード２４は図
２に示すように、大径のコバール製内部リード２４Ａ
と、この内部リード２４Ａの外部突出端に溶接された銅
製の外部リード２４Ｂとで作られている。内部リード２
４Ａの部分が枠体部１２にガラス封止２８されている。
【００１３】小電流用パッケージリード２６はコバール
製である。これらの大電流用および小電流用のパッケー
ジリード２４、２６は、それぞれ大電流用リード線２０
Ａおよび小電流用リード線２２Ａによって基板１０の所
定のパッド（図示せず）に接続されている。以上のよう
に基板１０に部品１４、１６、１８を実装し、リード線
２０、２０Ａ、２２、２２Ａで接続した後、枠体部１２
の開口は、コバール製のキャップ３２によって塞がれ
る。このキャップ３２は例えばマイクロパラレルシーム
接合法によって固定される。
製である。これらの大電流用および小電流用のパッケー
ジリード２４、２６は、それぞれ大電流用リード線２０
Ａおよび小電流用リード線２２Ａによって基板１０の所
定のパッド（図示せず）に接続されている。以上のよう
に基板１０に部品１４、１６、１８を実装し、リード線
２０、２０Ａ、２２、２２Ａで接続した後、枠体部１２
の開口は、コバール製のキャップ３２によって塞がれ
る。このキャップ３２は例えばマイクロパラレルシーム
接合法によって固定される。
【００１４】大電流用パッケージリード２４の数は、こ
のパッケージの大電流回路の入出力端子数に一致させて
おくのが望ましい。また小電流用パッケージリード２６
の数は、小電力回路の入出力端子数に一致させておくの
が望ましい。この結果大電流回路の各入出力端子はそれ
ぞれ１本のパッケージリード２４に接続すれば足り、ま
た小電流用パッケージリード２６は小径でそのガラス封
止３０も小径であるからそのリード数を十分に増やすこ
とができる。このためリード数を十分多く確保しつつパ
ッケージの小型化が可能になる。
のパッケージの大電流回路の入出力端子数に一致させて
おくのが望ましい。また小電流用パッケージリード２６
の数は、小電力回路の入出力端子数に一致させておくの
が望ましい。この結果大電流回路の各入出力端子はそれ
ぞれ１本のパッケージリード２４に接続すれば足り、ま
た小電流用パッケージリード２６は小径でそのガラス封
止３０も小径であるからそのリード数を十分に増やすこ
とができる。このためリード数を十分多く確保しつつパ
ッケージの小型化が可能になる。
【００１５】図３は他の実施態様の斜視図である。この
実施態様は、底板部１１０を銅タングステンなどの金属
製とし、この底板部１１０に小電流用パッケージリード
１２６を貫通させてガラス封止したものである。また大
電流用パッケージリード１２４はコバール製の枠体部１
１２に貫通させてガラス封止した。なおこのリード１２
４は、前記図１、２の実施態様のリード２４と同様にコ
バールと銅線を溶接したものである。また他の構成も図
１、２のものとほぼ同じである。この図３の実施態様に
よれば底板部１１２を金属製としたから、放熱性が向上
する。
実施態様は、底板部１１０を銅タングステンなどの金属
製とし、この底板部１１０に小電流用パッケージリード
１２６を貫通させてガラス封止したものである。また大
電流用パッケージリード１２４はコバール製の枠体部１
１２に貫通させてガラス封止した。なおこのリード１２
４は、前記図１、２の実施態様のリード２４と同様にコ
バールと銅線を溶接したものである。また他の構成も図
１、２のものとほぼ同じである。この図３の実施態様に
よれば底板部１１２を金属製としたから、放熱性が向上
する。
【００１６】図４は他の実施態様の断面図である。この
実施例は底板部２１０がアルミナあるいは窒化アルミ
（ＡｌＮ）で作られた積層セラミック基板であり、その
内層回路導体（ダングステン導体）２１０Ａがこの基板
２１０に固定されたコバール製の微小リード２２６に接
続されている。すなわち微小リード２２６は、通常のフ
ラットパッケージに広く用いられているＩＣリードと同
様に、基板２１０の上面に形成したパッド（図示せず）
にロー付けされている。微小リード２２６は小電流用パ
ッケージリードとなるものであり、多数設けることが容
易である。
実施例は底板部２１０がアルミナあるいは窒化アルミ
（ＡｌＮ）で作られた積層セラミック基板であり、その
内層回路導体（ダングステン導体）２１０Ａがこの基板
２１０に固定されたコバール製の微小リード２２６に接
続されている。すなわち微小リード２２６は、通常のフ
ラットパッケージに広く用いられているＩＣリードと同
様に、基板２１０の上面に形成したパッド（図示せず）
にロー付けされている。微小リード２２６は小電流用パ
ッケージリードとなるものであり、多数設けることが容
易である。
【００１７】なお大電流用パッケージリード２２４の固
定構造や、部品１４、１６、１８、キャップ３２などの
固定構造は前記図１、２に示したものと同じであるか
ら、同一部分に同一符号を付してその説明は繰り返さな
い。
定構造や、部品１４、１６、１８、キャップ３２などの
固定構造は前記図１、２に示したものと同じであるか
ら、同一部分に同一符号を付してその説明は繰り返さな
い。
【００１８】以上の各実施態様では、大電流用パッケー
ジリード２４、１２４、２２４はいずれも大径のコバー
ル製内部リード２４Ａと、小径の銅線製の外部リード２
４Ｂとを接続した構造としている。ここにガラス封止２
８とコバールとの熱膨張率が略同一であるため、気密封
止の信頼性が向上する。しかし本発明はこれに限定され
るものではない。
ジリード２４、１２４、２２４はいずれも大径のコバー
ル製内部リード２４Ａと、小径の銅線製の外部リード２
４Ｂとを接続した構造としている。ここにガラス封止２
８とコバールとの熱膨張率が略同一であるため、気密封
止の信頼性が向上する。しかし本発明はこれに限定され
るものではない。
【００１９】また小電流用パッケージリードは前記実施
態様以外の形式も可能であり、小電力ＩＣに広く用いら
れているフラットパッケージ型リードＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）などの構造も用いることが可能である。
態様以外の形式も可能であり、小電力ＩＣに広く用いら
れているフラットパッケージ型リードＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）などの構造も用いることが可能である。
【００２０】
【発明の効果】請求項１の発明は以上のように、同一パ
ッケージに大電流用パッケージリードと小電流用パッケ
ージリードとをそれぞれ適宜数ずつ設け混在させたもの
であるから、大径のリードだけで構成した場合のように
パッケージが大型化することなく十分な数のリードを設
けることができる。また小電流用パッケージリードを複
数本並列接続して大電流用パッケージリードとする場合
のように、多数のリードにワイヤボンディングを行って
並列接続する必要がなくなるから、パッケージの小型化
に適する。
ッケージに大電流用パッケージリードと小電流用パッケ
ージリードとをそれぞれ適宜数ずつ設け混在させたもの
であるから、大径のリードだけで構成した場合のように
パッケージが大型化することなく十分な数のリードを設
けることができる。また小電流用パッケージリードを複
数本並列接続して大電流用パッケージリードとする場合
のように、多数のリードにワイヤボンディングを行って
並列接続する必要がなくなるから、パッケージの小型化
に適する。
【００２１】ここに大電流用と小電流用の各パッケージ
リードは、それぞれの断面積が大または小のリードピン
を用いることにより構成可能である（請求項２）。大電
流用パッケージリードおよび枠体部をコバール製とし、
このパッケージリードをここに貫通させてガラス封止す
るのがよい（請求項３）。この場合コバール製の大電流
用パッケージリードは大径で脆いから、ガラス封止部付
近だけをコバール製とし、その外部端出端には銅線を溶
接しておけば、この銅線が曲げ易く加工し易くなる。
リードは、それぞれの断面積が大または小のリードピン
を用いることにより構成可能である（請求項２）。大電
流用パッケージリードおよび枠体部をコバール製とし、
このパッケージリードをここに貫通させてガラス封止す
るのがよい（請求項３）。この場合コバール製の大電流
用パッケージリードは大径で脆いから、ガラス封止部付
近だけをコバール製とし、その外部端出端には銅線を溶
接しておけば、この銅線が曲げ易く加工し易くなる。
【００２２】底板部をセラミック製とした場合には、小
電流用パッケージリードも枠体部に貫通させガラス封止
するのが望ましい（請求項４）。底板部を積層セラミッ
ク基板とし、その内層回路導体に小電流用パッケージリ
ードを接続した場合には、この小電流用パッケージリー
ドの数を容易に増やすことができる（請求項５）。さら
に底板部を銅タングステン製とした場合には、放熱性が
向上する（請求項６）。
電流用パッケージリードも枠体部に貫通させガラス封止
するのが望ましい（請求項４）。底板部を積層セラミッ
ク基板とし、その内層回路導体に小電流用パッケージリ
ードを接続した場合には、この小電流用パッケージリー
ドの数を容易に増やすことができる（請求項５）。さら
に底板部を銅タングステン製とした場合には、放熱性が
向上する（請求項６）。
【図１】本発明の一実施態様を示す透視図
【図２】同じく断面図
【図３】他の実施態様の斜視図
【図４】他の実施態様の断面図
１０、１１０、２１０ 底板部 １２、１１２、２１２ 枠体部 １４ 高電力回路部品としてのパワーＦＥＴ １６ 小電力回路部品としてのＡＳＩＣ １８ 小電力回路部品としてのＩＣ ２０、２０Ａ 大電流用リード線 ２２、２２Ａ 小電流用リード線 ２４、１２４、２２４ 大電流用パッケージリード ２６、１２６、２２６ 小電流用パッケージリード ２８、３０ ガラス封止 ３２ キャップ ２１０Ａ 内層回路導体
Claims (6)
- 【請求項１】 数アンペアの大電流が流れる大電流用パ
ッケージリードと、比較的小さい電流が流れる小電流用
パッケージリードとを混在させたことを特徴とする高電
力混成集積回路用パッケージ。 - 【請求項２】 大電流用パッケージリードは小電流用パ
ッケージリードよりも断面積が大きいリードピンで作ら
れている請求項１の高電力混成集積回路用パッケージ。 - 【請求項３】 大電力回路と信号処理回路とが一側面に
形成された底板部に、鉄・コバルト・ニッケル合金製の
枠体部が前記大電力回路および信号処理回路を囲むよう
に一体的に接合され、前記枠体部の開口が鉄・コバルト
・ニッケル合金製キャップで気密封止され、前記大電流
用パッケージリードは前記枠体部を貫通してガラス封止
されている請求項２の高電力混成集積回路用パッケー
ジ。 - 【請求項４】 底板部はセラミック基板からなり、小電
流用パッケージリードは前記枠体部を貫通してガラス封
止されている請求項３の高電力混成集積回路用パッケー
ジ。 - 【請求項５】 底板部は積層セラミック基板からなり、
小電流用パッケージリードは前記底板部に設けられこの
底板部の内層回路導体に接続されている請求項３の高電
力混成集積回路用パッケージ。 - 【請求項６】 底板部は銅タングステン製であり、小電
流用パッケージリードは底板部を貫通してガラス封止さ
れている請求項３の高電力混成集積回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248298A JPH0974158A (ja) | 1995-09-04 | 1995-09-04 | 高電力混成集積回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7248298A JPH0974158A (ja) | 1995-09-04 | 1995-09-04 | 高電力混成集積回路用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974158A true JPH0974158A (ja) | 1997-03-18 |
Family
ID=17176007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7248298A Pending JPH0974158A (ja) | 1995-09-04 | 1995-09-04 | 高電力混成集積回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974158A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325942A (ja) * | 2001-04-27 | 2002-11-12 | Heiwa Corp | パチンコ遊技機の制御装置 |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN109346449A (zh) * | 2018-11-13 | 2019-02-15 | 北方电子研究院安徽有限公司 | 一种大功率高电压ltcc模块散热封装 |
| CN109887888A (zh) * | 2019-03-07 | 2019-06-14 | 河北中瓷电子科技有限公司 | To玻璃金属封装管壳及制备方法 |
| CN115547939A (zh) * | 2022-12-02 | 2022-12-30 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
-
1995
- 1995-09-04 JP JP7248298A patent/JPH0974158A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002325942A (ja) * | 2001-04-27 | 2002-11-12 | Heiwa Corp | パチンコ遊技機の制御装置 |
| JP2015029157A (ja) * | 2014-11-13 | 2015-02-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN109346449A (zh) * | 2018-11-13 | 2019-02-15 | 北方电子研究院安徽有限公司 | 一种大功率高电压ltcc模块散热封装 |
| CN109346449B (zh) * | 2018-11-13 | 2024-04-16 | 北方电子研究院安徽有限公司 | 一种大功率高电压ltcc模块散热封装 |
| CN109887888A (zh) * | 2019-03-07 | 2019-06-14 | 河北中瓷电子科技有限公司 | To玻璃金属封装管壳及制备方法 |
| CN115547939A (zh) * | 2022-12-02 | 2022-12-30 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
| CN115547939B (zh) * | 2022-12-02 | 2023-03-17 | 合肥圣达电子科技实业有限公司 | 一种小体积大电流功率型陶瓷一体化外壳及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US5338971A (en) | Electronic device structure with studs locating lead frame on backing plate | |
| JP2002076252A (ja) | 半導体装置 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPH10242360A (ja) | 半導体装置 | |
| JPH01199497A (ja) | 電子部品塔載用基板 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP4886104B2 (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10275887A (ja) | 半導体装置 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 |