JPH0529484A - Icチツプの実装構造 - Google Patents
Icチツプの実装構造Info
- Publication number
- JPH0529484A JPH0529484A JP3206224A JP20622491A JPH0529484A JP H0529484 A JPH0529484 A JP H0529484A JP 3206224 A JP3206224 A JP 3206224A JP 20622491 A JP20622491 A JP 20622491A JP H0529484 A JPH0529484 A JP H0529484A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- mounting structure
- chips
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01043—Technetium [Tc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01066—Dysprosium [Dy]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12033—Gunn diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 ICチップと配線基板との接続部の信頼性を
向上させる。 【構成】 ICチップ101の有するパッド108と配
線基板105の有するバンプ104とが半田接続され、
ICチップ101のバンプ104のない面にキャップと
なる枠102が接合され、この枠102が配線基板10
5に具備された枠接続用パッド103に接続されてい
る。
向上させる。 【構成】 ICチップ101の有するパッド108と配
線基板105の有するバンプ104とが半田接続され、
ICチップ101のバンプ104のない面にキャップと
なる枠102が接合され、この枠102が配線基板10
5に具備された枠接続用パッド103に接続されてい
る。
Description
【0001】
【産業上の利用分野】本発明は、電子装置等に適用され
るICチップを配線基板上に実装するICチップの実装
構造に関するものである。
るICチップを配線基板上に実装するICチップの実装
構造に関するものである。
【0002】
【従来の技術】従来より行われてきたICチップの配線
基板上への実装方法を図6、図7および図8に示す。図
6は、ベアのICチップ601を、内部に層内配線60
5を有し信号入出力用のピン604を有する配線基板6
03上に直接リフロー等によってバンプ602を半田付
けした状態を示すものである。
基板上への実装方法を図6、図7および図8に示す。図
6は、ベアのICチップ601を、内部に層内配線60
5を有し信号入出力用のピン604を有する配線基板6
03上に直接リフロー等によってバンプ602を半田付
けした状態を示すものである。
【0003】また、図7,図8は、特開昭63−736
50号公報に開示されている半導体装置を示したもので
ある。図7によると、基板706上に実装された1個あ
るいは 複数の半導体素子701が、ヒートシンク70
4が接着されたただ1個のキャップ705で気密封止さ
れている。図8には、図7の左端部を拡大したものを示
す。この構成によると、半導体素子801にヒートシン
ク804が直接接触しているため、半導体素子801の
放熱効果が大きく、気密封止の可能な半導体装置が得ら
れる。
50号公報に開示されている半導体装置を示したもので
ある。図7によると、基板706上に実装された1個あ
るいは 複数の半導体素子701が、ヒートシンク70
4が接着されたただ1個のキャップ705で気密封止さ
れている。図8には、図7の左端部を拡大したものを示
す。この構成によると、半導体素子801にヒートシン
ク804が直接接触しているため、半導体素子801の
放熱効果が大きく、気密封止の可能な半導体装置が得ら
れる。
【0004】
【発明が解決しようとする課題】しかしながら、これら
のICチップ等の半導体素子の実装構造では、図6に示
したようにベアで配線基板上に実装されているため、I
Cチップと配線基板との接続部がむき出し状態となり、
情報処理装置の信頼性が極めて低くなるという問題があ
る。また、図7,図8の例では、ICチップをキャリア
に気密封止し、さらにそれらのICチップを気密封止し
た複数個のキャリアを1枚の配線基板に搭載して情報処
理装置として使用するため、ICチップ間の距離が長く
なり、要求される処理速度が得られないという問題があ
った。
のICチップ等の半導体素子の実装構造では、図6に示
したようにベアで配線基板上に実装されているため、I
Cチップと配線基板との接続部がむき出し状態となり、
情報処理装置の信頼性が極めて低くなるという問題があ
る。また、図7,図8の例では、ICチップをキャリア
に気密封止し、さらにそれらのICチップを気密封止し
た複数個のキャリアを1枚の配線基板に搭載して情報処
理装置として使用するため、ICチップ間の距離が長く
なり、要求される処理速度が得られないという問題があ
った。
【0005】したがって本発明は、上述した従来の問題
に鑑みてなされたものであり、その目的は、ICチップ
と配線基板との接続部の信頼性を向上させることができ
るICチップの実装構造を提供することにある。
に鑑みてなされたものであり、その目的は、ICチップ
と配線基板との接続部の信頼性を向上させることができ
るICチップの実装構造を提供することにある。
【0006】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ICチップの有するバンプと配線基
板の有するパッドとが半田接続され、ICチップのバン
プのない面にキャップとなる枠体が接合され、枠体が配
線基板に具備された枠体接続用パッドに接続されてい
る。
るために本発明は、ICチップの有するバンプと配線基
板の有するパッドとが半田接続され、ICチップのバン
プのない面にキャップとなる枠体が接合され、枠体が配
線基板に具備された枠体接続用パッドに接続されてい
る。
【0007】
【作用】本発明においては、ICチップが配線基板とキ
ャップとによって完全に気密封止される。
ャップとによって完全に気密封止される。
【0008】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は、本発明によるICチップの実装構造
に一実施例を示す断面図である。同図において、配線基
板105は、信号を外部に出力し、内部に入力するため
のピン106を有し、ICチップ101同志を電気的に
相互に接続し、ICチップとピン106とを電気的に接
続するための内部に複数の層で構成された配線層107
が具備されている。ICチップ101は、配線基板10
5上に設けられた複数のバンプ104とICチップ10
1に備えられた複数のパッド108とを半田付けするこ
とによって配線基板105と電気的に接続されている。
個々のICチップ101のパッド108のない面には、
各々のICチップ101に枠102がAg入りのろう材
等で接着されている。ICチップ101の取り付けられ
た枠102のICチップ101に取り付けられていない
部分は、配線基板105上にICチップ101を取り囲
むようにして設けられた枠用パッド103に半田付けに
よって接合されている。これによってICチップ101
は配線基板105と枠102とによって完全に気密封止
され、パッド108とバンプ104との接続の信頼性の
高いものが得られる。枠102を配線基板105とIC
チップ101とに接合する際に雰囲気を真空あるいは
N2、Ar等の不活性ガスにすれば、気密封止されたI
Cチップ101のパッド108と配線基板105上のバ
ンプ104との接続の信頼性はさらに高いものとなる。
説明する。図1は、本発明によるICチップの実装構造
に一実施例を示す断面図である。同図において、配線基
板105は、信号を外部に出力し、内部に入力するため
のピン106を有し、ICチップ101同志を電気的に
相互に接続し、ICチップとピン106とを電気的に接
続するための内部に複数の層で構成された配線層107
が具備されている。ICチップ101は、配線基板10
5上に設けられた複数のバンプ104とICチップ10
1に備えられた複数のパッド108とを半田付けするこ
とによって配線基板105と電気的に接続されている。
個々のICチップ101のパッド108のない面には、
各々のICチップ101に枠102がAg入りのろう材
等で接着されている。ICチップ101の取り付けられ
た枠102のICチップ101に取り付けられていない
部分は、配線基板105上にICチップ101を取り囲
むようにして設けられた枠用パッド103に半田付けに
よって接合されている。これによってICチップ101
は配線基板105と枠102とによって完全に気密封止
され、パッド108とバンプ104との接続の信頼性の
高いものが得られる。枠102を配線基板105とIC
チップ101とに接合する際に雰囲気を真空あるいは
N2、Ar等の不活性ガスにすれば、気密封止されたI
Cチップ101のパッド108と配線基板105上のバ
ンプ104との接続の信頼性はさらに高いものとなる。
【0009】図2は、本発明によるICチップの実装構
造の他の実施例を示す断面図である。同図においては、
図1における枠202をヒートシンク208にろう材等
の接着剤209で接着してキャップ211を形成する。
このキャップ211をろう剤等の接着剤210でICチ
ップ201に設けられたパッド212のない面に接着す
る。さらに枠202のヒートシンク208に接着してい
ない部分を配線基板205上に具備された枠用パッド2
03に半田付けで接続することによってICチップ20
1を気密封止する。このようにキャップ211が直接I
Cチップ201に接着されているため、ICチップ20
1から発生した熱は極めて効率良く排熱されるため、I
Cチップ201の信頼性が大きくなる。
造の他の実施例を示す断面図である。同図においては、
図1における枠202をヒートシンク208にろう材等
の接着剤209で接着してキャップ211を形成する。
このキャップ211をろう剤等の接着剤210でICチ
ップ201に設けられたパッド212のない面に接着す
る。さらに枠202のヒートシンク208に接着してい
ない部分を配線基板205上に具備された枠用パッド2
03に半田付けで接続することによってICチップ20
1を気密封止する。このようにキャップ211が直接I
Cチップ201に接着されているため、ICチップ20
1から発生した熱は極めて効率良く排熱されるため、I
Cチップ201の信頼性が大きくなる。
【0010】図3は、本発明によるICチップの実装構
造のさらに他の実施例を示す断面図である。同図におい
ては、外部に入出力用のピン306を有し、内部に配線
層307を有する配線基板305上に図1でのICチッ
プ101の代わりにリード304を有するTABチップ
301が、配線基板305上に具備されたリード用パッ
ド309と半田によって接続されている。さらにリード
304に無理な応力がかからないようにTABチップ3
01と配線基板305との間にラバー308が取り付け
られている。TABチップ301の上に図2のようなキ
ャップ211を取り付けることも可能である。
造のさらに他の実施例を示す断面図である。同図におい
ては、外部に入出力用のピン306を有し、内部に配線
層307を有する配線基板305上に図1でのICチッ
プ101の代わりにリード304を有するTABチップ
301が、配線基板305上に具備されたリード用パッ
ド309と半田によって接続されている。さらにリード
304に無理な応力がかからないようにTABチップ3
01と配線基板305との間にラバー308が取り付け
られている。TABチップ301の上に図2のようなキ
ャップ211を取り付けることも可能である。
【0011】図4は、本発明によるICチップの実装構
造の他の実施例を示す断面図である。同図においては、
図1でのICチップ101の配線基板接続用のパッド1
08に代えて例えば長さ1mm,直径100μmの微小
ピン404をICチップ401に取り付け、この微小ピ
ン404によって配線基板405にICチップ401が
接続される。この微小ピン404を有するICチップ4
01に図1による枠402を取り付け、さらに枠402
を配線基板405に取り付けることによってICチップ
401を気密封止することができる。図1のパッド10
8を微小ピン404としたことによって図1の場合より
も配線基板405とICチップ401との熱膨張差によ
る歪を容易に緩和することが可能となる。また、ICチ
ップ401の微小ピン404のない面上に図2によるキ
ャップ211も取り付けることが可能である。
造の他の実施例を示す断面図である。同図においては、
図1でのICチップ101の配線基板接続用のパッド1
08に代えて例えば長さ1mm,直径100μmの微小
ピン404をICチップ401に取り付け、この微小ピ
ン404によって配線基板405にICチップ401が
接続される。この微小ピン404を有するICチップ4
01に図1による枠402を取り付け、さらに枠402
を配線基板405に取り付けることによってICチップ
401を気密封止することができる。図1のパッド10
8を微小ピン404としたことによって図1の場合より
も配線基板405とICチップ401との熱膨張差によ
る歪を容易に緩和することが可能となる。また、ICチ
ップ401の微小ピン404のない面上に図2によるキ
ャップ211も取り付けることが可能である。
【0012】図5は、本発明によるICチップの実装構
造の他の実施例を示す断面図である。同図においては、
図1でのパッド108を配線基板105のパッド105
に半田付けしたのに対してICチップ501に具備され
たパッド509と配線基板505上に備えられたバンプ
504とを導電性接着剤508で接続する。さらに枠5
02の配線基板505への接合にも同様の接着剤を使用
することによって半田を一切使用せずにICチップ50
1を配線基板505上に搭載することが可能となり、作
業性が極めて高くなる。また、ICチップ501上に図
2によるキャップ211を取り付けることにより、さら
に放熱性の良いICチップの実装構造が得られる。
造の他の実施例を示す断面図である。同図においては、
図1でのパッド108を配線基板105のパッド105
に半田付けしたのに対してICチップ501に具備され
たパッド509と配線基板505上に備えられたバンプ
504とを導電性接着剤508で接続する。さらに枠5
02の配線基板505への接合にも同様の接着剤を使用
することによって半田を一切使用せずにICチップ50
1を配線基板505上に搭載することが可能となり、作
業性が極めて高くなる。また、ICチップ501上に図
2によるキャップ211を取り付けることにより、さら
に放熱性の良いICチップの実装構造が得られる。
【0013】
【発明の効果】以上、説明したように本発明によれば、
次のような効果が得られる。ICチップが複数個搭載
可能な配線基板上に直接ICチップを搭載する実装構造
において、ICチップの裏面に枠体をICチップと配線
基板とに接合して個々のICチップ各々を気密封止する
構造をとることによって配線基板と個々のICチップと
の接続部の信頼性が高いものが得られる。また、ICチ
ップの裏面が外部に近いことから、ICチップの放熱性
にも優れている。さらにICチップと複数チップ搭載可
能な配線基板との間に基板等の挿入物がなく、これらに
よる電気信号の遅延がないため、ICチップをチップキ
ャリアに個々に気密封止したときに比べて極めて高速の
処理速度を得ることができる。上記ICチップの実装
構造において、枠体を放熱板に取り付けてICチップの
キャップとし、このキャップをICチップおよび配線基
板に接合することで、放熱性が極めて良く、信頼性の高
い構造が得られる。また、キャップをICチップから取
り外すことが可能なため、個々のICチップの修理,交
換も容易になる。上記の構成において、ICチップ
をTABチップとすることにより、TABチップのリー
ドがICチップと配線基板との熱膨張差を緩和すること
ができるため、熱膨張による応力緩和が比較的容易にな
る。また、高さ方向のバラツキもリードによって均一に
することができる。上記の構成において、ICチッ
プのバンプを微小ピンにすることにより、熱膨張係数の
異なるICチップと配線基板との熱応力を緩和すること
が可能となる。上記の構成において、ICチップと
配線基板との接続を、半田の金属ではなく、電気伝導性
の接着剤を使用するため、比較的低温度(例えば100
℃)で接続の作業が行える。したがって作業性が極めて
簡便になり、コスト的にも極めて優れているという特徴
がある。
次のような効果が得られる。ICチップが複数個搭載
可能な配線基板上に直接ICチップを搭載する実装構造
において、ICチップの裏面に枠体をICチップと配線
基板とに接合して個々のICチップ各々を気密封止する
構造をとることによって配線基板と個々のICチップと
の接続部の信頼性が高いものが得られる。また、ICチ
ップの裏面が外部に近いことから、ICチップの放熱性
にも優れている。さらにICチップと複数チップ搭載可
能な配線基板との間に基板等の挿入物がなく、これらに
よる電気信号の遅延がないため、ICチップをチップキ
ャリアに個々に気密封止したときに比べて極めて高速の
処理速度を得ることができる。上記ICチップの実装
構造において、枠体を放熱板に取り付けてICチップの
キャップとし、このキャップをICチップおよび配線基
板に接合することで、放熱性が極めて良く、信頼性の高
い構造が得られる。また、キャップをICチップから取
り外すことが可能なため、個々のICチップの修理,交
換も容易になる。上記の構成において、ICチップ
をTABチップとすることにより、TABチップのリー
ドがICチップと配線基板との熱膨張差を緩和すること
ができるため、熱膨張による応力緩和が比較的容易にな
る。また、高さ方向のバラツキもリードによって均一に
することができる。上記の構成において、ICチッ
プのバンプを微小ピンにすることにより、熱膨張係数の
異なるICチップと配線基板との熱応力を緩和すること
が可能となる。上記の構成において、ICチップと
配線基板との接続を、半田の金属ではなく、電気伝導性
の接着剤を使用するため、比較的低温度(例えば100
℃)で接続の作業が行える。したがって作業性が極めて
簡便になり、コスト的にも極めて優れているという特徴
がある。
【図1】本発明のICチップの実装構造の一実施例によ
る構成を示す断面図である。
る構成を示す断面図である。
【図2】本発明のICチップの実装構造の他の実施例に
よる構成を示す断面図である。
よる構成を示す断面図である。
【図3】本発明のICチップの実装構造のさらに他の実
施例による構成を示す断面図である。
施例による構成を示す断面図である。
【図4】本発明のICチップの実装構造の他の実施例に
よる構成を示す断面図である。
よる構成を示す断面図である。
【図5】本発明のICチップの実装構造の他の実施例に
よる構成を示す断面図である。
よる構成を示す断面図である。
【図6】従来の半導体装置の実装構造の構成を示す断面
図である。
図である。
【図7】従来の半導体装置の実装構造の構成を示す断面
図である。
図である。
【図8】図7の要部の構成を示す拡大断面図である。
【符号の説明】
101 ICチップ
102 枠
103 枠用パッド
104 バンプ
105 配線基板
106 ピン
107 配線層
108 パッド
201 ICチップ
202 枠
203 枠用パッド
204 バンプ
205 配線基板
206 ピン
207 配線層
208 ヒートシンク
209 接着剤
210 接着剤
211 キャップ
212 パッド
301 TABチップ
302 枠
303 枠用パッド
304 リード
305 配線基板
306 ピン
307 配線層
308 ラバー
309 リード用パッド
401 ICチップ
402 枠
403 枠用パッド
404 微小ピン
405 配線基板
406 ピン
407 配線層
408 バンプ
501 ICチップ
502 枠
503 枠用パッド
504 バンプ
505 配線基板
506 ピン
507 配線層
508 導電性接着剤
509 パッド
601 ICチップ
602 バンプ
603 配線基板
604 ピン
605 層内配線
606 パッド
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所
H01L 25/18
Claims (5)
- 【請求項1】 一方の面に複数のICチップが搭載可能
でかつ他方の面に信号の入出力用ピンを有する配線基板
上に複数のICチップを搭載するICチップの実装構造
において、上記ICチップの有するバンプと上記配線基
板の有するパッドとが半田接続され、上記ICチップの
バンプのない面にキャップとなる枠体が接合され、上記
枠体が上記配線基板に具備された枠体接続用パッドに接
続されたことを特徴とするICチップの実装構造。 - 【請求項2】 請求項1において、上記枠体を放熱板に
接合してなるキャップを、上記ICチップと上記配線基
板上の枠体接続用パッドとに接続されたことを特徴とす
るICチップの実装構造。 - 【請求項3】 請求項1または請求項2において、上記
ICチップをTABチップとし、上記TABチップのリ
ードを上記配線基板上に具備されたリード接続用パッド
に接続されたことを特徴とするICチップの実装構造。 - 【請求項4】 請求項1または請求項2において、上記
ICチップが信号入出力用の微小ピンを有し、上記微小
ピンを介して上記配線基板とICチップとが接続された
ことを特徴とするICチップの実装構造。 - 【請求項5】 請求項1または請求項2において、上記
ICチップと上記配線基板とが電気伝導性の接着剤を介
して電気的に接続されたことを特徴とするICチップの
実装構造。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3206224A JP2936819B2 (ja) | 1991-07-24 | 1991-07-24 | Icチップの実装構造 |
CA002074575A CA2074575A1 (en) | 1991-07-24 | 1992-07-23 | Packaging structure for one or more ic chips |
DE69231501T DE69231501T2 (de) | 1991-07-24 | 1992-07-23 | Packungsstruktur für integrierte Schaltungschips |
EP92112614A EP0525651B1 (en) | 1991-07-24 | 1992-07-23 | Package structure for one or more IC chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3206224A JP2936819B2 (ja) | 1991-07-24 | 1991-07-24 | Icチップの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0529484A true JPH0529484A (ja) | 1993-02-05 |
JP2936819B2 JP2936819B2 (ja) | 1999-08-23 |
Family
ID=16519822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3206224A Expired - Fee Related JP2936819B2 (ja) | 1991-07-24 | 1991-07-24 | Icチップの実装構造 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0525651B1 (ja) |
JP (1) | JP2936819B2 (ja) |
CA (1) | CA2074575A1 (ja) |
DE (1) | DE69231501T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8394397B2 (en) | 2003-03-28 | 2013-03-12 | Ed. Geistlich Soehne Ag Fuer Chemische Industrie | Adhesive antineoplastic compositions |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9400384D0 (en) * | 1994-01-11 | 1994-03-09 | Inmos Ltd | Circuit connection in an electrical assembly |
US6347037B2 (en) | 1994-04-28 | 2002-02-12 | Fujitsu Limited | Semiconductor device and method of forming the same |
JP3034180B2 (ja) | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
US6320257B1 (en) | 1994-09-27 | 2001-11-20 | Foster-Miller, Inc. | Chip packaging technique |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3591839A (en) * | 1969-08-27 | 1971-07-06 | Siliconix Inc | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture |
JPH0777247B2 (ja) * | 1986-09-17 | 1995-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-07-24 JP JP3206224A patent/JP2936819B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-23 EP EP92112614A patent/EP0525651B1/en not_active Expired - Lifetime
- 1992-07-23 CA CA002074575A patent/CA2074575A1/en not_active Abandoned
- 1992-07-23 DE DE69231501T patent/DE69231501T2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8394397B2 (en) | 2003-03-28 | 2013-03-12 | Ed. Geistlich Soehne Ag Fuer Chemische Industrie | Adhesive antineoplastic compositions |
Also Published As
Publication number | Publication date |
---|---|
DE69231501T2 (de) | 2001-02-15 |
CA2074575A1 (en) | 1993-01-25 |
EP0525651A1 (en) | 1993-02-03 |
JP2936819B2 (ja) | 1999-08-23 |
EP0525651B1 (en) | 2000-10-11 |
DE69231501D1 (de) | 2000-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
JPH03142847A (ja) | 半導体集積回路装置 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JPH10275887A (ja) | 半導体装置 | |
JP2646989B2 (ja) | チップキャリア | |
JPH09321188A (ja) | 半導体装置及びその実装方法 | |
JPH06120296A (ja) | 半導体集積回路装置 | |
JPH02105446A (ja) | 混成集積回路 | |
JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
JPS5891646A (ja) | 半導体装置 | |
JPH05326625A (ja) | Lsi実装構造 | |
KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
JP2531125B2 (ja) | Icチップキャリアモジュ―ル | |
JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
JPH0658922B2 (ja) | 半導体装置 | |
JPH0451056B2 (ja) | ||
JP2822990B2 (ja) | Csp型半導体装置 | |
JPH0661306A (ja) | チップキャリアとその実装構造体 | |
JP2718299B2 (ja) | 大規模集積回路 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
JPH1174302A (ja) | 樹脂封止型半導体装置 | |
JP3115432B2 (ja) | 半導体装置 | |
KR100264644B1 (ko) | 모듈 패키지 | |
JP2513781B2 (ja) | 半導体装置 | |
JPH07147299A (ja) | 半導体集積回路装置およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |