JPH1174302A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH1174302A JPH1174302A JP23295897A JP23295897A JPH1174302A JP H1174302 A JPH1174302 A JP H1174302A JP 23295897 A JP23295897 A JP 23295897A JP 23295897 A JP23295897 A JP 23295897A JP H1174302 A JPH1174302 A JP H1174302A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- connection terminal
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 小型化、高速化及び高集積化に適した半導体
パッケージで構成される樹脂封止型半導体装置を提供す
ることである。 【解決手段】 外部と接続可能な複数の端子７（及び１
１）を備えた少なくとも１つ以上の基板５と、一の基板
５上に固定されて端子７（及び１１）と電極パッドとが
ワイヤボンディングされると共に、樹脂封止される少な
くとも１つ以上の半導体素子１と、基板５の複数の端子
７（及び１１）が挿入される少なくとも１つ以上のソケ
ット１７を備え、基板５を固定するプリント基板１５と
を具備する樹脂封止型半導体装置である。そして、半導
体素子１から発生する熱を効率良く逃がすために基板５
は黒色に着色されている。
パッケージで構成される樹脂封止型半導体装置を提供す
ることである。 【解決手段】 外部と接続可能な複数の端子７（及び１
１）を備えた少なくとも１つ以上の基板５と、一の基板
５上に固定されて端子７（及び１１）と電極パッドとが
ワイヤボンディングされると共に、樹脂封止される少な
くとも１つ以上の半導体素子１と、基板５の複数の端子
７（及び１１）が挿入される少なくとも１つ以上のソケ
ット１７を備え、基板５を固定するプリント基板１５と
を具備する樹脂封止型半導体装置である。そして、半導
体素子１から発生する熱を効率良く逃がすために基板５
は黒色に着色されている。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置に関し、特に、小型化、高速化及び高集積化に適し
た樹脂封止型半導体装置に関する。
装置に関し、特に、小型化、高速化及び高集積化に適し
た樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】半導体素子をプリント基板に電気的に接
続する半導体パッケージの一つとして、例えば次のよう
なものがある。
続する半導体パッケージの一つとして、例えば次のよう
なものがある。
【０００３】図６は従来の半導体パッケージの一構成例
を示す図であり、一般に、ＳＯＪ（small outline J-le
ad package）と呼ばれるものである。
を示す図であり、一般に、ＳＯＪ（small outline J-le
ad package）と呼ばれるものである。
【０００４】この半導体パッケージでは、半導体素子１
０１はリードフレーム中央の平坦部（通常、「ダイパッ
ド」と呼ばれる）１０３上にボンディングされると共
に、半導体素子１０１上の電極パッド（図示省略）とリ
ード１０５とがボンディングワイヤ１０７を介して電気
的に接続されている。リード１０５はＪ字型に成形さ
れ、そのため、この半導体パッケージは、上述したよう
にＳＯＪと呼ばれている。そして、リード１０５はプリ
ント基板１１１にはんだ付け（図中１０９参照）され、
それにより、この半導体パッケージの実装が行われる。
さらに、半導体素子１０１を外部環境から保護するた
め、封止剤である樹脂１１３により樹脂封止が行われて
いる。また、半導体素子１０１が高い放熱性を要求する
場合には、例えばヒートシンク１１５のような放熱シス
テムが取り付けられる。
０１はリードフレーム中央の平坦部（通常、「ダイパッ
ド」と呼ばれる）１０３上にボンディングされると共
に、半導体素子１０１上の電極パッド（図示省略）とリ
ード１０５とがボンディングワイヤ１０７を介して電気
的に接続されている。リード１０５はＪ字型に成形さ
れ、そのため、この半導体パッケージは、上述したよう
にＳＯＪと呼ばれている。そして、リード１０５はプリ
ント基板１１１にはんだ付け（図中１０９参照）され、
それにより、この半導体パッケージの実装が行われる。
さらに、半導体素子１０１を外部環境から保護するた
め、封止剤である樹脂１１３により樹脂封止が行われて
いる。また、半導体素子１０１が高い放熱性を要求する
場合には、例えばヒートシンク１１５のような放熱シス
テムが取り付けられる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体パッケージには次のような不具合があっ
た。
た従来の半導体パッケージには次のような不具合があっ
た。
【０００６】近年、システムの高機能化に伴い、必要と
される半導体素子の個数は増大する一方であり、半導体
素子１個を格納する上記半導体パッケージについても同
様である。図７に示すように、現在、複数の半導体パッ
ケージ１１７は、プリント基板１１１上の所定の場所に
それぞれ搭載される。そのため、そのパッケージの数が
増大するにつれてプリント基板の表面積は大きくなり、
装置全体の大型化を招いてしまう。従って、半導体パッ
ケージの集積度を向上させ、装置の大型化を回避する必
要がある。
される半導体素子の個数は増大する一方であり、半導体
素子１個を格納する上記半導体パッケージについても同
様である。図７に示すように、現在、複数の半導体パッ
ケージ１１７は、プリント基板１１１上の所定の場所に
それぞれ搭載される。そのため、そのパッケージの数が
増大するにつれてプリント基板の表面積は大きくなり、
装置全体の大型化を招いてしまう。従って、半導体パッ
ケージの集積度を向上させ、装置の大型化を回避する必
要がある。
【０００７】また、図６、図７に示す従来の半導体パッ
ケージでは、それぞれに格納される半導体素子どうしの
電気的接続は、それぞれのリードを介してプリント基板
上に形成された金属配線によって実現されている。一
方、将来の製品動向の点からさらなる高速処理の実現が
望まれており、プリント基板上の金属配線による微小抵
抗さえも問題となる領域に達してきており、その微小抵
抗の削減が必要となってきている。
ケージでは、それぞれに格納される半導体素子どうしの
電気的接続は、それぞれのリードを介してプリント基板
上に形成された金属配線によって実現されている。一
方、将来の製品動向の点からさらなる高速処理の実現が
望まれており、プリント基板上の金属配線による微小抵
抗さえも問題となる領域に達してきており、その微小抵
抗の削減が必要となってきている。
【０００８】さらに、高速処理の実現により消費電力は
増大し、それにより動作時の発熱量が増加することが予
想されるが、図６に示すような放熱システムではその発
熱量に十分対応することは不可能である。また、ヒート
シンク等は、その作製工程、材料等のコストはそのまま
製品のコストアップにつながるものであり、コスト低減
化の点からは望ましいものではない。
増大し、それにより動作時の発熱量が増加することが予
想されるが、図６に示すような放熱システムではその発
熱量に十分対応することは不可能である。また、ヒート
シンク等は、その作製工程、材料等のコストはそのまま
製品のコストアップにつながるものであり、コスト低減
化の点からは望ましいものではない。
【０００９】本発明は上記事情に鑑みて成されたもので
あり、その目的は、小型化、高速化及び高集積化に適し
た半導体パッケージで構成される樹脂封止型半導体装置
を提供することにある。
あり、その目的は、小型化、高速化及び高集積化に適し
た半導体パッケージで構成される樹脂封止型半導体装置
を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、外部と接続可能な複数の端子を備えた少
なくとも１つ以上の基板と、該一の基板上に固定されて
前記端子と電極パッドとがワイヤボンディングされると
共に、樹脂封止される少なくとも１つ以上の半導体素子
と、該基板の複数の端子が挿入される少なくとも１つ以
上のソケットを備え、前記基板を固定するプリント基板
とを具備することを特徴とする樹脂封止型半導体装置で
ある。
めに本発明は、外部と接続可能な複数の端子を備えた少
なくとも１つ以上の基板と、該一の基板上に固定されて
前記端子と電極パッドとがワイヤボンディングされると
共に、樹脂封止される少なくとも１つ以上の半導体素子
と、該基板の複数の端子が挿入される少なくとも１つ以
上のソケットを備え、前記基板を固定するプリント基板
とを具備することを特徴とする樹脂封止型半導体装置で
ある。
【００１１】上記構成によれば、まず第１に、半導体素
子を３次元的に配置することが可能となる。従って、１
つの基板に複数の半導体素子を固定し、その基板をさら
にプリント基板に多数個装着すれば、従来と比べてはる
かに多くの半導体素子を実装することが可能となる。そ
れにより、装置の高集積化が達成されることになる。
子を３次元的に配置することが可能となる。従って、１
つの基板に複数の半導体素子を固定し、その基板をさら
にプリント基板に多数個装着すれば、従来と比べてはる
かに多くの半導体素子を実装することが可能となる。そ
れにより、装置の高集積化が達成されることになる。
【００１２】第２に、半導体素子を非常に短いボンディ
ングワイヤのみで外部接続端子に接続することが可能と
なる。従って、半導体素子と外部接続端子との間の不要
な配線が除去される。それにより、抵抗が削減され、処
理の高速化が実現される。
ングワイヤのみで外部接続端子に接続することが可能と
なる。従って、半導体素子と外部接続端子との間の不要
な配線が除去される。それにより、抵抗が削減され、処
理の高速化が実現される。
【００１３】ここで、前記基板を黒色とすれば、前記基
板からの放熱効率を高めることが可能となる。従って、
半導体素子から発生する熱を効率良く基板から逃がすこ
とができ、従来のようなコストのかかる放熱システムが
不要となる。
板からの放熱効率を高めることが可能となる。従って、
半導体素子から発生する熱を効率良く基板から逃がすこ
とができ、従来のようなコストのかかる放熱システムが
不要となる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は本発明の実施の形態に
係る樹脂封止型半導体装置の構成を示す図である。この
樹脂封止型半導体装置では、半導体素子１は接着材料３
により基板５に固定され、半導体素子１上の電極パッド
が基板５上の内部接続端子７にボンディングワイヤ９を
介して電気的に接続されている。内部接続端子７は基板
５上に形成された信号配線（図示省略）により外部接続
端子１１に電気的に接続されている。さらに、従来の半
導体パッケージと同様に、半導体素子１を外部環境から
保護するため、封止剤である樹脂１３により樹脂封止が
行われる。また、放熱機能の向上のため、基板５の裏面
に放熱板２１を適宜設けてもよい。
て図面を用いて説明する。図１は本発明の実施の形態に
係る樹脂封止型半導体装置の構成を示す図である。この
樹脂封止型半導体装置では、半導体素子１は接着材料３
により基板５に固定され、半導体素子１上の電極パッド
が基板５上の内部接続端子７にボンディングワイヤ９を
介して電気的に接続されている。内部接続端子７は基板
５上に形成された信号配線（図示省略）により外部接続
端子１１に電気的に接続されている。さらに、従来の半
導体パッケージと同様に、半導体素子１を外部環境から
保護するため、封止剤である樹脂１３により樹脂封止が
行われる。また、放熱機能の向上のため、基板５の裏面
に放熱板２１を適宜設けてもよい。
【００１５】一方、プリント基板１５上にはソケット１
７が設けられており、ソケット１７内部には基板５の外
部接続端子１１と電気的に接触する接触端子１９が備え
られている。そして半導体素子が１つ又は複数固定され
た基板５がソケット１７に挿入され、実装される。従っ
て、半導体素子１上の電極パッドはボンディングワイヤ
９、基板５の内部接続端子７、信号配線、外部接続端子
１１、ソケット内部の接触端子１９を介してプリント基
板上のは金属配線等と電気的に接続される。
７が設けられており、ソケット１７内部には基板５の外
部接続端子１１と電気的に接触する接触端子１９が備え
られている。そして半導体素子が１つ又は複数固定され
た基板５がソケット１７に挿入され、実装される。従っ
て、半導体素子１上の電極パッドはボンディングワイヤ
９、基板５の内部接続端子７、信号配線、外部接続端子
１１、ソケット内部の接触端子１９を介してプリント基
板上のは金属配線等と電気的に接続される。
【００１６】このような構成の樹脂封止型半導体装置に
おいては、プリント基板の表面積の増大を招くことな
く、プリント基板上に多数の半導体素子を実装すること
が可能となる。すなわち、図２に示すように、プリント
基板１５上に図１のソケット１７を多数配置すると共
に、それぞれのソケット１７に装着される図１の基板５
に固定される半導体素子の数をできるだけ多くなるよう
にする。従って、従来では半導体素子１個を格納する半
導体パッケージをプリント基板上に２次元的に配列して
いたのに対し、本発明では、半導体素子を３次元的に配
列することができ、それにより、上述したようにプリン
ト基板の表面積の増大を招くことなく、多数の半導体素
子を実装することが可能となる。
おいては、プリント基板の表面積の増大を招くことな
く、プリント基板上に多数の半導体素子を実装すること
が可能となる。すなわち、図２に示すように、プリント
基板１５上に図１のソケット１７を多数配置すると共
に、それぞれのソケット１７に装着される図１の基板５
に固定される半導体素子の数をできるだけ多くなるよう
にする。従って、従来では半導体素子１個を格納する半
導体パッケージをプリント基板上に２次元的に配列して
いたのに対し、本発明では、半導体素子を３次元的に配
列することができ、それにより、上述したようにプリン
ト基板の表面積の増大を招くことなく、多数の半導体素
子を実装することが可能となる。
【００１７】また、各半導体素子はボンディングワイヤ
のみで外部接続端子（正確には内部接続端子）に電気的
に接続されるので、従来のようにプリント基板上に形成
された、配線長の長い金属配線を介して外部接続端子に
接続される場合と異なり、不要な配線が除去される。従
って、その分だけ抵抗が削減され、高速処理実現の障害
となることはない。
のみで外部接続端子（正確には内部接続端子）に電気的
に接続されるので、従来のようにプリント基板上に形成
された、配線長の長い金属配線を介して外部接続端子に
接続される場合と異なり、不要な配線が除去される。従
って、その分だけ抵抗が削減され、高速処理実現の障害
となることはない。
【００１８】さらに、図１の基板５を黒色に着色すれ
ば、放熱性を高めることが可能となる。なお、黒色に着
色する場合には、例えば熱伝導率の大きいカーボンをソ
ルダレジストに混合させれば容易に着色可能である。
ば、放熱性を高めることが可能となる。なお、黒色に着
色する場合には、例えば熱伝導率の大きいカーボンをソ
ルダレジストに混合させれば容易に着色可能である。
【００１９】ここで、図３は図１に示す基板５の拡大図
である。半導体素子１は、通常、ＬＳＩ製造工程の終了
した半導体ウェハを分割し、同一のものが他数個取り出
される。取り出された半導体素子１は基板５上に接着剤
３で固定される。そして、半導体素子１上の電極パッド
２３と内部接続端子７とがボンディングワイヤ９で接続
される。この際、例えば、ワイヤ先端に形成されたボー
ルをキャピラリで押し付けて接合するワイヤボンディン
グ方法であるボールボンディングで行えばよい。また、
上述したように、内部接続端子７と外部接続端子１１と
が信号配線２５により接続されている。
である。半導体素子１は、通常、ＬＳＩ製造工程の終了
した半導体ウェハを分割し、同一のものが他数個取り出
される。取り出された半導体素子１は基板５上に接着剤
３で固定される。そして、半導体素子１上の電極パッド
２３と内部接続端子７とがボンディングワイヤ９で接続
される。この際、例えば、ワイヤ先端に形成されたボー
ルをキャピラリで押し付けて接合するワイヤボンディン
グ方法であるボールボンディングで行えばよい。また、
上述したように、内部接続端子７と外部接続端子１１と
が信号配線２５により接続されている。
【００２０】図４は図１に示す内部接続端子７、外部接
続端子１１及び信号配線２５の拡大図である。上述した
ように、内部接続端子７と外部接続端子１１とは信号配
線２５により接続されている。そして、外部接続端子１
１は図１のソケット１７内部に設けられている接触端子
１９と接触し、電気的接続を実現する。また、図１では
説明の簡略のため省略したが、実際には、各内部接続端
子７、外部接続端子１１及び信号線２５の両脇には接地
電圧に接続されるグランド線２７が設けられており、各
信号線どうしが干渉し合い障害を起こす、いわゆるクロ
ストークが起こらないようになっている。
続端子１１及び信号配線２５の拡大図である。上述した
ように、内部接続端子７と外部接続端子１１とは信号配
線２５により接続されている。そして、外部接続端子１
１は図１のソケット１７内部に設けられている接触端子
１９と接触し、電気的接続を実現する。また、図１では
説明の簡略のため省略したが、実際には、各内部接続端
子７、外部接続端子１１及び信号線２５の両脇には接地
電圧に接続されるグランド線２７が設けられており、各
信号線どうしが干渉し合い障害を起こす、いわゆるクロ
ストークが起こらないようになっている。
【００２１】また、通常は、図４に示すような構成で問
題はないが、例えば基板上に複数個の半導体素子を配置
した場合、各信号線の間隔が十分に取れず、配線デザイ
ンができないことが起こり得る。このような場合、図５
に示すように、各信号線２５が交互に配置された構成と
すればよい。このようにすれば、間隔が狭くなった場合
であっても、ソケット内部の接触端子とのマージンを十
分大きくすることができ、配線デザインも容易となる。
題はないが、例えば基板上に複数個の半導体素子を配置
した場合、各信号線の間隔が十分に取れず、配線デザイ
ンができないことが起こり得る。このような場合、図５
に示すように、各信号線２５が交互に配置された構成と
すればよい。このようにすれば、間隔が狭くなった場合
であっても、ソケット内部の接触端子とのマージンを十
分大きくすることができ、配線デザインも容易となる。
【００２２】以上説明したように、本実施の形態によれ
ば、従来のように半導体パッケージをプリント基板に２
次元的に実装するのではなく、１つの基板に複数の半導
体素子を固定し、その基板をさらにプリント基板に多数
個装着することにより、半導体素子が３次元的に実装さ
れる。従って、プリント基板の表面積を増加させること
なく、より多くの半導体素子を実装することが可能とな
り、高集積化が実現される。
ば、従来のように半導体パッケージをプリント基板に２
次元的に実装するのではなく、１つの基板に複数の半導
体素子を固定し、その基板をさらにプリント基板に多数
個装着することにより、半導体素子が３次元的に実装さ
れる。従って、プリント基板の表面積を増加させること
なく、より多くの半導体素子を実装することが可能とな
り、高集積化が実現される。
【００２３】また、従来のようにプリント基板上に形成
された長く迂回した金属配線ではなく、非常に短いボン
ディングワイヤのみで各半導体素子を外部接続端子に接
続することができる。それにより、不要な配線が除去さ
れ、抵抗が削減され、処理の高速化を達成することが可
能となる。
された長く迂回した金属配線ではなく、非常に短いボン
ディングワイヤのみで各半導体素子を外部接続端子に接
続することができる。それにより、不要な配線が除去さ
れ、抵抗が削減され、処理の高速化を達成することが可
能となる。
【００２４】さらに、半導体素子が固定された基板が放
熱効率非常に高い黒色に着色されているので従来のよう
な放熱システムを設ける必要はなくなる。従って、コス
トの低減化を図りつつ、発生した熱を効率良く逃がすこ
とができ、それにより、装置の信頼性を向上することが
可能となる。
熱効率非常に高い黒色に着色されているので従来のよう
な放熱システムを設ける必要はなくなる。従って、コス
トの低減化を図りつつ、発生した熱を効率良く逃がすこ
とができ、それにより、装置の信頼性を向上することが
可能となる。
【００２５】
【発明の効果】以上説明したように本発明によれば、半
導体素子を３次元的に配置するようにしたので、プリン
ト基板の表面積の増大を招くことなく、集積度を向上す
ることが可能となる。従って、装置の高集積化を実現
し、小型化を図ることができる。
導体素子を３次元的に配置するようにしたので、プリン
ト基板の表面積の増大を招くことなく、集積度を向上す
ることが可能となる。従って、装置の高集積化を実現
し、小型化を図ることができる。
【００２６】また、半導体素子と外部接続端子との電気
的接続を長さの短いワイヤでボンディングするようにし
たので、抵抗成分が低減され、処理の高速化を図ること
ができる。従って、処理速度の高速化を実現することが
可能となる。
的接続を長さの短いワイヤでボンディングするようにし
たので、抵抗成分が低減され、処理の高速化を図ること
ができる。従って、処理速度の高速化を実現することが
可能となる。
【００２７】さらに、半導体素子が固定される基板を黒
色にしたので、動作時に発生する熱を効率良く基板から
逃がすことができる。従って、装置の信頼性が向上し、
長期に渡って使用することができる。
色にしたので、動作時に発生する熱を効率良く基板から
逃がすことができる。従って、装置の信頼性が向上し、
長期に渡って使用することができる。
【図１】本発明の実施の形態に係る樹脂封止型半導体装
置の構成を示す図である。
置の構成を示す図である。
【図２】本発明の実施の形態に係る樹脂封止型半導体装
置を３次元的に配置した構成を示す図である。
置を３次元的に配置した構成を示す図である。
【図３】図１に示す基板５の拡大図である。
【図４】図１に示す内部接続端子７、外部接続端子１１
及び信号配線２５の配置を示す拡大図である。
及び信号配線２５の配置を示す拡大図である。
【図５】図１に示す内部接続端子７、外部接続端子１１
及び信号配線２５の他の配置を示す拡大図である。
及び信号配線２５の他の配置を示す拡大図である。
【図６】従来の半導体パッケージの一構成例を示す図で
ある。
ある。
【図７】図６に示す半導体パッケージを複数個配置した
図である。
図である。
１、１０１ 半導体素子 ３ 接着材料 ５ 基板 ７ 内部接続端子 ９ ボンディングワイヤ− １１ 外部接続端子 １３、１１３ 樹脂 １５、１１１ プリント基板 １７ ソケット １９ 接触端子 ２１ 放熱板 ２３ 電極パッド ２５ 信号配線 ２７ グランド線 １０３ ダイパッド １０５ リード １０７ ボンディングワイヤ １０９ はんだ １１５ ヒートシンク １１７ 半導体パッケージ
Claims (3)
- 【請求項１】 外部と接続可能な複数の端子を備えた少
なくとも１つ以上の基板と、 該一の基板上に固定されて前記端子と電極パッドとがワ
イヤボンディングされると共に、樹脂封止される少なく
とも１つ以上の半導体素子と、 該基板の複数の端子が挿入される少なくとも１つ以上の
ソケットを備え、前記基板を固定するプリント基板とを
具備することを特徴とする樹脂封止型半導体装置。 - 【請求項２】 前記基板は、黒色であることを特徴とす
る請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 前記基板の端子は、前記半導体素子の電
極パッドとワイヤボンディングされる内部接続端子と、
前記プリント基板と接続される外部接続端子と、前記内
部接続端子と外部接続端子とを接続する信号線とから構
成されることを特徴とする請求項１記載の樹脂封止型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23295897A JPH1174302A (ja) | 1997-08-28 | 1997-08-28 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23295897A JPH1174302A (ja) | 1997-08-28 | 1997-08-28 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174302A true JPH1174302A (ja) | 1999-03-16 |
Family
ID=16947542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23295897A Pending JPH1174302A (ja) | 1997-08-28 | 1997-08-28 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174302A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533761B1 (ko) * | 1999-04-14 | 2005-12-06 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP2008235434A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体パッケージ |
| JP2015204547A (ja) * | 2014-04-15 | 2015-11-16 | 日本電信電話株式会社 | 高周波部品の接続構造 |
-
1997
- 1997-08-28 JP JP23295897A patent/JPH1174302A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533761B1 (ko) * | 1999-04-14 | 2005-12-06 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP2008235434A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体パッケージ |
| JP2015204547A (ja) * | 2014-04-15 | 2015-11-16 | 日本電信電話株式会社 | 高周波部品の接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010045644A1 (en) | Semiconductor package having heat sink at the outer surface | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JPH06283650A (ja) | 半導体装置 | |
| US20120306064A1 (en) | Chip package | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| KR100598652B1 (ko) | 반도체장치 | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JP2901401B2 (ja) | マルチチップモジュール | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
| KR200158388Y1 (ko) | 비지에이형 반도체 패키지 | |
| JP3260422B2 (ja) | Ｉｃパッケージ | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JP3036976B2 (ja) | マルチチップモジュール | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| KR0134816Y1 (ko) | 다면 패키지 | |
| JP2001319988A (ja) | 半導体装置 | |
| JP2001319943A (ja) | 半導体装置 | |
| JP3221072B2 (ja) | 樹脂封止型半導体装置 | |
| US20030051908A1 (en) | Dram module package |